JPH04137136A - プログラム記憶方式 - Google Patents
プログラム記憶方式Info
- Publication number
- JPH04137136A JPH04137136A JP26136690A JP26136690A JPH04137136A JP H04137136 A JPH04137136 A JP H04137136A JP 26136690 A JP26136690 A JP 26136690A JP 26136690 A JP26136690 A JP 26136690A JP H04137136 A JPH04137136 A JP H04137136A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- data
- read
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 101150065817 ROM2 gene Proteins 0.000 description 7
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 4
- 101150046378 RAM1 gene Proteins 0.000 description 4
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラム記憶方式に関し、特に誤りを含む組
み込みプログラムの修正が可能なプログラム記憶方式に
関する。
み込みプログラムの修正が可能なプログラム記憶方式に
関する。
従来、この種の組み込みプログラムの記憶方式は、必要
なプログラムをリードオンリーメモリ（以下、ＲＯＭと
いう）に記憶しておき、システム起動時にＲＯＭ内の特
定のアドレスからプログラムの実行を開始していた。
なプログラムをリードオンリーメモリ（以下、ＲＯＭと
いう）に記憶しておき、システム起動時にＲＯＭ内の特
定のアドレスからプログラムの実行を開始していた。
上述した従来のプログラム記憶方式は、組み込みプログ
ラムがあらかじめＲＯＭ内に記憶されているが、ＲＯＭ
内に記憶されたプログラムを誤りを修正するために変更
しようとすると、ＲＯＭ内のプログラムをすべて書き換
えなければならないという問題点があった。
ラムがあらかじめＲＯＭ内に記憶されているが、ＲＯＭ
内に記憶されたプログラムを誤りを修正するために変更
しようとすると、ＲＯＭ内のプログラムをすべて書き換
えなければならないという問題点があった。
本発明の目的は、ＲＯＭ内の組み込みプログラムに誤り
があったときでも、組み込みプログラムを書き換えるこ
となく実行することができるプログラム記憶方式を提供
することにある。
があったときでも、組み込みプログラムを書き換えるこ
となく実行することができるプログラム記憶方式を提供
することにある。
本発明のプログラム記憶方式は、組み込みプログラムの
プログラム記憶方式において、（Ａ）中央処理装置、 （Ｂ）前記中央処理装置からアクセス可能なランダムア
クセスメモリ、 （Ｃ）組み込みプログラムを記憶したリードオンリーメ
モリ、 （Ｄ）前記組み込みプログラムの変更情報を記憶した書
き換え゛可能リードオンリーメモリ、（Ｅ）前記リード
オンリーメモリのデータを前記ランダムアクセスメモリ
に書き込むときのベースアドレスを記憶しているベース
アドレス生成部、 （Ｆ）前記リードオンリーメモリ及び書き換え可能リー
ドオンリーメモリに記憶されている相対アドレスと、前
記ベースアドレス生成部のアドレスとを加えてデータを
前記ランダムアクセスメモリに書き込むためのアドレス
を生成するアドレス生成部、 （Ｇ）前記リードオンリーメモリ及び書き換え可能リー
ドオンリーメモリに記憶されている情報を前記アドレス
生成部で生成したアドレスに書き込むランダムアクセス
メモリ書き込み部、（Ｈ）前記中央処理装置からの指示
により、前記書き換え可能リードオンリーメモリに記憶
されている情報を書き換える書き換え可能リードオンリ
ーメモリ書き込み部、 を含んでいる。
プログラム記憶方式において、（Ａ）中央処理装置、 （Ｂ）前記中央処理装置からアクセス可能なランダムア
クセスメモリ、 （Ｃ）組み込みプログラムを記憶したリードオンリーメ
モリ、 （Ｄ）前記組み込みプログラムの変更情報を記憶した書
き換え゛可能リードオンリーメモリ、（Ｅ）前記リード
オンリーメモリのデータを前記ランダムアクセスメモリ
に書き込むときのベースアドレスを記憶しているベース
アドレス生成部、 （Ｆ）前記リードオンリーメモリ及び書き換え可能リー
ドオンリーメモリに記憶されている相対アドレスと、前
記ベースアドレス生成部のアドレスとを加えてデータを
前記ランダムアクセスメモリに書き込むためのアドレス
を生成するアドレス生成部、 （Ｇ）前記リードオンリーメモリ及び書き換え可能リー
ドオンリーメモリに記憶されている情報を前記アドレス
生成部で生成したアドレスに書き込むランダムアクセス
メモリ書き込み部、（Ｈ）前記中央処理装置からの指示
により、前記書き換え可能リードオンリーメモリに記憶
されている情報を書き換える書き換え可能リードオンリ
ーメモリ書き込み部、 を含んでいる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のブロック図である。
第１図に示すプログラム記憶方式は、中央処理装置（以
下、ＣＰＵという）７、ＣＰＵ７からアクセス可能なラ
ンダムアクセスメモリ（以下、ＲＡＭという）１、組み
込みプログラムを記憶したＲＯＭ２、組み込みプログラ
ムの変更情報を記憶した書き換え可能ＲＯＭである電気
的消去型プログラマブルＲＯＭ（以下、ＥＥＰＲＯＭと
いう）３、ＲＯＭ２のデータをＲＡＭ１に書き込むとき
のベースアドレスを記憶しているベースアドレス生成部
６、ＲＯＭ２及びＥＥＦＲＯＭ３に記憶されている相対
アドレスと、ベースアドレス生成部６のアドレスとを加
えてデータをＲＡＭＩに書き込むためのアドレスを生成
するアドレス生成部５、ＲＯＭ２及びＥＥＦＲＯＭ３に
記憶されている情報をアドレス生成部５で生成したアド
レスに書き込むＲＡＭ書き込み部４、ＣＰＵ７からの指
示により、ＥＥＦＲＯＭ３に記憶されている情報を書き
換えるＥＥＦＲＯＭ書き込み部＄から構成されている。
下、ＣＰＵという）７、ＣＰＵ７からアクセス可能なラ
ンダムアクセスメモリ（以下、ＲＡＭという）１、組み
込みプログラムを記憶したＲＯＭ２、組み込みプログラ
ムの変更情報を記憶した書き換え可能ＲＯＭである電気
的消去型プログラマブルＲＯＭ（以下、ＥＥＰＲＯＭと
いう）３、ＲＯＭ２のデータをＲＡＭ１に書き込むとき
のベースアドレスを記憶しているベースアドレス生成部
６、ＲＯＭ２及びＥＥＦＲＯＭ３に記憶されている相対
アドレスと、ベースアドレス生成部６のアドレスとを加
えてデータをＲＡＭＩに書き込むためのアドレスを生成
するアドレス生成部５、ＲＯＭ２及びＥＥＦＲＯＭ３に
記憶されている情報をアドレス生成部５で生成したアド
レスに書き込むＲＡＭ書き込み部４、ＣＰＵ７からの指
示により、ＥＥＦＲＯＭ３に記憶されている情報を書き
換えるＥＥＦＲＯＭ書き込み部＄から構成されている。
次に、動作を説明する。
ＲＡＭ１は、ＣＰＵ７の主記憶装置であり、ＣＰＵ７の
メモリ空間にマツピングされているが、システムスター
トアップ時はプログラムは記憶されていない。
メモリ空間にマツピングされているが、システムスター
トアップ時はプログラムは記憶されていない。
一方、ＲＯＭ２には、組み込みプログラムが格納されて
いる。そして、ＲＯＭ２に組み込みプログラムとして格
納されたデータは専用の装置を使用しなければ変更する
ことができない。ＲＯＭ２内には、第２図に示す記憶デ
ータレコードの形式でデータが複数格納されている。記
憶データレコードの形式は相対アドレス、そのアドレス
から書き込まれるデータレングス及びデータから成り立
っている。
いる。そして、ＲＯＭ２に組み込みプログラムとして格
納されたデータは専用の装置を使用しなければ変更する
ことができない。ＲＯＭ２内には、第２図に示す記憶デ
ータレコードの形式でデータが複数格納されている。記
憶データレコードの形式は相対アドレス、そのアドレス
から書き込まれるデータレングス及びデータから成り立
っている。
また、書き換え可能リードオンリーメモリ３は、ＲＯＭ
２に対する変更情報を記憶する。
２に対する変更情報を記憶する。
ＥＥＦＲＯＭ３は電気的に記憶データの書き換えが可能
なため、簡単に内容を変更でき、かつ電源断後も記憶内
容を保持することができる。なお、ＥＥＦＲＯＭ３の記
憶データレコードの形式はＲＯＭ２と同じである。
なため、簡単に内容を変更でき、かつ電源断後も記憶内
容を保持することができる。なお、ＥＥＦＲＯＭ３の記
憶データレコードの形式はＲＯＭ２と同じである。
ＲＡＭ書き込み部４はＲＯＭ２、ＥＥＦＲＯＭ３から組
み込みプログラムをデータとして読み出してＲＡＭＩに
書き込む。このときＲＡＭ書き込み部４は、アドレス生
成部５で生成されたアドレスからデータを書き込んでい
く。そして、データを１バイト書き込、むごとに、書き
込みアドレスを１つずつ増加し、データレングス分だけ
データを書き込むと、次の記憶データレコードを書き込
む。
み込みプログラムをデータとして読み出してＲＡＭＩに
書き込む。このときＲＡＭ書き込み部４は、アドレス生
成部５で生成されたアドレスからデータを書き込んでい
く。そして、データを１バイト書き込、むごとに、書き
込みアドレスを１つずつ増加し、データレングス分だけ
データを書き込むと、次の記憶データレコードを書き込
む。
そして、アドレス生成部５は、ＲＯＭ２、ＥＥＦＲＯＭ
３の、ベースアドレス生成部６からの記憶データの相対
アドレスと、ベースアドレス生成部６のアドレスとの和
を求める。このアドレスがＲＯＭ２、ＥＥＦＲＯＭ３の
データをＲＡＭ１に書き込むときのアドレスになる。
３の、ベースアドレス生成部６からの記憶データの相対
アドレスと、ベースアドレス生成部６のアドレスとの和
を求める。このアドレスがＲＯＭ２、ＥＥＦＲＯＭ３の
データをＲＡＭ１に書き込むときのアドレスになる。
また、ベースアドレス生成部６は、ＲＯＭ２またはＥＥ
ＦＲＯＭ３の記憶データをＲＡＭＩに書き込む基準アド
レスを生成するが、ベースアドレス生成部６で作成する
ベースアドレスを変更することにより、ＲＡＭ１上の任
意のアドレスにＲＯＭデータを配置することができる。
ＦＲＯＭ３の記憶データをＲＡＭＩに書き込む基準アド
レスを生成するが、ベースアドレス生成部６で作成する
ベースアドレスを変更することにより、ＲＡＭ１上の任
意のアドレスにＲＯＭデータを配置することができる。
ＥＥＰＲＯＭ書き込み部８は、ＣＰＵ７の指示により、
第２図に示された記憶データレコードをＥＥＦＲＯＭ３
に書き込むことができるが、これによりＣＰＵ７のプロ
グラムでＥＥＦＲＯＭ３の記憶データを自由に変更する
ことができる。
第２図に示された記憶データレコードをＥＥＦＲＯＭ３
に書き込むことができるが、これによりＣＰＵ７のプロ
グラムでＥＥＦＲＯＭ３の記憶データを自由に変更する
ことができる。
上記のようにして、ＣＰＵ７が、ＲＡＭ書き込み部４が
ＲＯＭ２及びＥＥＦＲＯＭ３のデータをＲＡＭＩに書き
込んだ後、ＲＡＭ１内の特定のアドレスよりプログラム
の実行を開始することにより、ＥＥＦＲＯＭ３の記憶デ
ータによって修正されたＲＯＭ２の組み込みプログラム
が実行されることになる。
ＲＯＭ２及びＥＥＦＲＯＭ３のデータをＲＡＭＩに書き
込んだ後、ＲＡＭ１内の特定のアドレスよりプログラム
の実行を開始することにより、ＥＥＦＲＯＭ３の記憶デ
ータによって修正されたＲＯＭ２の組み込みプログラム
が実行されることになる。
以上説明したように、本発明は、組み込みプログラムを
ＲＯＭに記憶し、直接ＣＰＵのアドレス空間にマツピン
グするのではなく、組み込みプログラムの本体をＲＯＭ
に、その変更（修正）情報をＥＥＰＲＯＭに格納し、シ
ステム起動時にＣＰＵからアクセス可能なＲＡＭに転送
することにより、組み込みプログラムに誤りがあったと
きでも、修正のため、それを書き換えることなくＥＥＰ
ＲＯＭの情報によりＲＡＭ上の組み込みプログラムのコ
ピーを修正し、プログラムを実行することができるとい
う効果を宵する。
ＲＯＭに記憶し、直接ＣＰＵのアドレス空間にマツピン
グするのではなく、組み込みプログラムの本体をＲＯＭ
に、その変更（修正）情報をＥＥＰＲＯＭに格納し、シ
ステム起動時にＣＰＵからアクセス可能なＲＡＭに転送
することにより、組み込みプログラムに誤りがあったと
きでも、修正のため、それを書き換えることなくＥＥＰ
ＲＯＭの情報によりＲＡＭ上の組み込みプログラムのコ
ピーを修正し、プログラムを実行することができるとい
う効果を宵する。
第１図は本発明の一実施例のブロック図、第２図は記憶
データレコードの形式を示す図である。 １・・・・・・ランダムアクセスメモリ（ＲＡＭ） 、
２・・・・・・リードオンリーメモリ（ＲＯＭ） 、３
・・・・・・電気的消去型プログラマブルリードオンリ
ーメモリ（ＥＥＰＲＯＭ） 、４・・・・・・ランダム
アクセスメモリ書き込み部（ＲＡＭ書き込み部）、５・
・・・・・アドレス生成部、６・・・・・・ベースアド
レス生成部、７・・・・・・中央処理装置（ＣＰＵ）
、８・・・・・・電気的消去型プログラマブルリードオ
ンリーメモリ書き込み部（ＥＥＦＲＯＭ書き込み部）。 代理人 弁理士 内 原 晋
データレコードの形式を示す図である。 １・・・・・・ランダムアクセスメモリ（ＲＡＭ） 、
２・・・・・・リードオンリーメモリ（ＲＯＭ） 、３
・・・・・・電気的消去型プログラマブルリードオンリ
ーメモリ（ＥＥＰＲＯＭ） 、４・・・・・・ランダム
アクセスメモリ書き込み部（ＲＡＭ書き込み部）、５・
・・・・・アドレス生成部、６・・・・・・ベースアド
レス生成部、７・・・・・・中央処理装置（ＣＰＵ）
、８・・・・・・電気的消去型プログラマブルリードオ
ンリーメモリ書き込み部（ＥＥＦＲＯＭ書き込み部）。 代理人 弁理士 内 原 晋
Claims (1)
- 【特許請求の範囲】 １、組み込みプログラムのプログラム記憶方式において
、 （Ａ）中央処理装置、 （Ｂ）前記中央処理装置からアクセス可能なランダムア
クセスメモリ、 （Ｃ）組み込みプログラムを記憶したリードオンリーメ
モリ、 （Ｄ）前記組み込みプログラムの変更情報を記憶した書
き換え可能リードオンリーメモリ、 （Ｅ）前記リードオンリーメモリのデータを前記ランダ
ムアクセスメモリに書き込むときのベースアドレスを記
憶しているベースアドレス生成部、 （Ｆ）前記リードオンリーメモリ及び書き換え可能リー
ドオンリーメモリに記憶されている相対アドレスと、前
記ベースアドレス生成部のアドレスとを加えてデータを
前記ランダムアクセスメモリに書き込むためのアドレス
を生成するアドレス生成部、 （Ｇ）前記リードオンリーメモリ及び書き換え可能リー
ドオンリーメモリに記憶されている情報を前記アドレス
生成部で生成したアドレスに書き込むランダムアクセス
メモリ書き込み部、 （Ｈ）前記中央処理装置からの指示により、前記書き換
え可能リードオンリーメモリに記憶されている情報を書
き換える書き換え可能リードオンリーメモリ書き込み部
、 を含むことを特徴とするプログラム記憶方式。 ２、請求項１記載のプログラム記憶方式において、前記
書き換え可能リードオンリーメモリは、電気的消去型プ
ログラマブルリードオンリーメモリであることを特徴と
するプログラム記憶方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26136690A JPH04137136A (ja) | 1990-09-28 | 1990-09-28 | プログラム記憶方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26136690A JPH04137136A (ja) | 1990-09-28 | 1990-09-28 | プログラム記憶方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04137136A true JPH04137136A (ja) | 1992-05-12 |
Family
ID=17360843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26136690A Pending JPH04137136A (ja) | 1990-09-28 | 1990-09-28 | プログラム記憶方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04137136A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009536395A (ja) * | 2006-06-19 | 2009-10-08 | サムスン エレクトロニクス カンパニー リミテッド | Ｏｔａが可能な端末の情報アップグレードシステム及び方法｛ｉｎｆｏｒｍａｔｉｏｎｕｐｇｒａｄｅｓｙｓｔｅｍａｎｄｍｅｔｈｏｄｆｏｒｏｔａ−ｃａｐａｂｌｅｄｅｖｉｃｅ｝ |
-
1990
- 1990-09-28 JP JP26136690A patent/JPH04137136A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009536395A (ja) * | 2006-06-19 | 2009-10-08 | サムスン エレクトロニクス カンパニー リミテッド | Ｏｔａが可能な端末の情報アップグレードシステム及び方法｛ｉｎｆｏｒｍａｔｉｏｎｕｐｇｒａｄｅｓｙｓｔｅｍａｎｄｍｅｔｈｏｄｆｏｒｏｔａ−ｃａｐａｂｌｅｄｅｖｉｃｅ｝ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0740254A3 (en) | Microprocessor and method for setting up its peripheral functions | |
| KR20010070416A (ko) | 컴퓨터 | |
| JP2008217799A (ja) | 処理システムおよび情報をｒａｍ構体で読取りおよび復元する方法 | |
| JP2004046453A (ja) | シングルチップマイクロコンピュータおよびそのブート領域切り替え方法 | |
| JP3702515B2 (ja) | フラッシュメモリ制御方法及びフラッシュメモリ制御ユニット | |
| JP3918434B2 (ja) | 情報処理装置 | |
| WO2018100633A1 (ja) | 制御装置およびプログラム更新方法 | |
| JP5084853B2 (ja) | ファームウエア更新装置、通信装置、電子機器、ファームウエア更新システム、ファームウエア更新方法及びプログラム | |
| JPH04137136A (ja) | プログラム記憶方式 | |
| JP2001117766A (ja) | マスクｒｏｍのパッチ機能を備えた情報処理装置 | |
| US20050068842A1 (en) | Electronic device, nonvolatile memory and method of overwriting data in nonvolatile memory | |
| JPH01205792A (ja) | Ｅｅｐｒｏｍの内容保護装置 | |
| JPS5940399A (ja) | 情報処理装置 | |
| US20230315482A1 (en) | Microcontroller and update method for microcontroller | |
| JPS59206968A (ja) | Ｅｐｒｏｍ搭載型マイクロコンピユ−タ | |
| JP2005222531A (ja) | データ記録装置及びデータ記録方法 | |
| JP2006313560A (ja) | マイクロコンピュータ制御システム | |
| JP2008077220A (ja) | オブジェクト指向型車両用制御装置 | |
| JP2000339212A (ja) | 不揮発性メモリのデータ変更方法 | |
| JPH067394Y2 (ja) | プログラマブル小型電子式計算機 | |
| JPS636600U (ja) | ||
| JP2000090643A (ja) | 記憶装置 | |
| JPH03229323A (ja) | データ処理装置 | |
| JPS63249206A (ja) | プログラマブルコントロ−ラ | |
| JP3789248B2 (ja) | プログラムロード方法、プログラムロード装置及びその記録媒体 |