JPH04134948A - 優先権制御方法およびそのための回路 - Google Patents

優先権制御方法およびそのための回路

Info

Publication number
JPH04134948A
JPH04134948A JP2256133A JP25613390A JPH04134948A JP H04134948 A JPH04134948 A JP H04134948A JP 2256133 A JP2256133 A JP 2256133A JP 25613390 A JP25613390 A JP 25613390A JP H04134948 A JPH04134948 A JP H04134948A
Authority
JP
Japan
Prior art keywords
priority
transfer
request
input
resource request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2256133A
Other languages
English (en)
Inventor
Shigeki Hino
滋樹 日野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2256133A priority Critical patent/JPH04134948A/ja
Publication of JPH04134948A publication Critical patent/JPH04134948A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は優先権制御回路、すなわち、共通資源を使用す
る各種装置間の競合を制御する論理回路に関するもので
、これは、例えば、電気通信に用いる交換機の一種で、
映像、音声、データ等のマルチメディアを扱うAsyn
cronous Transfer Mode(ATM
)交換機における、種別の異なる各種通信情報の回線へ
の送出順序の決定等に用いられる。
なお、ここでは、資源とは回線、資源要求とは通信情報
の発生または到着を契機とする送信要求、要求元とは通
信情報の発生源もしくは中継のため通信情報を一時蓄積
する回路である。なお、その他の応用分野としては、マ
ルチプロセッサを用いた情報処理装置における共通バス
や共通記憶のアクセス権制御等を挙げることができる。
(従来の技術] 従来、この種の技術としては、例えば、特願昭62−2
93355号「バッファ装置」特許出願明細書の特許請
求の範囲第2項において用いられている可変プライオリ
ティエンコーダが知られている。
この技術は、優先権を与えられた情報処刑の送信要求要
求がない場合に、優先権が譲渡される情報種別が固定さ
れ、送信要求がある情報種別に行き当たらない限り、全
情報種別を巡回するようになっている。
〔発明が解決しようとする課題〕
上記従来技術は、上述の如く、優先権が譲渡される情報
種別が固定されているため、たとえ、ある情報種別に対
して適当な時間間隔をおいて優先権を付与しても、通信
情報の到着状態によっては該情報種別の通信情報が相当
の期間連続して送信されることがある。
この方法は、取扱う情報種別の分類として、例えば、映
像、音声、データといったメディアによる分類を想定し
たものであり、CCITTにおいて標準化が進められて
いるVP(Vertial Path)、すなわち、論
理的な仮想伝送路によって識別される情報種別の如く、
情報転送先における同種セルの受入れ能力が、伝送路の
物理速度よりも小さくなり得る場合については、考慮し
ていない。
従って、このように、同種セルの集中的な到着に制限の
ある場合に適用する優先権制御に関しては、優先権の譲
渡経路を外部から制御できるようにする必要が生じて来
た。
本発明は上記事情に鑑みてなされたもので、その第一の
目的は、優先権の譲渡が行われる情報種別の範囲を制御
可能とした優先権制御方法を提供することにある。また
、本発明の第二の目的は、上述の優先権制御方法を実施
するに好適で、回路規模を増大させなくて済む優先権制
御回路を提供することにある。
[課題を解決するための手段] 本発明の上記目的は、n個の要求元からの資源要求信号
について、最優先要求指示信号および前記各資源要求信
号に対応するn組の前順位指示信号に従って1個の要求
元からの資源要求信号を選択する優先権制御方法におい
て、前記最優先要求指示信号に示される第一の要求元か
らの資源要求が“有”の場合、該要求元の資源要求を選
択し、前記第一の要求元からの資源要求が″無″の場合
、該第一の要求元を前順位とする前順位指示信号を与え
られた第二の要求元を代替の最優先要求元として選択し
、更に、第二以下の要求元からの資源要求も“無”の場
合、第二以下の要求元を前順位とする前順位指示信号を
与えられた第三以下の要求元を代替の最優先要求元とし
て選択する如く構成したことを特徴とする優先権制御方
法、もしくは、n個の要求元からの資源要求信号につい
て、最優先要求指示信号および前記各資源要求信号に対
応するn組の次順位指示信号に従って1個の要求元から
の資源要求信号を選択する優先権制御方法において、前
記最優先要求指示信号に示される第一の要求元からの資
源要求が“有”の場合、該要求元の資源要求を選択し、
筋記第一の要求元からの資源要求が“無”の場合、該第
一の要求元の次順位として次順位指示信号に指示された
第二の要求元を代替の最優先要求元として選択し、更に
、第二以下の要求元からの資源要求も“無″の場合、第
二以下の要求元の次順位として次順位指示信号に指示さ
れた第三以下の要求元を代替の最優先要求元として選択
する如く構成したことを特徴とする優先権制御方法、お
よび、これに基づく優先権制御回路によって達成される
〔作用〕
まず、本発明に係る第一の優先権制御方法においては、
最優先要求指示信号に示される第一の要求元からの資源
要求が′有”の場合には、この要求元の資源要求を選択
し、上記第一の要求元からの資源要求が“無”の場合に
は、前順位指示信号が上述の第一の要求元を前順位とし
て指示している第二の要求元を代替の最優先要求元とし
て優先権を譲渡し、あたかも、最優先要求指示信号が上
記第二の要求元を指示していたかの如く、上記第二の要
求元の資源要求が“有”の場合には当該第二の要求元を
選択し、上記第二の要求元の資源要求が“無”の場合に
は、更に、前順位指示信号が上述の第二の要求元を前順
位として指示している第三以下の要求元を代替の最優先
要求元として優先権を譲渡し、同様に選択を行うように
したので、優先権の譲渡が行われる情報種別の範囲も制
御可能な優先権制御方法を実現できるものである。
また、本発明に係る第二の優先権制御方法においては、
上述の第一の優先権制御方法におけるn個の要求元から
の各要求信号に対応するn組の前順位指示信号の代りに
、n組の次順位指示信号を入力するようにしたもので、
最優先要求指示信号に示される第一の要求元からの資源
要求が“有”の場合には、この要求元の資源要求を選択
し、上記第一の要求元からの資源要求が“無”の場合に
は、上記次順位指示信号が上述の第一の要求元の次順位
として指示している第二の要求元に優先権を譲渡し、以
下、優先権の譲渡経路の指示は、次順位指示信号に基づ
いて行うようにしたので、優先権の譲渡が行われる情報
種別の範囲も制御可能な優先権制御方法を実現できるも
のである。
なお、本発明に係る優先権制御回路は、上述の優先権制
御方法を実施するための優先権制御回路であり、その作
用等は、以下に述べる実施例中で詳細に説明する。
[実施例〕 以下、本発明の実施例を図面に基づいて詳細に説明する
第1図は、本発明の第一の実施例である優先権制御回路
のブロック図である。図において、MODULEi(i
=1,2.・・・・n)は、0個の要求元に】対1に対
応する選択論理回路ブロック、REQ i (i = 
1 、2.・−n)信号は各MODULEに対応した資
源要求元の優先権要求信号、PRIORI TY i 
(i = 1 、2.・・・・n)信号は対応するMO
DULEiに最優先に優先権を与える信号、○CB 1
(i = 1 、2.−n)信号は他のMODULEに
優先権を譲渡する信号、PREVi(i=1゜2、・・
・・n)信号は複数のOCB信号から】本のOCB信号
を選択する信号、5ELi(i=1.2.・・・・n)
信号は資源要求元に優先権を与える信号である。以下、
第一の要求元に対応する論理回路ブロックMODULE
 1を代表として、動作を説明する。
まず、最優先要求指示信号PRI ORI TYlが最
優先権を表わす状態であるか、または、優先権譲渡信号
(以下、単に「譲渡信号」ともいう)OCBI〜0CB
nのうちの、前順位指示信号PREVIが指示するもの
が譲渡を表わす状態で、資源要求信号REQIが要求“
有”の状態のときには、選択出力5EL1は選択を表わ
す状態、譲渡出力OCB 1は譲渡を表わさない状態と
なる。また、PRIORITYIが最優先権を表わす状
態であるか、または、譲渡信号0CBI〜0CBnのう
ちの、前順位指示信号PREVIが指示するものが譲渡
を表わす状態で、資源要求信号REQ1が要求“無”の
状態のときは、選択出力5ELIは珈択を表わさない状
態、優先権譲渡出力0CB1は譲渡を表わす状態となる
。PRIORITYIが最優先権を表わさない状態で、
しかも、譲渡信号0C81〜○CBnのうちの、前順位
指示信号PREVIが指示するものも譲渡を表わさない
状態のときは、資源要求信号REQ1の状態にかかわら
ず、選択出力5EL1は選択を表わさない状態、優先権
譲渡出力0CBIも譲渡を表わさない状態となる。
第2図は、上述の如き動作を実現するための優先権制御
回路の一実施例を示す論理図である。図において、5E
LECTORは前順位指示信号PREVを制御入力とす
るn・1セレクタ、USAはインバータ、tJ2AはO
Rゲート、U3AとU3BはANDゲートである。優先
権譲渡人力○CB1〜0CBnのうち、PREVが指示
するものが5ELECTORの出力となる。5ELEC
TORの出力と優先権指示入力PRI ORI TY 
1の論理和がORゲートU2Aの出力となる。ORゲー
トU2Aの出力と資源要求人力REQ1の論理積が、A
NDゲートU3Aの出力となって、これがそのまま選択
出力SEL 1となる。また、資源要求人力REQIの
反転論理がインバータUIAの出力となり、インバータ
UIAの出力とORゲートU2Aの出力の論理積がAN
DゲートU3Bの出力となって、これがそのまま譲渡出
力0CB1となるものである。
本実施例によれば、資源要求元ごとの資源要求受付は間
隔に制限がある場合等に、優先権の譲渡を行ってよい資
源要求元の範囲に制限が必要な場合にも、優先権の譲渡
が行われる情報種別の範囲が制御可能になるとともに、
従来の構成では、第8図に示す如く、優先権制御回路と
多重化回路の二段構成が必要で、回路規模の増大が避け
られなかったものが、第7図に示す如く、−段の優先権
制御回路だけで構成可能となり、回路の簡略化が実現で
きるという効果が得られる。
第3図は、本発明の第二の実施例である優先権制御回路
のブロック図である9図中、MODULEl(1=1,
2.・・・・n)、REQl(l;l、2.・= n 
)信号、PRIORITYi(i=1.2.・・・、n
)信号、○CBi(i=1.2.−n)信号、5ELi
(i=1.2.・・・・n)信号は、第一の実施例に示
したと同じ意味に用いられており、NEXTi(i=1
.2.・・・・n)信号は次順位指示信号である。以下
、第一の要求元に対応する論理回路ブロックMODUL
EIを代表として、動作を説明する。
まず、最優先権要求元指示信号PRIORITY1が最
優先権を表わす状態であるか、または、譲渡信号0CB
II〜0CBnlのうちのいずれかが譲渡を表わす状態
で、資源要求信号REQIが要求“有″の状態のときに
は、選択出力5ELIは選択を表わす状態、譲渡出力0
CB11〜0CBnlはすべて譲渡を表わさない状態と
なる。また、PRI ORI TY 1が最優先権を表
わす状態であるか、または、譲渡信号0CBI 1−O
CBnlのうちのいずれかが譲渡を表わす状態で、資源
要求信号REQlが要求′無″の状態のときは、選択出
力SEL 1は選択を表わさない状態、優先権譲渡出力
OCB 11−OCB I nのうち、次順位指示信号
NEXTIが指示するものは譲渡を表わす状態となる。
PRIORITYIが最優先権を表わさない状態で、し
かも、譲渡信号○CB11〜0CBnlのうちの次順位
指示信号NEXT1が指示するものも譲渡を表わさない
状態のときは、資源要求信号REQIの状態にかかわら
ず、選択出力5ELIは選択を表わさない状態、譲渡出
力0CBII〜○CB1nはすべて譲渡を表わさない状
態となる。
第4図は、上述の如き動作を実現するための優先権制御
回路の一実施例を示す論理図である。図において、記号
UIA、U2A、U3AおよびU3Bは、第3図に示し
たと同じ構成要素を示している。また、U2BはORゲ
ート、DECODERは次順位指示人力NEXTを制御
入力とするデコーダである。優先権譲渡入力○CBII
〜0CBnlの論理和がORゲートU2Bの出力となる
○RゲートU2Bの出力と優先権指示入力PRI○RI
 TY 1の論理和がORゲートtJ2Aの出力となる
。ORゲートU2Aの出力と資源要求人力REQ1の論
理積が、ANDゲートU3Aの出力となって、これがそ
のまま選択出力SEL 1となる。また、資源要求人力
REQIの反転論理がインバータtJIAの出力となり
、インバータLIIAの出力と○RゲートU2人の出力
の論理積がANDゲートU3Bの出力となる。ANDゲ
ートU3Bの出力はDECODERの出力のうち、次順
位指示入力NEXTの指示するものに伝達され、これら
がそのまま譲渡出力0CBII〜OCB I nとなる
ものである。
上記実施例によれば、優先権の譲渡が行われる情報種別
の範囲が制御可能になるとともに、回路の簡略化が実現
できるという効果が得られる。
上述の各実施例においては、相互に優先権の譲渡が許さ
れる資源要求元同志に閉じた優先権譲渡経路を設定する
ことにより、従来技術の問題を解消しているものである
。以下、この効果を、−例として、5種類の情報種別を
扱うATM交換機における回線への通信情報送出制御へ
の応用例を説明する。
第5図に示す例では、一つの回線には5種類の通信情報
が多重化されて送信されるが、目的地では、第一、第二
、第三の情報種別を収容する第一の受信装置と、第四お
よび第五の情報種別を収容する第二の受信装置とに分か
れて収容されており、そけぞれの受信装置には、回線速
度の二分の−の処理能力しかないものとする。
この場合、上記実施例に示した優先権制御回路を用いた
ATV交換機では、例えば、第6図に示す如く、二つの
受信装置に収容される情報種別に交互に送信の優先権を
与え、優先権制御回路における優先権の譲渡順序を、第
一の情報種別→第二の情報種別→第三の情報種別→再び
第一の情報種別・・・・、第四の情報種別→第五の情報
種別→再び第四の情報種別・・・・と、それぞれの組に
閉じた設定とすることによって、受信装置の処理能力を
越えることのない範囲で、回線の転送能力が融通される
ようにする。
第6図に示す如く、各モジュールのPREV端子を図示
されていない端子処理(0,1パターン入力)すること
により、譲渡人・出力○CBの接続関係は、1−2−3
.4−5の二つのグループに分けられ、優先権制御は各
グループ独立に行われる。なお、ここで、最優先権要求
元指示信号PRI○RITYは、各グループの最優先モ
ジュールlあるいはモジュール4のいずれかに入力され
る。
以下、モジュール1にPRIORITY信号が入力され
た場合を例として説明する。
1−2−3のグループでは、モジュール1にREQ1信
号が入力されると、優先的に5ELi信号が出力され、
0CBi信号は譲渡を表わす状態ではなくなる。このた
め、モジュール2.モジュール3は、それぞれ、REQ
2.REQ3信号の状態にかかわらず、SEL信号は選
択を表わさず、○CB信号も譲渡を表わす状態ではなく
なる。
モジュール1のREQI信号が要求を表わさない状態に
なると、○CBI信号は譲渡を表わす状態になる。この
とき、モジュール2にREQ2信号が入力されると、5
EL2信号が出力される。
モジュール2にREQ2信号が入力されない場合は、○
C82信号は譲渡を表わす状態になり、この状態でのみ
、モジュール3にREQ3信号が選択されることになる
モジュール4にPRI○RITY信号が入力された場合
のモジュール4および5のグループも、上と同様の動作
を行う。
なお、各グループ間の優先権制御は、例えば、図示され
ていない外部回路により、ある送出時間(固定、または
、情報種別により可変)ごとに、各グループのどちらか
一方にPRI ORI TY倍信号入力することで行う
ことができる。第6図に、グルービング固定の場合の、
回路構成の具体例を示した。
上述の各実施例は、いずれも本発明の一例を示すもので
あり、本発明はこれらに限定されるべきものではないこ
とは言うまでもない。
〔発明の効果〕
以上、詳細に説明した如く、本発明によれば、優先権の
譲渡が行われる情報種別の範囲を制御可能とした優先権
制御方法を実現することができるとともに、上述の優先
権制御方法を実施するに好適で、回路規模を増大させな
くて済む優先権制御回路を実現できるという顕著な効果
を奏するものである。
【図面の簡単な説明】
第1図は本発明の第一の実施例である優先権制御回路の
ブロック図、第2図はその動作を実現するための論理図
、第3図は本発明の第二の実施例である優先権制御回路
のブロック図、第4図はその動作を実現するための論理
図、第5図は本発明のATM交換機への応用例を示す説
明図、第6図はその動作説明図、第7図は従来技術に対
応する本発明の基本構成を示す図、第8図は従来技術の
基本構成を示す図である。 MODULEi :選択論理回路ブロック、REQl:
資源要求信号、PRIORITYi :優先権指示信号
、0CBi:優先権譲渡信号、PREvi:前順位指示
信号、5ELi:選択出力、NEXTi二次順位指示信
号。 第 図 綜 第 図 に資@賛釆を収谷

Claims (1)

  1. 【特許請求の範囲】 (1)n個の要求元からの資源要求信号について、最優
    先要求指示信号および前記各資源要求信号に対応するn
    組の前順位指示信号に従って1個の要求元からの資源要
    求信号を選択する優先権制御方法において、前記最優先
    要求指示信号に示される第一の要求元からの資源要求が
    “有”の場合、該要求元の資源要求を選択し、前記第一
    の要求元からの資源要求が“無”の場合、該第一の要求
    元を前順位とする前順位指示信号を与えられた第二の要
    求元を代替の最優先要求元として選択し、更に、第二以
    下の要求元からの資源要求も“無”の場合、第二以下の
    要求元を前順位とする前順位指示信号を与えられた第三
    以下の要求元を代替の最優先要求元として選択する如く
    構成したことを特徴とする優先権制御方法。(2)n個
    の要求元からの資源要求信号について、最優先要求指示
    信号および前記各資源要求信号に対応するn組の次順位
    指示信号に従って1個の要求元からの資源要求信号を選
    択する優先権制御方法において、前記最優先要求指示信
    号に示される第一の要求元からの資源要求が“有”の場
    合、該要求元の資源要求を選択し、前記第一の要求元か
    らの資源要求が“無”の場合、該第一の要求元の次順位
    として次順位指示信号に指示された第二の要求元を代替
    の最優先要求元として選択し、更に、第二以下の要求元
    からの資源要求も“無”の場合、第二以下の要求元の次
    順位として次順位指示信号に指示された第三以下の要求
    元を代替の最優先要求元として選択する如く構成したこ
    とを特徴とする優先権制御方法。 (3)n個の要求元からの資源要求信号に対応する第一
    から第nの選択論理回路ブロックを有する優先権制御回
    路において、前記各選択論理回路ブロックは、1本の資
    源要求入力、1本の最優先権指示入力、1組の前順位指
    示入力、n本の最優先権譲渡入力、1本の選択出力およ
    び1本の最優先権譲渡出力を有し、前記選択出力は、資
    源要求入力が“有”、かつ、前記最優先権指示入力が最
    優先権を与えられた状態、もしくは、前記n本の最優先
    権譲渡入力のうち、前記前順位指示入力に指示されたも
    のが譲渡を表わす状態にある場合に選択を表わす状態と
    なり、資源要求入力が“無”、もしくは、前記最優先権
    指示入力が最優先権を与えられた状態でなく、しかも、
    前記n本の最優先権譲渡入力のうち、前記前順位指示入
    力に指示されたものが譲渡を表わす状態にない場合には
    選択されない状態となり、また、前記最優先権譲渡出力
    は、資源要求入力が“無”、かつ、前記最優先権指示入
    力が最優先権を与えられた状態であるか、あるいは、前
    記n本の最優先権譲渡入力のうち、前記前順位指示入力
    に指示されたものが譲渡を表わす状態にある場合には譲
    渡を表わす状態となり、資源要求入力が“有”、もしく
    は、前記最優先権指示入力が最優先権を与えられた状態
    でなく、しかも、前記n本の最優先権譲渡入力のうち、
    前記前順位指示入力に指示されたものが譲渡を表わす状
    態にない場合には譲渡を表わさない状態となる如く構成
    され、前記各選択論理ブロックの優先権譲渡出力は、す
    べての前記選択論理ブロックのn本の優先権譲渡入力の
    うちの1本にマルチ接続されていることを特徴とする優
    先権制御回路。 (4)n個の要求元からの資源要求信号に対応する第一
    から第nの選択論理回路ブロックを有する優先権制御回
    路において、前記各選択論理回路ブロックは、1本の資
    源要求入力、1本の最優先権指示入力、1組の次順位指
    示入力、n本の最優先権譲渡入力、1本の選択出力およ
    び1本の最優先権譲渡出力を有し、前記選択出力は、資
    源要求入力が“有”、かつ、前記最優先権指示入力が最
    優先権を与えられた状態、もしくは、前記n本の最優先
    権譲渡入力のうちのいずれかが譲渡を表わす状態にある
    場合に選択を表わす状態となり、資源要求入力が“無”
    、または、前記最優先権指示入力が最優先権を与えられ
    た状態でなく、しかも、前記n本の最優先権譲渡入力の
    いずれもが譲渡を表わす状態にない場合には選択されな
    い状態となり、また、前記最優先権譲渡出力のうちの1
    本は、資源要求入力が“無”、かつ、前記最優先権指示
    入力が最優先権を与えられた状態であるか、あるいは、
    前記n本の最優先権譲渡入力のうちのいずれかが譲渡を
    表わす状態にある場合には譲渡を表わす状態となり、資
    源要求入力が“有”、もしくは、前記最優先権指示入力
    が最優先権を与えられた状態でなく、しかも、前記n本
    の最優先権譲渡入力のいずれもが譲渡を表わす状態にな
    い場合には譲渡を表わさない状態となり、かつ、最優先
    権譲渡出力のうち次順位指示入力に指示された1本を除
    く残りは譲渡を表わさない状態となる如く構成され、前
    記各選択論理ブロックのn本の優先権譲渡出力は、すべ
    ての前記選択論理ブロックのn本の優先権譲渡入力のう
    ちの1本ずつに接続されていることを特徴とする優先権
    制御回路。
JP2256133A 1990-09-26 1990-09-26 優先権制御方法およびそのための回路 Pending JPH04134948A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2256133A JPH04134948A (ja) 1990-09-26 1990-09-26 優先権制御方法およびそのための回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2256133A JPH04134948A (ja) 1990-09-26 1990-09-26 優先権制御方法およびそのための回路

Publications (1)

Publication Number Publication Date
JPH04134948A true JPH04134948A (ja) 1992-05-08

Family

ID=17288362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2256133A Pending JPH04134948A (ja) 1990-09-26 1990-09-26 優先権制御方法およびそのための回路

Country Status (1)

Country Link
JP (1) JPH04134948A (ja)

Similar Documents

Publication Publication Date Title
EP1374403B1 (en) Integrated circuit
US4920484A (en) Multiprocessor/memory interconnection network wherein messages sent through the network to the same memory are combined
US4701906A (en) Packet switching network with multiple packet destinations
US4884192A (en) Information processor capable of data transfer among plural digital data processing units by using an active transmission line having locally controlled storage of data
EP1006694B1 (en) Communications method and communications system
US5495619A (en) Apparatus providing addressable storage locations as virtual links and storing predefined destination information for any messages transmitted on virtual links at these locations
CA1171971A (en) Apparatus for controlling the access of processors at a data line
JPS6259495A (ja) 通信接続スイッチの優先処理手順を修正する方法
US4763247A (en) Multiprocessor system formed by microprocessor matrix
US4514728A (en) Store group bus allocation system
US6823443B2 (en) Data driven type apparatus and method with router operating at a different transfer rate than system to attain higher throughput
US5845072A (en) Method and apparatus for parallel and pipelining transference of data between integrated circuits using a common macro interface
JPH04134948A (ja) 優先権制御方法およびそのための回路
EP0369022B1 (en) Parallel signal processing system
SU1337902A1 (ru) Система соединени нескольких вычислительных устройств
US20050289280A1 (en) Switching fabric bridge
JPH022178B2 (ja)
JPH064401A (ja) メモリアクセス回路
JP2906805B2 (ja) メモリ共有型マルチプロセッサシステム
JP2976700B2 (ja) プロセッサ間同期制御方式
JPH07191934A (ja) 二重バス装置
JPS59188721A (ja) バス構成
JPS63104155A (ja) 電子計算機
JPS62297960A (ja) デ−タ転送方式
JPS5829550B2 (ja) プロセツサ間高速デ−タ転送方式