JPH04134272A - 半導体寄生容量測定装置及びその測定方法 - Google Patents
半導体寄生容量測定装置及びその測定方法Info
- Publication number
- JPH04134272A JPH04134272A JP25804290A JP25804290A JPH04134272A JP H04134272 A JPH04134272 A JP H04134272A JP 25804290 A JP25804290 A JP 25804290A JP 25804290 A JP25804290 A JP 25804290A JP H04134272 A JPH04134272 A JP H04134272A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- contact
- capacitance
- parasitic capacitance
- unknown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003071 parasitic effect Effects 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 239000003990 capacitor Substances 0.000 claims description 21
- 238000005259 measurement Methods 0.000 abstract description 7
- 230000007423 decrease Effects 0.000 abstract description 5
- 238000007796 conventional method Methods 0.000 abstract 3
- 238000004904 shortening Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000000691 measurement method Methods 0.000 description 5
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- 235000016496 Panda oleosa Nutrition 0.000 description 1
- 240000000220 Panda oleosa Species 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
- G01R27/2605—Measuring capacitance
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体集積回路で生じる寄生容量を測定する半
導体寄生容量測定装置及びその測定方法であａ 従来の技術 従来の寄生容量測定法である直接法を第７図を用いて説
明すも 第７図において、ＥＤは直流電圧淑 Ｅ自は交流電圧ｉ
Ｃ７Ｘは測定すべき寄生容１ｃ７１．Ｃ７２は電流
線路の浮遊容量（共に正確な容量は未知である）、Ａは
電流計であム ここで、Ｃ７Ｘ）Ｃ７１かつＣ７Ｘ＞Ｃ
７２を満足するように可能な限りＣ７Ｘの容量を大きく
（並列的に容量の数を増やす）していも 容量Ｃ７）
Ｈｉ 一端が電流計Ａの一端と浮遊容量Ｃ７１の一端
と接続し他端が直流電圧源Ｅ１１と交流電圧源Ｅ０の直
列体の一端と浮遊容量Ｃ７２の他端とが接続し 直流電
圧源ＥＤと交流電圧源Ｅ６の直列体の他端と電流計Ａの
他端とが接続していも 次に測定方法を説明すも 第７図において印加した電圧によって電流計Ａを流れる
電流を工、容量Ｃ７Ｘを流れる電流を１１、容量Ｃ７１
，Ｃ７２を流れる電流を■２とすると（ここでζ戴 容
量Ｃ７１を流れる電流と容量Ｃ７２を流れる電流が等し
いと仮定する）、Ｉ １／（ｊｗＣ７Ｘ）−Ｅｏ 十Ｅ
＋ （７−１）
［１／（ｊｗｃ７１）＋１／（ｊｗＣ？２）］Ｉｔ＝Ｅ
ｏ＋ＥＱ（７−２）（Ｗ−２πｆｆはＥＡの周波数） にな４ ここで、式（７−１）、（７−２）より、Ｉ−
Ｌ＋＋Ｉａ −ｊｗ（Ｅｏ＋Ｅ１１）Ｃ７Ｘ［１＋（（Ｃ７１Ｃ７２
）／Ｃ７Ｘ）／（Ｃ７ｔ＋Ｃ７２）］で、Ｃ７Ｘ＞Ｃ７
１かつＣ７Ｘ：＞Ｃ７２より、１絢ｈ
（７−３）となも さらく 式（７
−１）、（７−３）より容量Ｃ７Ｘが求まム な耘 容
量Ｃ７１を流れる電流と容量Ｃ７２を流れる電流が等し
いと仮定した力丈 測定すべき寄生容量であるＣ７Ｘが
他の寄生容量（Ｃ７１，Ｃ７２に相当する）よりもかな
り大きければ式（７−３）が成立し容量Ｃ７Ｘが求まム 発明が解決しようとする課題 しかしながら上記のような構成 測定方法ではＣ７Ｘ１
＞Ｃ７１かつＣ７Ｘ＞Ｃ７２を実現するためにＣ７Ｘを
大きく （並列的に容量の数を増やす）する力交 それ
には限界がありＣ７Ｘを正確に求められないという問題
点を有してい九 本発明はかかる点に鑑みなされたもので、従来の技術で
は容量を正確に求められない理由の１つである被測定容
量をあまり大きくできなく、このために浮遊容量を完全
には無視できないという点を改善し 容量を従来より正
確に求めることができる半導体寄生容量測定装置及びそ
の測定方法を提供することを目的とすも 課題を解決するための手段 本発明は （１）所定の時間に接点Ａと接点Ｂに電圧を
供給する電圧発生装置Ｘと、 一端に電圧Ｖ１が印加される既知容量Ｃ１と、電流通路
の一端が前記既知容量Ｃ１の他端と前記接点Ｂで接続し
電流通路の他端が前記接点Ａに接続されたＭＯＳトラン
ジスタＴｒ、１と、一端に所定の時間に端子りでＶ・か
らＶｂに変化する電圧が印加され他端が前記接点Ａに接
続された未知容量ＣＸと、 一端が定電圧に保たれ他端が前記接点Ａに接続された未
知容量ＣＹと、 前記接点Ａに接続された出力装置とを備えたことを特徴
とする半導体寄生容量測定装置であム本発明（２）は上
記構成（１）において、電圧発生装置Ｘ（友 電流通路
の一端に連続的に変化する電圧ｖｗが印加されるＭＯＳ
トランジスタＴｒ。
導体寄生容量測定装置及びその測定方法であａ 従来の技術 従来の寄生容量測定法である直接法を第７図を用いて説
明すも 第７図において、ＥＤは直流電圧淑 Ｅ自は交流電圧ｉ
Ｃ７Ｘは測定すべき寄生容１ｃ７１．Ｃ７２は電流
線路の浮遊容量（共に正確な容量は未知である）、Ａは
電流計であム ここで、Ｃ７Ｘ）Ｃ７１かつＣ７Ｘ＞Ｃ
７２を満足するように可能な限りＣ７Ｘの容量を大きく
（並列的に容量の数を増やす）していも 容量Ｃ７）
Ｈｉ 一端が電流計Ａの一端と浮遊容量Ｃ７１の一端
と接続し他端が直流電圧源Ｅ１１と交流電圧源Ｅ０の直
列体の一端と浮遊容量Ｃ７２の他端とが接続し 直流電
圧源ＥＤと交流電圧源Ｅ６の直列体の他端と電流計Ａの
他端とが接続していも 次に測定方法を説明すも 第７図において印加した電圧によって電流計Ａを流れる
電流を工、容量Ｃ７Ｘを流れる電流を１１、容量Ｃ７１
，Ｃ７２を流れる電流を■２とすると（ここでζ戴 容
量Ｃ７１を流れる電流と容量Ｃ７２を流れる電流が等し
いと仮定する）、Ｉ １／（ｊｗＣ７Ｘ）−Ｅｏ 十Ｅ
＋ （７−１）
［１／（ｊｗｃ７１）＋１／（ｊｗＣ？２）］Ｉｔ＝Ｅ
ｏ＋ＥＱ（７−２）（Ｗ−２πｆｆはＥＡの周波数） にな４ ここで、式（７−１）、（７−２）より、Ｉ−
Ｌ＋＋Ｉａ −ｊｗ（Ｅｏ＋Ｅ１１）Ｃ７Ｘ［１＋（（Ｃ７１Ｃ７２
）／Ｃ７Ｘ）／（Ｃ７ｔ＋Ｃ７２）］で、Ｃ７Ｘ＞Ｃ７
１かつＣ７Ｘ：＞Ｃ７２より、１絢ｈ
（７−３）となも さらく 式（７
−１）、（７−３）より容量Ｃ７Ｘが求まム な耘 容
量Ｃ７１を流れる電流と容量Ｃ７２を流れる電流が等し
いと仮定した力丈 測定すべき寄生容量であるＣ７Ｘが
他の寄生容量（Ｃ７１，Ｃ７２に相当する）よりもかな
り大きければ式（７−３）が成立し容量Ｃ７Ｘが求まム 発明が解決しようとする課題 しかしながら上記のような構成 測定方法ではＣ７Ｘ１
＞Ｃ７１かつＣ７Ｘ＞Ｃ７２を実現するためにＣ７Ｘを
大きく （並列的に容量の数を増やす）する力交 それ
には限界がありＣ７Ｘを正確に求められないという問題
点を有してい九 本発明はかかる点に鑑みなされたもので、従来の技術で
は容量を正確に求められない理由の１つである被測定容
量をあまり大きくできなく、このために浮遊容量を完全
には無視できないという点を改善し 容量を従来より正
確に求めることができる半導体寄生容量測定装置及びそ
の測定方法を提供することを目的とすも 課題を解決するための手段 本発明は （１）所定の時間に接点Ａと接点Ｂに電圧を
供給する電圧発生装置Ｘと、 一端に電圧Ｖ１が印加される既知容量Ｃ１と、電流通路
の一端が前記既知容量Ｃ１の他端と前記接点Ｂで接続し
電流通路の他端が前記接点Ａに接続されたＭＯＳトラン
ジスタＴｒ、１と、一端に所定の時間に端子りでＶ・か
らＶｂに変化する電圧が印加され他端が前記接点Ａに接
続された未知容量ＣＸと、 一端が定電圧に保たれ他端が前記接点Ａに接続された未
知容量ＣＹと、 前記接点Ａに接続された出力装置とを備えたことを特徴
とする半導体寄生容量測定装置であム本発明（２）は上
記構成（１）において、電圧発生装置Ｘ（友 電流通路
の一端に連続的に変化する電圧ｖｗが印加されるＭＯＳ
トランジスタＴｒ。
２と、電流通路の一端が前記ＭＯＳトランジスタＴｒ、
２の電流通路の他端と前記接点Ａで接続し電流通路の他
端が電圧Ｖ ｐｒ・に接続されたＭＯＳトランジスタＴ
ｒＪを具備し 出力装置Ｙは ゲートが前記接点Ａに接続し電流通路の
一端に電圧ｖ３が印加されるＭＯＳトランジスタＴ ｒ
、４と、一端が前記ＭＯＳトランジスタＴ ｒ、４の電
流通路の他端と接続し他端が接地された抵抗を具備する
ことを特徴とする半導体寄生容量測定装置であム 本発明（３）は上記構成（１）の半導体寄生容量測定装
置において、上記ＭＯＳトランジスタＴｒ、１がＯＦＦ
状態時く 上記接点Ｂには電圧ｖ４が保たれ 上記接点
Ａには電圧ｖ５が保たれ電圧発生装置Ｘと出力装置Ｙに
は共に電荷の移動がない状態で、上記ＭＯＳトランジス
タＴｒ、１がＯＦＦ状態からＯＮ状態になると同時に上
記端子りの電圧を上記Ｖ、からＶｂに変え 更に前記接
点Ｂに前記電圧ｖ４と異なるある特定の電圧を印加する
ことにより、前記ＭＯＳトランジスタＴｒ、１がＯＦＦ
状態時とＯＮ状態時の間で接点Ａの電位差をなくし そ
のときの前記ＭＯＳトランジスタＴｒ、１がＯＦＦ状態
時とＯＮ状態時との間で上記容量Ｃ１、ＣＸＳ ＣＹに
蓄えられる電荷量の総和が保存されていることにより前
記未知容量ＣＸを求めることを特徴とする半導体寄生容
量測定方法であム 本発明（４）は上記構成（３）において、上記ＭＯＳト
ランジスタＴｒ、１がＯＦＦ状態からＯＮ状態になる前
後で前記接点Ｂには印加する電圧を変化させ、上記接点
Ａには印加する電圧を維持させる代わり艮 上記接点Ａ
には印加する電圧を変化させ、前記接点Ｂには印加する
電圧を維持させることを特徴とする半導体寄生容量測定
方法であも 本発明（５）は所定の時間に接点Ａ５に電圧を供給する
電圧発生装置Ｘと、一端が接点Ａ５で接続され他端に所
定の時間に端子ＧでＶｏからＶ−に変化する電圧が印加
される未知容量Ｃ７と、一端が前記接点Ａ５で接続され
他端に前記端子Ｇで電圧がｖｏからＶ−に変化する前後
の電位差が連続的に変化するように電圧が端子Ｆから印
加される既知容量Ｃ２と、一端が前記接点Ａ５で接続さ
れ他端が一定の電圧に保たれている未知容量ＣＵと、前
記接点Ａ５に接続された出力装置とを備えたことを特徴
とする半導体寄生容量測定装置であムまた本発明（６）
は上記構成（５）の半導体寄生容量測定装置において、
上記端子Ｇ及び端子Ｆの電圧を変化させることによりそ
の前後で接点Ａ５の電位差をなくし そのときの上記端
子Ｇ及び端子Ｆの電圧の変化の前後で上記容量Ｃ２、Ｃ
Ｚ、ＣＵに蓄えられる電荷量の総和が保存されているこ
とにより、前記未知容量ＣＺを求めることを特徴とする
半導体寄生容量測定方法であも作用 本発明ζよ 測定すべき寄生容量の一端及び既知容量の
一端の電位を変化させ、 この変化の直前直後で容量に
蓄えられる総電荷量を保存することにより、測定すべき
でない寄生容量の一方の端子を固定し また測定中他方
の端子を固定するたべ測定中に測定すべきでない寄生容
量の両端の電位を固定することになり、その影響を完全
に除去できるた数 従来より正確に容量を求めることが
できも 実施例 （実施例１） 第１図は本発明の実施例１における半導体寄生容量測定
装置であ４ 以下本発明の実施例１について、図面を参
照しなから説明すも 第１図において、ｘｌは電圧発生装置 Ｙｌは出力装ｆ
ｉＬＴｒ、１１はＮ型ＭＯ８）ランジス久Ｃ１ｌは既知
容ｔ ＣＩＸとＣＩＹは未知容量であム まｔニ Ａ
１ 、Ｂ １は接戊 １１〜１４は端子であ４ また
Ｔｒ、１１とＣ１ｌはそれぞれメモリ装置のスイッチン
グトランジスタ及びメモリセルの容量を用いも Ｎ型ＭＯ８ｈランジスタＴｒ、ｌｌｉよ ゲートが端子
１１と、電流通路の一端が電圧発生装置Ｘ１、出力装置
Ｙ１と接点Ａ１で、電流通路の他端が一端が端子１２と
接続した既知容量Ｃ１ｌの他端と接点Ｂ１で接続した構
成になっていも 次に未知容量ＣＩＸＩ＆ 一端が端
子１３と、他端が一端が端子１４と接続した未知容量Ｃ
ＩＹＯ他端と接点Ａ１で接続した構成になっている。
２の電流通路の他端と前記接点Ａで接続し電流通路の他
端が電圧Ｖ ｐｒ・に接続されたＭＯＳトランジスタＴ
ｒＪを具備し 出力装置Ｙは ゲートが前記接点Ａに接続し電流通路の
一端に電圧ｖ３が印加されるＭＯＳトランジスタＴ ｒ
、４と、一端が前記ＭＯＳトランジスタＴ ｒ、４の電
流通路の他端と接続し他端が接地された抵抗を具備する
ことを特徴とする半導体寄生容量測定装置であム 本発明（３）は上記構成（１）の半導体寄生容量測定装
置において、上記ＭＯＳトランジスタＴｒ、１がＯＦＦ
状態時く 上記接点Ｂには電圧ｖ４が保たれ 上記接点
Ａには電圧ｖ５が保たれ電圧発生装置Ｘと出力装置Ｙに
は共に電荷の移動がない状態で、上記ＭＯＳトランジス
タＴｒ、１がＯＦＦ状態からＯＮ状態になると同時に上
記端子りの電圧を上記Ｖ、からＶｂに変え 更に前記接
点Ｂに前記電圧ｖ４と異なるある特定の電圧を印加する
ことにより、前記ＭＯＳトランジスタＴｒ、１がＯＦＦ
状態時とＯＮ状態時の間で接点Ａの電位差をなくし そ
のときの前記ＭＯＳトランジスタＴｒ、１がＯＦＦ状態
時とＯＮ状態時との間で上記容量Ｃ１、ＣＸＳ ＣＹに
蓄えられる電荷量の総和が保存されていることにより前
記未知容量ＣＸを求めることを特徴とする半導体寄生容
量測定方法であム 本発明（４）は上記構成（３）において、上記ＭＯＳト
ランジスタＴｒ、１がＯＦＦ状態からＯＮ状態になる前
後で前記接点Ｂには印加する電圧を変化させ、上記接点
Ａには印加する電圧を維持させる代わり艮 上記接点Ａ
には印加する電圧を変化させ、前記接点Ｂには印加する
電圧を維持させることを特徴とする半導体寄生容量測定
方法であも 本発明（５）は所定の時間に接点Ａ５に電圧を供給する
電圧発生装置Ｘと、一端が接点Ａ５で接続され他端に所
定の時間に端子ＧでＶｏからＶ−に変化する電圧が印加
される未知容量Ｃ７と、一端が前記接点Ａ５で接続され
他端に前記端子Ｇで電圧がｖｏからＶ−に変化する前後
の電位差が連続的に変化するように電圧が端子Ｆから印
加される既知容量Ｃ２と、一端が前記接点Ａ５で接続さ
れ他端が一定の電圧に保たれている未知容量ＣＵと、前
記接点Ａ５に接続された出力装置とを備えたことを特徴
とする半導体寄生容量測定装置であムまた本発明（６）
は上記構成（５）の半導体寄生容量測定装置において、
上記端子Ｇ及び端子Ｆの電圧を変化させることによりそ
の前後で接点Ａ５の電位差をなくし そのときの上記端
子Ｇ及び端子Ｆの電圧の変化の前後で上記容量Ｃ２、Ｃ
Ｚ、ＣＵに蓄えられる電荷量の総和が保存されているこ
とにより、前記未知容量ＣＺを求めることを特徴とする
半導体寄生容量測定方法であも作用 本発明ζよ 測定すべき寄生容量の一端及び既知容量の
一端の電位を変化させ、 この変化の直前直後で容量に
蓄えられる総電荷量を保存することにより、測定すべき
でない寄生容量の一方の端子を固定し また測定中他方
の端子を固定するたべ測定中に測定すべきでない寄生容
量の両端の電位を固定することになり、その影響を完全
に除去できるた数 従来より正確に容量を求めることが
できも 実施例 （実施例１） 第１図は本発明の実施例１における半導体寄生容量測定
装置であ４ 以下本発明の実施例１について、図面を参
照しなから説明すも 第１図において、ｘｌは電圧発生装置 Ｙｌは出力装ｆ
ｉＬＴｒ、１１はＮ型ＭＯ８）ランジス久Ｃ１ｌは既知
容ｔ ＣＩＸとＣＩＹは未知容量であム まｔニ Ａ
１ 、Ｂ １は接戊 １１〜１４は端子であ４ また
Ｔｒ、１１とＣ１ｌはそれぞれメモリ装置のスイッチン
グトランジスタ及びメモリセルの容量を用いも Ｎ型ＭＯ８ｈランジスタＴｒ、ｌｌｉよ ゲートが端子
１１と、電流通路の一端が電圧発生装置Ｘ１、出力装置
Ｙ１と接点Ａ１で、電流通路の他端が一端が端子１２と
接続した既知容量Ｃ１ｌの他端と接点Ｂ１で接続した構
成になっていも 次に未知容量ＣＩＸＩ＆ 一端が端
子１３と、他端が一端が端子１４と接続した未知容量Ｃ
ＩＹＯ他端と接点Ａ１で接続した構成になっている。
次に本発明の測定方法を説明すも
第２図（瓜 第１図に示した端子１１〜１４に印加する
１周期の電圧のタイミング図を示す。第２図において、
ＨはＨｉ ｇｈレベル（以下Ｈレベルと記す）、ＬはＬ
ｏｗレベル（以下Ｌレベルと記す）を表し それぞれＮ
型ＭＯＳトランジスタＴｒ、１１のＯＮ、 ＯＦＦ状
態に対応すム また 期間Ｔｌｌから期間Ｔ１２に移る
時点ｔＩで、端子１１と１３に印加する電圧力丈 それ
ぞれＬレベルからＨレベ／ｋＶ、からＶｈに変化すも さら凶 接点Ａ１と接点Ｂ１は 第１図の電圧発生装置
Ｘ１によって期間Ｔｌｌで４１ それぞれ電圧Ｖ、、
、、Ｖ−に保たれ 期間Ｔ１２で（友 端子１１と１３
の電圧の変化によって電圧が共にｖｒに変化する様子を
示す。ここで、Ｎ型ＭＯＳトランジスタＴｒ、１１ζよ
期間Ｔｌｌではゲート電圧がＬレベルでＯＦＦ状服
期間Ｔ１２ではゲート電圧がＨレベルでＯＮ状態となっ
ていも また ｔ、の直航 直後では電圧発生装置Ｘ１
と出力装置Ｙ１には電荷の移動がないとすム 次に本発明の測定原理を説明する。
１周期の電圧のタイミング図を示す。第２図において、
ＨはＨｉ ｇｈレベル（以下Ｈレベルと記す）、ＬはＬ
ｏｗレベル（以下Ｌレベルと記す）を表し それぞれＮ
型ＭＯＳトランジスタＴｒ、１１のＯＮ、 ＯＦＦ状
態に対応すム また 期間Ｔｌｌから期間Ｔ１２に移る
時点ｔＩで、端子１１と１３に印加する電圧力丈 それ
ぞれＬレベルからＨレベ／ｋＶ、からＶｈに変化すも さら凶 接点Ａ１と接点Ｂ１は 第１図の電圧発生装置
Ｘ１によって期間Ｔｌｌで４１ それぞれ電圧Ｖ、、
、、Ｖ−に保たれ 期間Ｔ１２で（友 端子１１と１３
の電圧の変化によって電圧が共にｖｒに変化する様子を
示す。ここで、Ｎ型ＭＯＳトランジスタＴｒ、１１ζよ
期間Ｔｌｌではゲート電圧がＬレベルでＯＦＦ状服
期間Ｔ１２ではゲート電圧がＨレベルでＯＮ状態となっ
ていも また ｔ、の直航 直後では電圧発生装置Ｘ１
と出力装置Ｙ１には電荷の移動がないとすム 次に本発明の測定原理を説明する。
第２図に示すように ｔ＠の直前では端子１２〜１４、
接点Ａｌ、Ｂｌにおける電圧ｊ１ それぞれＶｌｌ、
■＠、Ｖ１２、Ｖ ＠ ｒ ＊、Ｖｖであ、Ｌ こ
のとき、既知容量Ｃ１１，未知容量ＣＩ Ｘ、ＣＩ Ｙ
に蓄えられる総電荷量Ｑ＠番よ Ｑ、−Ｃ１ｌ（Ｖ、−Ｖｌｌ）＋ＣＩＸ（Ｖ、、、−Ｖ
、）＋ＣＩＹ（Ｖ、、、−Ｖ１２）であム を摺の直後
ではＮ型ＭＯＳトランジスタＴｒ、１１４；Ｌ ゲー
トの電圧がＨレベルでＯＮ状態となり、接点Ａ１と接点
Ｂ１の電圧ｉＬ Ｎ型ＭＯＳトランジスタＴｒ、１１
のゲートの電圧をドレインの電圧よりも最低Ｎ型ＭＯＳ
トランジスタＴｒ、１１のスレッシュホールド電圧だけ
高くなるように設定すれば共に同電圧となり、このとき
の電圧をｖｒとすａ まな 端子１２〜１４における電
圧ＣよそれぞれＶｌｌ、Ｖｋ、Ｖ１２である。このとき
、既知容量Ｃ１１，未知容量ＣＩ Ｘ、ＣＩ Ｙに蓄え
られる総電荷量Ｑ ｂ ｌ主 （ｂ＝Ｃ１１（Ｖ−−Ｖｌｌ）＋ＣＩＸ（Ｖ−−Ｖｂ
）＋ＣＩＹ（Ｖ−−Ｖ１２）である。ここで、 ｔ・の
直航 直後で電圧発生装置Ｘと出力装置Ｙには電荷の移
動がないので、Ｑ、−Ｑｍ （１−３） が成立すム 式（１−１）〜式（１−３）より、ｔ＠の
直航 直後における接点ＡＩの電位差△Ｖ。
接点Ａｌ、Ｂｌにおける電圧ｊ１ それぞれＶｌｌ、
■＠、Ｖ１２、Ｖ ＠ ｒ ＊、Ｖｖであ、Ｌ こ
のとき、既知容量Ｃ１１，未知容量ＣＩ Ｘ、ＣＩ Ｙ
に蓄えられる総電荷量Ｑ＠番よ Ｑ、−Ｃ１ｌ（Ｖ、−Ｖｌｌ）＋ＣＩＸ（Ｖ、、、−Ｖ
、）＋ＣＩＹ（Ｖ、、、−Ｖ１２）であム を摺の直後
ではＮ型ＭＯＳトランジスタＴｒ、１１４；Ｌ ゲー
トの電圧がＨレベルでＯＮ状態となり、接点Ａ１と接点
Ｂ１の電圧ｉＬ Ｎ型ＭＯＳトランジスタＴｒ、１１
のゲートの電圧をドレインの電圧よりも最低Ｎ型ＭＯＳ
トランジスタＴｒ、１１のスレッシュホールド電圧だけ
高くなるように設定すれば共に同電圧となり、このとき
の電圧をｖｒとすａ まな 端子１２〜１４における電
圧ＣよそれぞれＶｌｌ、Ｖｋ、Ｖ１２である。このとき
、既知容量Ｃ１１，未知容量ＣＩ Ｘ、ＣＩ Ｙに蓄え
られる総電荷量Ｑ ｂ ｌ主 （ｂ＝Ｃ１１（Ｖ−−Ｖｌｌ）＋ＣＩＸ（Ｖ−−Ｖｂ
）＋ＣＩＹ（Ｖ−−Ｖ１２）である。ここで、 ｔ・の
直航 直後で電圧発生装置Ｘと出力装置Ｙには電荷の移
動がないので、Ｑ、−Ｑｍ （１−３） が成立すム 式（１−１）〜式（１−３）より、ｔ＠の
直航 直後における接点ＡＩの電位差△Ｖ。
（瓜
△■ｒミＶｒ−Ｌｒ＋ｅ
＝ ［−Ｃ１１（Ｖ、、、−Ｖ、）＋ＣＩＸ（Ｖｂ−Ｖ
＠）］バＣ１１＋ＣＩＸ＋ＣＩＹ）になム ここで、△
ｖ「＝０のときのｔ−の直前の接点Ｂ１における電圧を
ｖｗｌとすると、式（１−４ ） よ リ、 ＣＩＸ”ＣＩＩ（Ｖｅｒ−Ｖｌｌｉ）／（Ｖｂ−Ｖ−）
（１−５）になる。このようく △Ｖ、＝Ｏとな
るようにｔ。
＠）］バＣ１１＋ＣＩＸ＋ＣＩＹ）になム ここで、△
ｖ「＝０のときのｔ−の直前の接点Ｂ１における電圧を
ｖｗｌとすると、式（１−４ ） よ リ、 ＣＩＸ”ＣＩＩ（Ｖｅｒ−Ｖｌｌｉ）／（Ｖｂ−Ｖ−）
（１−５）になる。このようく △Ｖ、＝Ｏとな
るようにｔ。
の直前の接点Ｂ１における電圧Ｖ−を連続的に変化させ
てＶｌｌｌを求めれば未知容量ＣＩＸが求まムまｆ＝ｔ
ｓの直前の接点Ｂ１における電圧Ｖ、を固定して、式（
１−４）で△Ｖ、＝Ｏとなるようにｔ、の直前の接点Ａ
１における電圧Ｖ ＋＋ｒ。を連続的に変化させてＶｅ
ｒｓｅ（△ｖ、＝０のときのｔ、の直前の接点Ａ１にお
ける電圧）を求めれば 式（ｌ−６）より未知容量ＣＩ
Ｘが求まム ＣｌＸ＝Ｃ１１（Ｖ−ｒ−ｓ−Ｖｌｌ）／（Ｖｂ −Ｖ
−） （１−６）このように本発明によって、容量
Ｃ’ｌ Ｙが未知でも未知容量ＣＩＸを求められる。こ
こで測定する寄生容量をＣＩＸ、他の寄生容量をＣＩＹ
と考えれは 従来の問題点である測定すべき寄生容量以
外の他の寄生容量の影響を完全に無視でき正確に容量を
測定できる。これ（よ 半導体集積回路には多くの寄生
容量が存在する力丈 その中で測定すべき寄生容量の一
端に電圧変化を与え 他の寄生容量の一端を定電圧に保
ては 測定すべき寄生容量を測定でき、本発明が半導体
寄生容量を測定するのに役立つことを意味すム また 電荷量は電流の時間における積分値であり、容量
に蓄えられる電荷量は急には減少しなｕＸ。
てＶｌｌｌを求めれば未知容量ＣＩＸが求まムまｆ＝ｔ
ｓの直前の接点Ｂ１における電圧Ｖ、を固定して、式（
１−４）で△Ｖ、＝Ｏとなるようにｔ、の直前の接点Ａ
１における電圧Ｖ ＋＋ｒ。を連続的に変化させてＶｅ
ｒｓｅ（△ｖ、＝０のときのｔ、の直前の接点Ａ１にお
ける電圧）を求めれば 式（ｌ−６）より未知容量ＣＩ
Ｘが求まム ＣｌＸ＝Ｃ１１（Ｖ−ｒ−ｓ−Ｖｌｌ）／（Ｖｂ −Ｖ
−） （１−６）このように本発明によって、容量
Ｃ’ｌ Ｙが未知でも未知容量ＣＩＸを求められる。こ
こで測定する寄生容量をＣＩＸ、他の寄生容量をＣＩＹ
と考えれは 従来の問題点である測定すべき寄生容量以
外の他の寄生容量の影響を完全に無視でき正確に容量を
測定できる。これ（よ 半導体集積回路には多くの寄生
容量が存在する力丈 その中で測定すべき寄生容量の一
端に電圧変化を与え 他の寄生容量の一端を定電圧に保
ては 測定すべき寄生容量を測定でき、本発明が半導体
寄生容量を測定するのに役立つことを意味すム また 電荷量は電流の時間における積分値であり、容量
に蓄えられる電荷量は急には減少しなｕＸ。
本発明（友 従来の直接法と異なり電荷量から未知容量
を求めるのでリーク電流が生じてＬ 期間Ｔ１１と期間
ＴＩ２の和である１周期の時間を短くするなどして、容
量に蓄えられる電荷量がほとんど減少しない状態で測定
でき、従来より正確に未知容量を求められも （実施例２） 第３図４１ 本発明の実施例２における半導体寄生容
量測定装置であり、第１図の電圧発生装置Ｘｌと出力装
置Ｙｌを以下のように構成したものであａ 以下本発明
の実施例２について、図面を参照しながら説明すも 第３図において、Ｎ型ＭＯ３ｈランジスタＴｒ、１２と
Ｎ型ＭＯＳトランジスタＴｒ、１３はゲートがそれぞれ
端子１６と１７と接続し 電流通路の一端がそれぞれ端
子１５と１８と接続し 電流通路の他端が共に接点ＡＩ
で接続された構成になっており、その構成が電圧発生装
置Ｘ１になっていも また Ｐ型ＭＯＳトランジスタＴ
ｒ、１４ｆよ電流通路の一端が端子１９と接続し 電流
通路の他端が一端が接地された抵抗Ｒ１１の他端と出力
端子２０で接続し ゲートが接点Ａ１で接続された構成
になっており、その構成が出力装置Ｙ１になっていも
ざら！、：、Ｎ型ＭＯＳトランジスタＴｒ、１１、既知
容量Ｃ１ｌ、未知容量ＣＩＸ、ＣＩＹについては第１図
と同じ構成になっていも次に 測定方法を説明すも 第４図ζよ 第３図に示した端子１１〜１９に印加する
１周期の電圧のタイミング図を示す。第４図において、
ＨはＨレベ／ｌ、、 ＬはＬレベルを表しそれぞれＮ
型ＭＯＳトランジスタＴｒ、１１〜Ｔｒ、１３のＯＮ、
ＯＦＦ状態に対応すム また 期間Ｔｌｌから期間Ｔ１
２に移る時点を−で端子１１と１３に印加する電圧力丈
それぞれＬレベルがらＨレベノｋ ｖ＠からＶｂに変
化すも 次く 冬期間Ｔ１３、Ｔ１４、Ｔｌｌ、ＴＩ２における
第３図の回路の動作について説明すもなｋＮ型ＭＯＳト
ランジスタＴｒ、１１〜Ｔｒ。
を求めるのでリーク電流が生じてＬ 期間Ｔ１１と期間
ＴＩ２の和である１周期の時間を短くするなどして、容
量に蓄えられる電荷量がほとんど減少しない状態で測定
でき、従来より正確に未知容量を求められも （実施例２） 第３図４１ 本発明の実施例２における半導体寄生容
量測定装置であり、第１図の電圧発生装置Ｘｌと出力装
置Ｙｌを以下のように構成したものであａ 以下本発明
の実施例２について、図面を参照しながら説明すも 第３図において、Ｎ型ＭＯ３ｈランジスタＴｒ、１２と
Ｎ型ＭＯＳトランジスタＴｒ、１３はゲートがそれぞれ
端子１６と１７と接続し 電流通路の一端がそれぞれ端
子１５と１８と接続し 電流通路の他端が共に接点ＡＩ
で接続された構成になっており、その構成が電圧発生装
置Ｘ１になっていも また Ｐ型ＭＯＳトランジスタＴ
ｒ、１４ｆよ電流通路の一端が端子１９と接続し 電流
通路の他端が一端が接地された抵抗Ｒ１１の他端と出力
端子２０で接続し ゲートが接点Ａ１で接続された構成
になっており、その構成が出力装置Ｙ１になっていも
ざら！、：、Ｎ型ＭＯＳトランジスタＴｒ、１１、既知
容量Ｃ１ｌ、未知容量ＣＩＸ、ＣＩＹについては第１図
と同じ構成になっていも次に 測定方法を説明すも 第４図ζよ 第３図に示した端子１１〜１９に印加する
１周期の電圧のタイミング図を示す。第４図において、
ＨはＨレベ／ｌ、、 ＬはＬレベルを表しそれぞれＮ
型ＭＯＳトランジスタＴｒ、１１〜Ｔｒ、１３のＯＮ、
ＯＦＦ状態に対応すム また 期間Ｔｌｌから期間Ｔ１
２に移る時点を−で端子１１と１３に印加する電圧力丈
それぞれＬレベルがらＨレベノｋ ｖ＠からＶｂに変
化すも 次く 冬期間Ｔ１３、Ｔ１４、Ｔｌｌ、ＴＩ２における
第３図の回路の動作について説明すもなｋＮ型ＭＯＳト
ランジスタＴｒ、１１〜Ｔｒ。
１３ζ１ ＯＮ状態のときゲート電圧をドレイン電圧
よりも最低Ｎ型ＭＯＳトランジスタＴｒ、１１〜Ｔｒ、
１３のスレッシュホールド電圧だけ高く、Ｐ型ＭＯＳト
ランジスタＴｒ、１４ｆ；ｔ、、 常にＯＮ状態にな
るように設定すａ また 端子１２．１４，１５．１８
．１９Ｅ、（−れぞれ電圧Ｖｌｌ、Ｖ１２．Ｖ賛ｙ 、
ｒ拳、Ｖ１３を印加すム 期間Ｔ１３で（上 Ｎ型ＭＯｓトランジスタＴｒ、１１
、Ｔｒ、１２は共にゲート電圧がＨレベルでＯＮ状３１
Ｎ型ＭＯｓトランジスタＴｒ、１３はゲート電圧がＬレ
ベルでＯＦＦ状態より、接点Ａ１、Ｂ１の電圧は共にｖ
ｗになも 期間Ｔ１４で６表 Ｎ型ＭＯｓトランジスタＴｒ、１３
はゲート電圧がＨレベルでＯＮ状級 Ｎ型ＭＯＳトラン
ジスタＴｒ、１１．Ｔｒ、１２は共にゲート電圧がＬレ
ベルでＯＦＦ状態より、接点Ａ１の電圧はＶｅｒ・、接
点Ｂ１の電圧はｖｌｌにな翫期間Ｔｌｌで（よ Ｎ型Ｍ
ＯＳトランジスタＴｒ、１１〜１３はすべてゲート電圧
がＬレベルでＯＦＦ状態より、接点Ａ】の電圧はＶ ｌ
ｒ ＠、接点Ｂ１の電圧はｖｗに保たれていも 期間ＴＩ２では Ｎ型ＭＯＳトランジスタＴｒ、１１は
ゲート電圧がＨレベルでＯＮ状！！Ｌ Ｎ型Ｍ○Ｓトラ
ンジスタＴｒ、１２、Ｔｒ、１３は共にゲト電圧がＬレ
ベルでＯＦＦ状態より、接点Ａ１、接点Ｂ１は同電圧に
なａ ここで、期間Ｔｌｌ、Ｔ１２では いずれもＮ型ＭＯＳ
トランジスタＴｒ、１２、Ｔｒ、１３が共にＯＦＦ状態
であり、まｔ、 Ｐ型ＭＯＳトランジスタＴｒ、１４
のゲートに電流が流れないことはｔ−の直航 直後ｌ
第１図に示す電圧発生装置Ｘ１、出力装置Ｙ１には電荷
の移動がないことと等価であム 寄生容量を求める方法は実施例１と同じで、 ｔ−の直
航 直後で既知容量Ｃ１ｌ、未知容量ＣＩＸ、ＣＩＹに
蓄えられる総電荷量（よ それぞれ式（１−１）、式（
１−２）になム また １．の直航直後で既知容量Ｃ１
ｌ、未知容量ＣＩＸ、ＣＩＹに蓄えられる総電荷量が保
存されるので式（１３）が成立する。さら（ミ 端子１
５に印加する電圧ｖｗ、あるいは端子１８に印加する電
圧■。、。を連続的に変化させて△Ｖ、＝ＯになるＶ。
よりも最低Ｎ型ＭＯＳトランジスタＴｒ、１１〜Ｔｒ、
１３のスレッシュホールド電圧だけ高く、Ｐ型ＭＯＳト
ランジスタＴｒ、１４ｆ；ｔ、、 常にＯＮ状態にな
るように設定すａ また 端子１２．１４，１５．１８
．１９Ｅ、（−れぞれ電圧Ｖｌｌ、Ｖ１２．Ｖ賛ｙ 、
ｒ拳、Ｖ１３を印加すム 期間Ｔ１３で（上 Ｎ型ＭＯｓトランジスタＴｒ、１１
、Ｔｒ、１２は共にゲート電圧がＨレベルでＯＮ状３１
Ｎ型ＭＯｓトランジスタＴｒ、１３はゲート電圧がＬレ
ベルでＯＦＦ状態より、接点Ａ１、Ｂ１の電圧は共にｖ
ｗになも 期間Ｔ１４で６表 Ｎ型ＭＯｓトランジスタＴｒ、１３
はゲート電圧がＨレベルでＯＮ状級 Ｎ型ＭＯＳトラン
ジスタＴｒ、１１．Ｔｒ、１２は共にゲート電圧がＬレ
ベルでＯＦＦ状態より、接点Ａ１の電圧はＶｅｒ・、接
点Ｂ１の電圧はｖｌｌにな翫期間Ｔｌｌで（よ Ｎ型Ｍ
ＯＳトランジスタＴｒ、１１〜１３はすべてゲート電圧
がＬレベルでＯＦＦ状態より、接点Ａ】の電圧はＶ ｌ
ｒ ＠、接点Ｂ１の電圧はｖｗに保たれていも 期間ＴＩ２では Ｎ型ＭＯＳトランジスタＴｒ、１１は
ゲート電圧がＨレベルでＯＮ状！！Ｌ Ｎ型Ｍ○Ｓトラ
ンジスタＴｒ、１２、Ｔｒ、１３は共にゲト電圧がＬレ
ベルでＯＦＦ状態より、接点Ａ１、接点Ｂ１は同電圧に
なａ ここで、期間Ｔｌｌ、Ｔ１２では いずれもＮ型ＭＯＳ
トランジスタＴｒ、１２、Ｔｒ、１３が共にＯＦＦ状態
であり、まｔ、 Ｐ型ＭＯＳトランジスタＴｒ、１４
のゲートに電流が流れないことはｔ−の直航 直後ｌ
第１図に示す電圧発生装置Ｘ１、出力装置Ｙ１には電荷
の移動がないことと等価であム 寄生容量を求める方法は実施例１と同じで、 ｔ−の直
航 直後で既知容量Ｃ１ｌ、未知容量ＣＩＸ、ＣＩＹに
蓄えられる総電荷量（よ それぞれ式（１−１）、式（
１−２）になム また １．の直航直後で既知容量Ｃ１
ｌ、未知容量ＣＩＸ、ＣＩＹに蓄えられる総電荷量が保
存されるので式（１３）が成立する。さら（ミ 端子１
５に印加する電圧ｖｗ、あるいは端子１８に印加する電
圧■。、。を連続的に変化させて△Ｖ、＝ＯになるＶ。
−”Ｊｗｍ、あるいはＶ Ｄ Ｆ ＠ ＝ Ｖ Ｄ ｒ
＊ １を求めることによって、それぞれ式（１−５）
、式（１−６）より未知容量ＣＩＸが求まム なａｔ−の直航 直後で接点Ａ１における電位差△Ｖ・
−〇のとき、出力端子２０においても電位差は０である
ことにより、接点Ａ１における電圧と出力端子２０にお
ける電圧との関係（構成曲線）を求める必要がな（〜 （実施例３） 以下本発明の実施例３について、図面を参照しなから説
明すも 第５図ζ山 本発明の実施例３における半導体寄生容量
測定装置であａ 第５図において、Ｘ２は電圧発生装置
Ｙｌは出力装ｗＬ Ｃ５１は既知容ｔ、Ｃ５Ｘ、Ｃ５
Ｙは未知容量であも ますＡ５は接ｉ５１〜５３は端子
であａ 既知容量Ｃ５１、未知容量Ｃ５Ｘ、Ｃ５Ｙｌ上 それぞ
れ一端が端子５１，５２．５３と接続じ 他端がいずれ
も接点Ａ５に接続された構成になっていも 欠番ζ 本発明の測定方法を説明する。
＊ １を求めることによって、それぞれ式（１−５）
、式（１−６）より未知容量ＣＩＸが求まム なａｔ−の直航 直後で接点Ａ１における電位差△Ｖ・
−〇のとき、出力端子２０においても電位差は０である
ことにより、接点Ａ１における電圧と出力端子２０にお
ける電圧との関係（構成曲線）を求める必要がな（〜 （実施例３） 以下本発明の実施例３について、図面を参照しなから説
明すも 第５図ζ山 本発明の実施例３における半導体寄生容量
測定装置であａ 第５図において、Ｘ２は電圧発生装置
Ｙｌは出力装ｗＬ Ｃ５１は既知容ｔ、Ｃ５Ｘ、Ｃ５
Ｙは未知容量であも ますＡ５は接ｉ５１〜５３は端子
であａ 既知容量Ｃ５１、未知容量Ｃ５Ｘ、Ｃ５Ｙｌ上 それぞ
れ一端が端子５１，５２．５３と接続じ 他端がいずれ
も接点Ａ５に接続された構成になっていも 欠番ζ 本発明の測定方法を説明する。
第６図は 第５図に示した端子５１〜５３に印加する１
周期の電圧のタイミング図を示す。第６図において、期
間Ｔ５１から期間Ｔ５２に移る時点ｊｂで端子５１と５
２に印加する電圧内炎 それぞれＶａ１からＶａ２、ｖ
ｏからＶ−に変化する。また 端子５３に定電圧Ｖ３３
を印加すａ さらに接点Ａ ５ ！Ｌ 期間Ｔ５１で
はＶ、「・に保たれ 期間Ｔ５２では端子５１と５２の
電圧の変化によって電圧がＶ「に変化する様子を示す。
周期の電圧のタイミング図を示す。第６図において、期
間Ｔ５１から期間Ｔ５２に移る時点ｊｂで端子５１と５
２に印加する電圧内炎 それぞれＶａ１からＶａ２、ｖ
ｏからＶ−に変化する。また 端子５３に定電圧Ｖ３３
を印加すａ さらに接点Ａ ５ ！Ｌ 期間Ｔ５１で
はＶ、「・に保たれ 期間Ｔ５２では端子５１と５２の
電圧の変化によって電圧がＶ「に変化する様子を示す。
次＃ζ 本発明の寄生容量を求める方法を説明すも
第６図に示すようＪＱ ｔ−の直前では端子５１〜５
３、接点Ａ５における電圧は それぞれＶａ１、Ｖ、、
３３ 、Ｖ、、・であム このと叔 既知容量Ｃ５１
、未知容量Ｃ５Ｘ、Ｃ５Ｙに蓄えられる総電荷量Ｑ、は Ｑ、−Ｃ５１（Ｖ、、、−Ｖａ１）＋Ｃ３Ｘ（Ｖ、、、
−Ｖ。）＋Ｃ３Ｙ（Ｖｐ ｒ、−Ｖａ３であ４ｔｂの直
後では端子５１〜５３、接点Ａ５における電圧（よ そ
れぞれＶ ３２．Ｖａ、Ｖ ３３．Ｖｒであム この七
き、既知容量Ｃ５１、未知容量Ｃ５Ｘ、Ｃ５Ｙに蓄えら
れる総電荷量Ｑｉｉ；ＬＱ＜−Ｃ５１（Ｖ−−Ｖａ２）
＋Ｃ３Ｘ（Ｖ−−Ｖ−）＋Ｃ３Ｙ（Ｖ−−Ｖａ３）
（５であム ここで、 ｔｂの直航 直後で電圧
発生装置Ｘ２と出力装置Ｙ１の間で電荷の移動をなくす
ため既知容量Ｃ５１、未知容量Ｃ５Ｘ、Ｃ５Ｙに蓄えら
れる総電荷量が保存されることになり、Ｑ−−Ｑｉ
（５−３） が成立すム 式（５−１）〜式（５−３）より、ｔｂの
直航 直後における接点Ａ５の電位差△ｖｒは ΔＶ、＝Ｖ、−Ｖ、、。
３、接点Ａ５における電圧は それぞれＶａ１、Ｖ、、
３３ 、Ｖ、、・であム このと叔 既知容量Ｃ５１
、未知容量Ｃ５Ｘ、Ｃ５Ｙに蓄えられる総電荷量Ｑ、は Ｑ、−Ｃ５１（Ｖ、、、−Ｖａ１）＋Ｃ３Ｘ（Ｖ、、、
−Ｖ。）＋Ｃ３Ｙ（Ｖｐ ｒ、−Ｖａ３であ４ｔｂの直
後では端子５１〜５３、接点Ａ５における電圧（よ そ
れぞれＶ ３２．Ｖａ、Ｖ ３３．Ｖｒであム この七
き、既知容量Ｃ５１、未知容量Ｃ５Ｘ、Ｃ５Ｙに蓄えら
れる総電荷量Ｑｉｉ；ＬＱ＜−Ｃ５１（Ｖ−−Ｖａ２）
＋Ｃ３Ｘ（Ｖ−−Ｖ−）＋Ｃ３Ｙ（Ｖ−−Ｖａ３）
（５であム ここで、 ｔｂの直航 直後で電圧
発生装置Ｘ２と出力装置Ｙ１の間で電荷の移動をなくす
ため既知容量Ｃ５１、未知容量Ｃ５Ｘ、Ｃ５Ｙに蓄えら
れる総電荷量が保存されることになり、Ｑ−−Ｑｉ
（５−３） が成立すム 式（５−１）〜式（５−３）より、ｔｂの
直航 直後における接点Ａ５の電位差△ｖｒは ΔＶ、＝Ｖ、−Ｖ、、。
＝［−Ｃ５１（Ｖａ１−Ｖａ２）＋Ｃ３Ｘ（Ｖｔ−ｖｏ
）］／（Ｃ５１＋Ｃ５Ｘ＋Ｃ３Ｙ） （５−４） になも ここで、△Ｖ、−〇にするよう番ζ 以下２
つの場合を考えも 第１の方法として、Ｖ３１を連続的に変化させて△Ｖ１
＝０にする場合、このときのＶ３１の電圧をＶＳ１０と
すると式（５−４）より、Ｃ３Ｘ−Ｃ５１（ＶＳ１０−
ＶＳ２）／（Ｖｎ−Ｖｏ） （５−５）になム 第２の方法として、ＶＳ２を連続的に変化させて△Ｖ、
二〇にする場合、このときのＶＳ２の電圧をＶＳ２０と
すると式（５−４）より、Ｃ３Ｘ＝Ｃ５１（Ｖ３１−Ｖ
Ｓ２０）バＶＰ−Ｖ。＞ （５−６）になる。
）］／（Ｃ５１＋Ｃ５Ｘ＋Ｃ３Ｙ） （５−４） になも ここで、△Ｖ、−〇にするよう番ζ 以下２
つの場合を考えも 第１の方法として、Ｖ３１を連続的に変化させて△Ｖ１
＝０にする場合、このときのＶ３１の電圧をＶＳ１０と
すると式（５−４）より、Ｃ３Ｘ−Ｃ５１（ＶＳ１０−
ＶＳ２）／（Ｖｎ−Ｖｏ） （５−５）になム 第２の方法として、ＶＳ２を連続的に変化させて△Ｖ、
二〇にする場合、このときのＶＳ２の電圧をＶＳ２０と
すると式（５−４）より、Ｃ３Ｘ＝Ｃ５１（Ｖ３１−Ｖ
Ｓ２０）バＶＰ−Ｖ。＞ （５−６）になる。
このようく △Ｖ、＝Ｏになるように端子５１から印加
するｔｂの直航 直後の電位差を連続的に変化させて、
ＶＳ１０あるいはＶＳ２０を求めれば未知容量Ｃ５Ｘが
求まム な耘 本発明は上記実施例に限定されるものではなく、
実施例１、２で用いたＮ型ＭＯＳトランジスタをＰ型Ｍ
ＯＳトランジスタに置き換えても良い様に本発明の趣旨
に基づいて種々の変形が可能であり、これらを本発明の
範囲から排除するものではなｕＸ。
するｔｂの直航 直後の電位差を連続的に変化させて、
ＶＳ１０あるいはＶＳ２０を求めれば未知容量Ｃ５Ｘが
求まム な耘 本発明は上記実施例に限定されるものではなく、
実施例１、２で用いたＮ型ＭＯＳトランジスタをＰ型Ｍ
ＯＳトランジスタに置き換えても良い様に本発明の趣旨
に基づいて種々の変形が可能であり、これらを本発明の
範囲から排除するものではなｕＸ。
発明の詳細
な説明したように 本発明によれば半導体集積回路には
多くの寄生容量が存在する力（その中で測定すべき寄生
容量の一端及び既知容量の一端に電圧変化を与え この
変化の直航 直後で容量に蓄えられる総電荷量を保存す
ることにより、測定すべきでない寄生容量の一方の端子
を固定しまた測定中他方の端子を固定するた敢 測定中
に測定すべきでない寄生容量の両端の電位を固定するこ
とになり、従来のように被測定容量を大きくするには限
界があることによる他の寄生容量の影響を完全に無視で
き、正確に容量を測定できもざらへ 本発明では従来の
直接法と異なり電荷量から容量を求めているので、 リ
ーク電流が生じても容量に蓄えられる電荷量がほとんど
減少しない状態で測定することにより正確に容量を求め
られその実用的効果は犬き１．％
多くの寄生容量が存在する力（その中で測定すべき寄生
容量の一端及び既知容量の一端に電圧変化を与え この
変化の直航 直後で容量に蓄えられる総電荷量を保存す
ることにより、測定すべきでない寄生容量の一方の端子
を固定しまた測定中他方の端子を固定するた敢 測定中
に測定すべきでない寄生容量の両端の電位を固定するこ
とになり、従来のように被測定容量を大きくするには限
界があることによる他の寄生容量の影響を完全に無視で
き、正確に容量を測定できもざらへ 本発明では従来の
直接法と異なり電荷量から容量を求めているので、 リ
ーク電流が生じても容量に蓄えられる電荷量がほとんど
減少しない状態で測定することにより正確に容量を求め
られその実用的効果は犬き１．％
第１図は本発明の第１の実施例における半導体寄生容量
測定回路を説明する匁 第２図は第１図に示した回路に
使用される入力電圧のタイミング医 第３図は本発明の
第２の実施例における半導体寄生容量測定回路を説明す
る医 第４図は第３図に示した回路に使用される入力電
圧のタイミング医 第５図は本発明の第３の実施例にお
ける半導体寄生容量測定回路を説明する医 第６図は第
５図に示した回路に使用される入力電圧のタイミング医
第７図は従来の直接法を説明する図であム Ｘｌ、Ｘ２・・・電圧発生装置 Ｙｌ・・・出力装置
Ｔｒ、１１〜Ｔ ｒ、１３−Ｎ型トランジス久 Ｃ１ｌ
、Ｃ５１−・・既知窓ｔ ＣＩＸ、ＣＩＹ、Ｃ５Ｘ、
Ｃ５Ｙ・・・未知容１ 代理人の氏名 弁理士 小鍜治 明 ほか２名簿 ２ｙ
！Ｊ １１〜ｔ４ 倉橢＾子 ／３ 第 図 第 図 １１〜１０ 境７ 時 間 第 図 第 図 Ｂ＋ 聞
測定回路を説明する匁 第２図は第１図に示した回路に
使用される入力電圧のタイミング医 第３図は本発明の
第２の実施例における半導体寄生容量測定回路を説明す
る医 第４図は第３図に示した回路に使用される入力電
圧のタイミング医 第５図は本発明の第３の実施例にお
ける半導体寄生容量測定回路を説明する医 第６図は第
５図に示した回路に使用される入力電圧のタイミング医
第７図は従来の直接法を説明する図であム Ｘｌ、Ｘ２・・・電圧発生装置 Ｙｌ・・・出力装置
Ｔｒ、１１〜Ｔ ｒ、１３−Ｎ型トランジス久 Ｃ１ｌ
、Ｃ５１−・・既知窓ｔ ＣＩＸ、ＣＩＹ、Ｃ５Ｘ、
Ｃ５Ｙ・・・未知容１ 代理人の氏名 弁理士 小鍜治 明 ほか２名簿 ２ｙ
！Ｊ １１〜ｔ４ 倉橢＾子 ／３ 第 図 第 図 １１〜１０ 境７ 時 間 第 図 第 図 Ｂ＋ 聞
Claims (5)
- （１）所定の時間に接点Ａと接点Ｂに電圧を供給する電
圧発生装置Ｘと、 一端に電圧Ｖ１が印加される既知容量Ｃ１と、電流通路
の一端が前記既知容量Ｃ１の他端と前記接点Ｂで接続し
電流通路の他端が前記接点Ａに接続されたＭＯＳトラン
ジスタＴｒ．１と、一端に所定の時間に端子ＤでＶ＿ａ
からＶ＿ｂに変化する電圧が印加され他端が前記接点Ａ
に接続された未知容量ＣＸと、 一端が定電圧に保たれ他端が前記接点Ａに接続された未
知容量ＣＹと、 前記接点Ａに接続された出力装置とを備えたことを特徴
とする半導体寄生容量測定装置 - （２）請求項１において、電圧発生装置Ｘは、電流通路
の一端に連続的に変化する電圧Ｖ＿ｗが印加されるＭＯ
ＳトランジスタＴｒ．２と、電流通路の一端が前記ＭＯ
ＳトランジスタＴｒ．２の電流通路の他端と前記接点Ａ
で接続し、電流通路の他端が電圧Ｖ＿ｐ＿ｒ＿ｅに接続
されたＭＯＳトランジスタＴｒ．３を具備し、 出力装置Ｙは、ゲートが前記接点Ａに接続し電流通路の
一端に電圧Ｖ３が印加されるＭＯＳトランジスタＴｒ．
４と、一端が前記ＭＯＳトランジスタＴｒ．４の電流通
路の他端と接続し他端が接地された抵抗を具備すること
を特徴とする半導体寄生容量測定装置。 - （３）請求項１記載の半導体寄生容量測定装置において
、上記ＭＯＳトランジスタＴｒ．１がＯＦＦ状態時に、
上記接点Ｂには電圧Ｖ４が保たれ上記接点Ａには電圧Ｖ
５が保たれ、 電圧発生装置Ｘと出力装置Ｙには共に電荷の移動がない
状態で、上記ＭＯＳトランジスタＴｒ．１がＯＦＦ状態
からＯＮ状態になると同時に上記端子Ｄの電圧を上記Ｖ
＿ａからＶ＿ｂに変え、更に前記接点Ｂに前記電圧Ｖ４
と異なるある特定の電圧を印加することにより、前記Ｍ
ＯＳトランジスタＴｒ．１がＯＦＦ状態時とＯＮ状態時
の間で接点Ａの電位差をなくし、そのときの前記ＭＯＳ
トランジスタＴｒ．１がＯＦＦ状態時とＯＮ状態時との
間で上記容量Ｃ１、ＣＸ、ＣＹに蓄えられる電荷量の総
和が保存されていることにより前記未知容量ＣＸを求め
ることを特徴とする半導体寄生容量測定方法。 - （４）請求項３において、上記ＭＯＳトランジスタＴｒ
．１がＯＦＦ状態からＯＮ状態になる前後で前記接点Ｂ
には印加する電圧を変化させ、上記接点Ａには印加する
電圧を維持させる代わりに上記接点Ａには印加する電圧
を変化させ、前記接点Ｂには印加する電圧を維持させる
ことを特徴とする半導体寄生容量測定方法。 - （５）所定の時間に接点Ａ５に電圧を供給する電圧発生
装置Ｘと、一端が接点Ａ５で接続され他端に所定の時間
に端子ＧでＶ＿ｏからＶ＿ｄに変化する電圧が印加され
る未知容量ＣＺと、一端が前記接点Ａ５で接続され他端
に前記端子Ｇで電圧がＶ＿ｏからＶ＿ｄに変化する前後
の電位差が連続的に変化するように電圧が端子Ｆから印
加される既知容量Ｃ２と、一端が前記接点Ａ５で接続さ
れ他端が一定の電圧に保たれている未知容量ＣＵと、前
記接点Ａ５に接続された出力装置とを備えたことを特徴
とする半導体寄生容量測定装置。（６）請求項５記載の
半導体寄生容量測定装置において、上記端子Ｇ及び端子
Ｆの電圧を変化させることによりその前後で接点Ａ５の
電位差をなくし、そのときの上記端子Ｇ及び端子Ｆの電
圧の変化の前後で上記容量Ｃ２、ＣＺ、ＣＵに蓄えられ
る電荷量の総和が保存されていることにより、前記未知
容量ＣＺを求めることを特徴とする半導体寄生容量測定
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25804290A JPH04134272A (ja) | 1990-09-26 | 1990-09-26 | 半導体寄生容量測定装置及びその測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25804290A JPH04134272A (ja) | 1990-09-26 | 1990-09-26 | 半導体寄生容量測定装置及びその測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04134272A true JPH04134272A (ja) | 1992-05-08 |
Family
ID=17314734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25804290A Pending JPH04134272A (ja) | 1990-09-26 | 1990-09-26 | 半導体寄生容量測定装置及びその測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04134272A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104880609A (zh) * | 2015-06-12 | 2015-09-02 | 上海华岭集成电路技术股份有限公司 | 利用ate测量线路上寄生电容的方法 |
-
1990
- 1990-09-26 JP JP25804290A patent/JPH04134272A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104880609A (zh) * | 2015-06-12 | 2015-09-02 | 上海华岭集成电路技术股份有限公司 | 利用ate测量线路上寄生电容的方法 |
| CN104880609B (zh) * | 2015-06-12 | 2018-04-27 | 上海华岭集成电路技术股份有限公司 | 利用ate测量线路上寄生电容的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0633652B1 (en) | A DC voltage supply circuit | |
| US6957910B1 (en) | Synchronized delta-VBE measurement system | |
| US6097239A (en) | Decoupled switched current temperature circuit with compounded ΔV be | |
| AU656630B2 (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| US4604584A (en) | Switched capacitor precision difference amplifier | |
| US7330024B2 (en) | Power supply device, test apparatus, and power supply voltage stabilizing device | |
| US11415611B2 (en) | Capacitance measuring system and method | |
| JP2829063B2 (ja) | 加入者線路測定方法及びその測定装置 | |
| CN111555590A (zh) | 一种降压型dc/dc谷值电流采样电路 | |
| JPS6230529B2 (ja) | ||
| TWI240078B (en) | Circuit for measuring capacitance and measuring method using the same | |
| JPH04134272A (ja) | 半導体寄生容量測定装置及びその測定方法 | |
| CN212483674U (zh) | 一种dc/dc电流采样电路 | |
| KR910004656B1 (ko) | 아날로그 신호적분 및 디지탈 신호변환회로 | |
| JPH10504394A (ja) | Ｍｏｓｆｅｔを持つ容量の測定回路 | |
| US20150206598A1 (en) | Sample-and-hold circuit, capacitive sensing device, and method of operating a sample-and-hold circuit | |
| US3831041A (en) | Compensating circuit for semiconductive apparatus | |
| McArthur | Making use of gate charge information in MOSFET and IGBT data sheets | |
| CN111124031B (zh) | 一种限流电路的测试控制电路 | |
| JPS636908A (ja) | 定電流源回路 | |
| JPH0993086A (ja) | スイッチトキャパシタ回路及びこれを用いた信号処理回路 | |
| JPH0836020A (ja) | Ｍｏｓｆｅｔの特性評価方法及び特性評価装置 | |
| CN112567236A (zh) | 传感器装置和用于传感器测量的方法 | |
| Catt | An improved method for ultra fast recovery diode testing | |
| US20240097618A1 (en) | Inductor current reconstruction circuit, controller and switched-mode power supply |