JPH04130717A - Formation method of crystal - Google Patents

Formation method of crystal

Info

Publication number
JPH04130717A
JPH04130717A JP25031390A JP25031390A JPH04130717A JP H04130717 A JPH04130717 A JP H04130717A JP 25031390 A JP25031390 A JP 25031390A JP 25031390 A JP25031390 A JP 25031390A JP H04130717 A JPH04130717 A JP H04130717A
Authority
JP
Japan
Prior art keywords
nucleation
nucleus
crystal
density
dummy pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25031390A
Other languages
Japanese (ja)
Inventor
Hiroyuki Tokunaga
博之 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP25031390A priority Critical patent/JPH04130717A/en
Publication of JPH04130717A publication Critical patent/JPH04130717A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To generate only a single nucleus on a nucleus formation face and to grow a single crystal even when the nucleus formation density of the nucleus formation face is extremely high as compared with a face where no nucleus is formed by a method wherein a material whose nucleus formation density is high and which is different form a material constituting the nucleus formation face is arranged as a dummy pattern. CONSTITUTION:A material 2 whose nucleus formation density is very high is deposited on a substratum material 1 to form a nucleus formation face. A material 3 whose nucleus formation density is lower than that of the nucleus formation face is deposited in about 200 to 600Angstrom to form a face where no nucleus is formed. Then, a material 4 whose nucleus formation density is high is patterned; a dummy pattern 5 is formed to be adjacent to a part where the nucleus formation face is formed. Then, the face where no nucleus is formed is patterned and etched. A small area which is sufficient to generate only one nucleus to be formed as a single crystal is revealed to form the nucleus formation face. A crystal nucleus 9 is generated, by a CVD method, on a substrate obtained in this manner. At this time, the nucleus is generated on the nucleus formation face 6 and on the dummy pattern 5. When a growth operation progresses, the nucleus 10 generated from the nucleus formation face is grown as the single crystal.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体結晶の形成方法及び該方法によって得ら
れる半導体結晶物品に係り、特に堆積面材料の種類によ
る堆積材料の該核形成密度の差を利用して作成した半導
体単結晶乃至粒径が制御された半導体多結晶の形成方法
及びそれにより得られる結晶物品に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a method for forming a semiconductor crystal and a semiconductor crystal article obtained by the method, and in particular to a difference in the nucleation density of the deposited material depending on the type of the deposited surface material. The present invention relates to a method for forming a semiconductor single crystal or a semiconductor polycrystal with controlled grain size using the method, and a crystal article obtained thereby.

本発明は、例えば半導体集積回路、光集積回路、磁気回
路等の電子素子、光素子、磁気素子、圧電素子あるいは
表面音響素子等に使用される半導体単結晶や半導体多結
晶等の半導体結晶の形成に適用される。
The present invention relates to the formation of semiconductor crystals such as semiconductor single crystals and semiconductor polycrystals used in electronic devices such as semiconductor integrated circuits, optical integrated circuits, and magnetic circuits, optical devices, magnetic devices, piezoelectric devices, and surface acoustic devices. applied to.

〔従来の技術〕[Conventional technology]

従来、半導体電子素子や光素子等に用いられる単結晶薄
膜は、単結晶基板上にエピタキシャル成長させることで
形成されていた。例えば、Si単結晶基板(シリコンウ
ニ八)上には、Si、 Ge、 GaAs等を液相、気
相または固相からエピタキシャル成長することが知られ
ており、またGaAs単結晶基板上にはGaAs、’G
aAlAs等の単結晶がエピタキシャル成長することが
知られている。このようにして形成された半導体薄膜を
用いて、半導体素子及び集積回路、半導体レーザやLE
D等の発光素子等が作製される。
Conventionally, single crystal thin films used in semiconductor electronic devices, optical devices, etc. have been formed by epitaxial growth on single crystal substrates. For example, it is known that Si, Ge, GaAs, etc. can be epitaxially grown on a Si single crystal substrate (Silicon Uni-Hachi) from a liquid phase, gas phase, or solid phase, and GaAs, Ge, GaAs, etc. can be grown on a GaAs single crystal substrate. 'G
It is known that single crystals such as aAlAs can be epitaxially grown. Using the semiconductor thin film thus formed, semiconductor devices, integrated circuits, semiconductor lasers and LE
A light emitting element such as D is manufactured.

また、最近、二次元電子ガスを用いた超高速トランジス
タや、量子井戸を利用した超格子素子等の研究開発が盛
んであるが、これらを可能にしたのは、例えば超高真空
を用いたMBE (分子線エピタキシー)やMOCVD
 (有機金属化学気相法)等の高精度エピタキシャル技
術である。
In addition, recently there has been much research and development into ultrahigh-speed transistors using two-dimensional electron gas and superlattice devices using quantum wells. (molecular beam epitaxy) and MOCVD
(organometallic chemical vapor phase method) and other high-precision epitaxial technologies.

このような単結晶基板上のエピタキシャル成長では、基
板の単結晶材料とエピタキシャル成長層との間に、格子
定数と熱膨張係数とを整合をとる必要がある。この整合
が不十分であると格子欠陥がエピタキシャル層に発達す
る。また基板を構成する元素がエピタキシャル層に拡散
することもある。
In such epitaxial growth on a single crystal substrate, it is necessary to match the lattice constant and thermal expansion coefficient between the single crystal material of the substrate and the epitaxial growth layer. If this alignment is insufficient, lattice defects will develop in the epitaxial layer. Additionally, elements constituting the substrate may diffuse into the epitaxial layer.

このように、エピタキシャル成長による従来の単結晶薄
膜の形成方法は、その基板材料に太き(依存することが
分る。Mathews等は、基板材料とエピタキシャル
成長層との組合せを調べている(EPITAXIAL 
GROWTH,Academic Press、 Ne
w York1975 ed、 by J、 W、 M
athews)。
In this way, it can be seen that the conventional method of forming a single crystal thin film by epitaxial growth is highly dependent on the substrate material.Mathews et al.
GROWTH, Academic Press, Ne
w York1975 ed, by J, W, M
athews).

また、基板の大きさは、現在Siウェハで6インチ程度
であり、GaAs、サファイア基板の大型化は更に後れ
ている。加えて、単結晶基板の製造コストが高いために
、チップ当りのコストが高くなる。
Furthermore, the size of the substrate is currently about 6 inches for Si wafers, and the increase in the size of GaAs and sapphire substrates is lagging even further behind. In addition, the high manufacturing cost of single crystal substrates increases the cost per chip.

このように、従来の方法によって、良質な素子が作製可
能な単結晶層を形成するには、基板材料の種類が極めて
狭い範囲に限定されるという問題点を有していた。
As described above, in order to form a single-crystal layer from which a high-quality device can be manufactured by the conventional method, there is a problem in that the types of substrate materials are limited to an extremely narrow range.

一方、半導体素子を基板の法線方向に積層形成し、高集
積化および多機能化を達成する三次元集積回路の研究開
発が近年盛んに行われており、また安価なガラス上に素
子をアレー状に配列する太陽電池や液晶画素のスイッチ
ングトランジスタ等の大面積半導体装置の研究開発も年
々盛んになりつつある。
On the other hand, research and development of three-dimensional integrated circuits, in which semiconductor elements are stacked in the normal direction of a substrate to achieve higher integration and multi-functionality, has been actively conducted in recent years, and there has also been active research and development in three-dimensional integrated circuits, in which semiconductor elements are stacked in the normal direction of a substrate. Research and development of large-area semiconductor devices, such as solar cells arranged in a pattern and switching transistors for liquid crystal pixels, is becoming more active year by year.

これら両者に共通することは、半導体薄膜を非晶質絶縁
物上に形成し、そこにトランジスタ等の電子素子を形成
する技術を必要とすることである。その中でも特に、非
晶質絶縁物上に高品質の単結晶半導体を形成する技術が
望まれている。
What these two methods have in common is that they require a technique for forming a semiconductor thin film on an amorphous insulator and forming electronic elements such as transistors thereon. Among these, a technique for forming a high quality single crystal semiconductor on an amorphous insulator is particularly desired.

−船釣に、SiO□等の非晶質絶縁物基板上に薄膜を堆
積させると、基板材料の長距離秩序の欠如によって、堆
積膜の結晶構造は非晶質または多結晶となる。ここで非
晶質膜とは、最近接原子程度の近距離秩序は保存されて
いるが、それ以上の長距離秩序はない状態のものであり
、多結晶膜とは、特定の結晶方位を持たない単結晶粒が
粒界で隔離されて集合したものである。
- When a thin film is deposited on an amorphous insulating substrate such as SiO□ on a boat, the crystal structure of the deposited film becomes amorphous or polycrystalline due to the lack of long-range order in the substrate material. Here, an amorphous film is one in which short-range order at the level of the nearest neighbor atoms is preserved, but no longer-range order, and a polycrystalline film is one that has a specific crystal orientation. It is a collection of single crystal grains separated by grain boundaries.

例えば、Si0g上にSiをCVD法によって形成する
場合、堆積温度が約600℃以下であれば非晶質シリコ
ンとなり、それ以上の温度であれば粒径が数百〜数千人
の間で分布した多結晶シリコンとなる。ただし、多結晶
シリコンの粒径およびその分布は形成方法によって大き
く変化する。
For example, when forming Si on Si0g by the CVD method, if the deposition temperature is about 600°C or less, it will become amorphous silicon, and if the temperature is higher than that, the grain size will be distributed between several hundred to several thousand. It becomes polycrystalline silicon. However, the grain size and distribution of polycrystalline silicon vary greatly depending on the formation method.

更に、非晶質または多結晶膜をレーザや棒状ヒータ等の
エネルギビームによっ゛て溶融固化させることによって
、ミクロンあるいはミリメートル程度の大粒径の多結晶
薄膜が得られている(Single−Crystal 
5ilicon on non−single−cry
stalinsulators、 Journal o
f crystal Growth vol。
Furthermore, by melting and solidifying an amorphous or polycrystalline film using an energy beam such as a laser or a rod-shaped heater, a polycrystalline thin film with large grain sizes on the order of microns or millimeters can be obtained (Single-Crystal).
5ilicon on non-single-cry
Stalinsulators, Journal o
f crystal growth vol.

63、  No、3. 0ctober、1983 e
dited by G、 W。
63, No, 3. 0ctober, 1983 e
Dited by G, W.

CuLlen)。CuLen).

このようにして形成された各結晶構造の薄膜にトランジ
スタを形成し、その特性から電子易動度を測定すると、
非晶質シリコンでは〜O,1cm”/■sec、数百人
の粒径を有する多結晶シリコンでは1〜10cm”/V
・sec、溶融固化による大粒径の多結晶シリコンでは
単結晶シリコンの場合と同程度の易動度が得られている
When a transistor is formed in the thin film of each crystal structure formed in this way and the electron mobility is measured from its characteristics,
~O, 1 cm"/sec for amorphous silicon, 1-10 cm"/V for polycrystalline silicon with a grain size of several hundred nanometers
・sec, polycrystalline silicon with a large grain size obtained by melting and solidification has a mobility comparable to that of single crystal silicon.

この結果から、結晶粒内の単結晶領域に形成された素子
と、粒界にまたがって形成された素子とは、その電気的
特性に大きな差異のあることが分る。すなわち、従来法
で得られていた非晶質上の堆積膜は非晶質または粒径分
布をもった多結晶構造となり、そこに作製された素子は
、単結晶層に作製された素子に比べて、その性能が大き
く劣るものどなる。そのために、用途としては簡単なス
イッチング素子、太陽電池、光電変換素子等に限られる
This result shows that there is a large difference in electrical characteristics between an element formed in a single crystal region within a crystal grain and an element formed across a grain boundary. In other words, the deposited film on an amorphous layer obtained by the conventional method has an amorphous or polycrystalline structure with a grain size distribution, and the devices fabricated there have a higher level of performance than those fabricated on a single crystal layer. However, if the performance is significantly inferior, then what will happen? Therefore, its applications are limited to simple switching elements, solar cells, photoelectric conversion elements, etc.

また、溶融固化によって大粒径の多結晶薄膜を形成する
方法は、ウェハごとに非晶質または単結晶薄膜をエネル
ギビームで走査するために、大粒径化に多大な時間を要
し、量産性に乏しく、また大面積化に向かないという問
題点を有していた。
In addition, the method of forming polycrystalline thin films with large grain sizes by melting and solidifying requires a large amount of time to increase the grain size because the amorphous or single crystal thin film is scanned with an energy beam on each wafer. It has the problem that it has poor performance and is not suitable for large-area applications.

一方、化合物半導体は、超高速デバイス、光素子などの
、Siでは実現できない新しいデバイスを実現し得る材
料として期待されているが、化合物結晶は、これまでS
i単結晶上あるいは化合物単結晶上にしか成長させるこ
とができず、デバイス作製上の大きな障害となっていた
On the other hand, compound semiconductors are expected to be a material that can realize new devices such as ultra-high-speed devices and optical devices that cannot be realized with Si.
It could only be grown on i single crystals or compound single crystals, which was a major obstacle in device production.

上記従来の問題点を解決するものとして、米原等は特開
昭63−107016において、本発明者は特開昭64
−723.64−740において、核形成密度の小さい
非核形成面に該非核形成面材料より核形成密度が十分に
大きく、かつ単一の核だけが成長する程度に十分微細な
核形成面が設けられた基体を用いて、該核形成面に成長
した単一の核を中心として成長を続けさせることによっ
て結晶を形成する形成方法を提案し、非単結晶基体上に
も単結晶が形成可能なことを示した。
In order to solve the above-mentioned conventional problems, Yonehara et al. published in Japanese Patent Application Laid-Open No. 63-107016,
-723.64-740, a nucleation surface with a low nucleation density is provided with a nucleation surface that has a sufficiently higher nucleation density than the non-nucleation surface material and is sufficiently fine that only a single nucleus grows. We proposed a method of forming crystals by continuing growth centered on a single nucleus grown on the nucleation surface using a nucleation surface, and demonstrated that single crystals can be formed even on non-single crystal substrates. It was shown that

この形成方法は、単一の核を所望の距離まで人工的に離
別させて、選択的に形成させ、必要な大きさの結晶領域
に成長させるまで結晶粒の接触・衝突を回避するもので
あり、結晶成長の方法としては、成長速度が速(、量産
性に優れ、結晶性が良好な化学輸送法(CVD法)が主
に用いられる。
This formation method involves artificially separating single nuclei to a desired distance, forming them selectively, and avoiding contact and collision of crystal grains until a crystal region of the required size is grown. As a crystal growth method, a chemical transport method (CVD method) is mainly used because of its fast growth rate, excellent mass productivity, and good crystallinity.

また、上記選択核形成単結晶成長法を応用して、非単結
晶性の核形成面として金属を用いた成長法に関して、本
発明者等は特開平1−132118において提案してい
る。これは、非核形成面材料によって微細にパターニン
グされた金属電極上に、直接半導体結晶を成長させるも
のである。
Further, the present inventors have proposed a growth method using metal as a non-single crystal nucleation surface by applying the selective nucleation single crystal growth method described above in JP-A-1-132118. This involves growing a semiconductor crystal directly on a metal electrode that is finely patterned with a non-nucleating surface material.

一方、核形成密度の差を利用した成長法で、単結晶基板
を種に用いた選択エピタキシャル成長法が提案されてい
る。これでは、非核形成面マスク材料の形状によって種
となる単結晶部分上への成長膜厚のばらつきが生じる問
題があった。そこで、宮崎等は特開昭63−23631
3において、本来デバイス構成上必要ないダミーパター
ンを、本パターンの近傍につくり、両方のパターンの上
に半導体材料を選択成長させることによって膜厚を均一
化することを提案している。これでは、ダミーパターン
、本パターンともに単結晶基板を結晶成長の種としてい
る。
On the other hand, a selective epitaxial growth method using a single crystal substrate as a seed has been proposed as a growth method that takes advantage of the difference in nucleation density. This poses a problem in that the thickness of the film grown on the single crystal portion serving as the seed varies depending on the shape of the non-nucleation surface mask material. Therefore, Miyazaki et al.
In No. 3, it is proposed that a dummy pattern, which is not originally necessary for the device configuration, be created in the vicinity of the main pattern, and that a semiconductor material be selectively grown on both patterns to make the film thickness uniform. In this case, both the dummy pattern and the main pattern use the single crystal substrate as the seed for crystal growth.

〔発明が解決しようとしている課題j 従来提案してきた選択核形成技術では、1μm四方程度
の核形成面上に単一の核だけを発生させるには、非核形
成面と核形成面の間の核形成密度の差は102〜10”
の範囲が有利であった。第3図、第4図はそれぞれ、S
LとGaAsをCVD法により各種材料上に核発生させ
た際の、核形成密度の時間変化を示したものである。そ
れぞれの場合とも、モリブデン上の核形成密度が高くな
っており、非核形成面として有利な性質を持った酸化シ
リコンや窒化シリコンに比べて、核形成密度の差が10
4程度になっている。このモリブデンのように核形成密
度が極端に高い材料を核形成面に用いて、単一の核を得
ようとすると非常に微細なパターンが必要になり、また
複数の核が発生し多結晶化してしまう確率も高(なると
いう課題が生ずることがあった。
[Problem to be solved by the invention j] In the selective nucleation technology that has been proposed in the past, in order to generate only a single nucleus on a nucleation surface of about 1 μm square, it is necessary to The difference in formation density is 102~10”
range was advantageous. Figures 3 and 4 respectively show S
This figure shows the change in nucleation density over time when L and GaAs are nucleated on various materials by the CVD method. In each case, the nucleation density on molybdenum is high, and the difference in nucleation density is 10% compared to silicon oxide and silicon nitride, which have advantageous properties as a non-nucleation surface.
It is about 4. If you try to obtain a single nucleus using a material with an extremely high nucleation density like molybdenum as a nucleation surface, you will need a very fine pattern, and multiple nuclei will occur, resulting in polycrystalline formation. There was also a problem that there was a high probability that the problem would occur.

また多結晶化を防ぐためには、核形成面どうしの間隔を
狭(する方法も考えられるが、核形成面に金属材料を用
いて同時に電極に用いる場合に、必要のない部分にまで
電極が形成されることになり、回路パターンを設計する
際の障害になってしまうという課題が生ずることもあっ
た。
In addition, to prevent polycrystalization, it is possible to narrow the distance between the nucleation surfaces, but if a metal material is used for the nucleation surface and used as an electrode at the same time, the electrode may form in unnecessary areas. This sometimes creates a problem in that it becomes an obstacle when designing a circuit pattern.

従って、本発明の第1の目的は、核形成面の核形成密度
が非核形成面に比べ極端に高い場合にも、核形成面に単
一の核のみを発生させ単結晶を成長させ得る結晶の形成
方法を提供することにある。
Therefore, the first object of the present invention is to provide a crystal that can grow a single crystal by generating only a single nucleus on the nucleation surface even when the nucleation density on the nucleation surface is extremely high compared to the non-nucleation surface. The object of the present invention is to provide a method for forming the same.

本発明第2の目的は、核形成面どうしの間隔が適切に配
された核形成面に、単一の核のみを発生させ単結晶を成
長させ得る結晶の形成方法を提供することにある。
A second object of the present invention is to provide a method for forming a crystal that can grow a single crystal by generating only a single nucleus on nucleation surfaces with appropriate spacing between the nucleation surfaces.

〔問題を解決するための手段及び作用〕本発明に従って
、核形成密度の小さい非核形成面と、該非核形成面の核
形成密度より大きい核形成密度を持ちかつ微細にバター
ニングされた核形成面とを隣接して配し、該核形成面よ
り核を発生させて結晶成長を行う結晶の形成方法におい
て、前記核形成面の近傍に前記核形成面に接触しないよ
うに、核形成密度が高(かつ前記核形成面を構成する材
料とは異なる材料をダミーパターンとして配することを
特徴とする結晶の形成方法が提供される。
[Means and effects for solving the problem] According to the present invention, a non-nucleation surface with a low nucleation density and a finely patterned nucleation surface having a nucleation density larger than the nucleation density of the non-nucleation surface. in a crystal formation method in which crystal growth is performed by generating nuclei from the nucleation surface by arranging the (And there is provided a method for forming a crystal, characterized in that a dummy pattern is made of a material different from the material constituting the nucleation surface.

本発明は、核形成面の近傍に配された高い材料により、
実質的に核形成面の核形成密度を下げることによって、
単一の核のみを発生させ結晶成長を行うものである。
The present invention is characterized by the high material placed near the nucleation surface.
By substantially lowering the nucleation density of the nucleation surface,
Crystal growth is performed by generating only a single nucleus.

大きな面積を有した材料の表面の核形成密度は、第3図
、第4図のように、成長条件によって決まってくる。し
かし、核形成密度が低い非核形成面に囲まれた微細な領
域においては、周辺に存在する核形成密度の高い核形成
面の形状や相対位置によって、核形成密度が変化する。
The nucleation density on the surface of a material having a large area is determined by the growth conditions, as shown in FIGS. 3 and 4. However, in a fine region surrounded by non-nucleation surfaces with a low nucleation density, the nucleation density changes depending on the shape and relative position of the surrounding nucleation surfaces with a high nucleation density.

これは、選択的に核発生させるような成長条件下では、
基板表面における原料ガスのマイグレーション距離が大
きいため、大きな核形成面に隣接して、かつ分離されて
いる小さな核形成面上では、核形成密度が低下する。つ
まり、大きな核形成面上で分解消費される原料が多くな
るため、小さな核形成面上の原料ガス濃度が低下するか
らである。
Under growth conditions that selectively nucleate,
Since the migration distance of the source gas on the substrate surface is long, the nucleation density decreases on small nucleation surfaces adjacent to and separated from large nucleation surfaces. In other words, since more raw materials are decomposed and consumed on large nucleation surfaces, the raw material gas concentration on small nucleation surfaces decreases.

この性質を利用することにより、核形成密度が高過ぎる
核形成面の周辺に、核形成密度の高い材料でダミーパタ
ーンを設けることで、単一の核のみが発生する程度まで
、核形成面上の核形成密度を低下させることが可能にな
る。
By utilizing this property, by providing a dummy pattern using a material with a high nucleation density around the nucleation surface where the nucleation density is too high, the nucleation surface can be heated to the extent that only a single nucleus is generated. It becomes possible to reduce the nucleation density of.

〔実施態様例J 次に本発明の実施態様を図面により説明する。[Embodiment example J Next, embodiments of the present invention will be described with reference to the drawings.

第1図(A)〜(G)は本発明の方法により選択的核形
成を行ない、単結晶を成長させる概略工程である。
FIGS. 1(A) to 1(G) schematically show the steps of performing selective nucleation and growing a single crystal by the method of the present invention.

(A)下地材料1(たとえばA1□o、、 AIN、 
BHなどのセラミックス、石英や高融点ガラス、高融点
金属)上に核形成密度の非常に高い材料2(たとえばT
a1ls、 Moなどの高融点材料)を堆積し核形成面
とする。また、核形成密度の高い材料からなる支持体を
用いて核形成面としても良い。
(A) Base material 1 (for example, A1□o,, AIN,
Ceramics such as BH, quartz, high melting point glass, high melting point metal) are coated with materials 2 with a very high nucleation density (for example, T
a1ls, a high melting point material such as Mo) is deposited to form a nucleation surface. Alternatively, a support made of a material with a high nucleation density may be used as the nucleation surface.

(B)核形成面より核形成密度の低い材料3(SiOP
、 5isN4など)を200〜600人程度堆積し、
非核形成面を作り、さらに核形成密度の高い材料4 (
Tazor、 A12os、 Moなど)を100〜6
00人程度堆積する。この時、核形成面材料とダミーパ
ターン材料の核形成密度の差は、一般には5〜50倍、
好ましくは5〜40倍、最適には10〜20倍である。
(B) Material 3 (SiOP) with lower nucleation density than the nucleation surface
, 5isN4, etc.) about 200 to 600 people,
Material 4 (
Tazor, A12os, Mo, etc.) from 100 to 6
Approximately 00 people will accumulate. At this time, the difference in nucleation density between the nucleation surface material and the dummy pattern material is generally 5 to 50 times,
Preferably it is 5 to 40 times, optimally 10 to 20 times.

(]核形成密度の高い材料4をバターニングし、核形成
面を作る場所に隣接してダミーパターン5を形成する。
(] The material 4 with a high nucleation density is buttered, and a dummy pattern 5 is formed adjacent to the location where the nucleation surface is to be formed.

このダミーパターンは核形成面より広(,3μm四方以
上が望ましい。この時、核形成面とダミーパターンとの
距離は、核発生させる際のCVDの反応圧力よって条件
が異なるが、CVDの圧力が20torr以下の場合、
距離は一般には1〜20μm好ましくは1〜15μm最
適には2〜8μmである。CVDの圧力が20torr
以上の場合、距離は一般には1〜7LLm好ましくは1
〜5μm最適には1〜3μmである。
This dummy pattern is wider than the nucleation surface (preferably 3 μm or more on each side. At this time, the distance between the nucleation surface and the dummy pattern varies depending on the CVD reaction pressure when generating nuclei, but the CVD pressure If it is less than 20 torr,
The distance is generally between 1 and 20 μm, preferably between 1 and 15 μm, optimally between 2 and 8 μm. CVD pressure is 20 torr
In the above case, the distance is generally 1 to 7 LLm, preferably 1
~5 μm, optimally 1-3 μm.

(D)非核形成面をバターニングしてエツチングして、
単結晶となる核を唯一発生させるに十分な程小さな面積
(l、5μm四方以下が望ましい)を露出させ核形成面
とする。核形成面やダミーパターンを形成するには、上
に述べたように核形成密度の高い薄膜をバターニングし
て残したり、エツチングにより穴を開けて核形成密度の
高い材料を露出させたりする方法以外に、(H)〜(I
)のように、非核形成面上をレジスト7によりマスクし
た上からイオン打込することによって核形成密度の高い
領域8を作っても良い。
(D) Buttering and etching the non-nucleation surface,
A sufficiently small area (preferably 1, 5 μm square or less) to generate a single nucleus to form a single crystal is exposed and used as a nucleation surface. To form a nucleation surface or dummy pattern, as described above, leave a thin film with a high nucleation density by buttering, or open a hole by etching to expose the material with a high nucleation density. In addition, (H) to (I
), a region 8 with a high nucleation density may be created by implanting ions from above the non-nucleation surface masked with a resist 7.

(E)こうして得られた基板上にCVD法によって結晶
核9を発生させる。この時核発生は核形成面6とダミー
パターン5の上で起こる。核形成面6の核形成密度は非
常に高いが、微細にバターニングされているのと、周囲
を核形成密度の高いダミーパターンでかこまれているの
で、結晶核は1つだけ発生する。
(E) Crystal nuclei 9 are generated on the thus obtained substrate by CVD. At this time, nucleation occurs on the nucleation surface 6 and the dummy pattern 5. Although the nucleation density on the nucleation surface 6 is very high, only one crystal nucleus is generated because it is finely patterned and surrounded by a dummy pattern with a high nucleation density.

このCVD法によって形成可能な結晶材料はたとえばS
i、 Geなどの■族、GaAs、 InPなどのm−
v族化合物、ZnS、 CdSeなどのn−v’を族化
合物、またCuGaS2等のI −III−VI族化合
物などである。
Crystalline materials that can be formed by this CVD method include, for example, S
i, Group II such as Ge, m- such as GaAs, InP, etc.
These include V group compounds, n-v' group compounds such as ZnS and CdSe, and I-III-VI group compounds such as CuGaS2.

また、本発明は、CVD法以外では選択性のある結晶成
長法として知られる有機金属分子線蒸着法(MOMBE
法)や液相成長法fLEP法)にも適用可能である。
In addition, the present invention utilizes metal organic molecular beam deposition (MOMBE), which is known as a selective crystal growth method other than CVD.
It is also applicable to liquid phase epitaxy (fLEP method) and liquid phase epitaxy (fLEP method).

また、核形成面とダミーパターンに用いる材料は一義的
に決まるものではなく、ある成長条件において核形成密
度が以下の関係を満すものであれば、パターン形状を最
適化することによって使用可能になる。(核形成面、ダ
ミーパターン、非核形成面の核形成密度をX、Y、Zと
する)X、Y)Z (F)成長を進めていくと核形成面6から発生した核1
0は単結晶のまま成長する。
In addition, the materials used for the nucleation surface and dummy pattern are not uniquely determined, but can be used by optimizing the pattern shape as long as the nucleation density satisfies the following relationship under certain growth conditions. Become. (Let the nucleation densities of the nucleation surface, dummy pattern, and non-nucleation surface be X, Y, and Z)
0 grows as a single crystal.

(G)核形成面から成長した核10は、ついにはダミー
パターン上に成長した多結晶と衝突する。
(G) The nuclei 10 grown from the nucleation surface finally collide with the polycrystals grown on the dummy pattern.

[実施例] 以下に、本発明を実施例により説明する。[Example] The present invention will be explained below using examples.

〈実施例1〉 第2図(A)〜(H)に本発明方法によりGaAs結晶
を形成する概略工程図を示す。
<Example 1> FIGS. 2(A) to 2(H) show schematic process diagrams for forming GaAs crystals by the method of the present invention.

(A)石英基板11の上にスパッター法によってMo膜
12を1500人堆積し、これを核形成面材料とした。
(A) 1,500 Mo films 12 were deposited on a quartz substrate 11 by sputtering, and this was used as a nucleation surface material.

スパッターにはマグネトロンRFスパッター装置を用い
て、ArをO,1torr導入しRFパワー1kw、基
板温度250℃で行なった。
A magnetron RF sputtering device was used for sputtering, Ar was introduced at 1 torr, RF power was 1 kW, and the substrate temperature was 250°C.

(B)次にプラズマCVD法でSiNx膜13を300
人堆積した。堆積条件は基板温度350℃、反応圧力Q
、2t、orr 、原料ガスはSiH<101005e
 、 NH,200sccmであった。
(B) Next, the SiNx film 13 is deposited with a thickness of 300 nm using the plasma CVD method.
People piled up. The deposition conditions were a substrate temperature of 350°C and a reaction pressure of Q.
, 2t, orr, raw material gas is SiH<101005e
, NH, 200 sccm.

さらにその上にA120m膜14を真空蒸着法により4
00人堆積した。蒸着条件は基板温度120℃。
Further, on top of that, an A120m film 14 is applied by vacuum evaporation.
00 people deposited. The deposition conditions were a substrate temperature of 120°C.

蒸着源はAltoz 、Oxガスを4 X 10−’t
orrまで導入して電子線加熱で行なった。
The evaporation source was Altoz, Ox gas at 4 x 10-'t.
The heating was carried out by electron beam heating with the introduction up to a temperature of

(C)フォトリソグラフィー技術を用いてレジストでバ
ターニングし、H−3O4:HzCh :HxO= 1
 : 1 :2のエッチャントを用いてAltosをエ
ツチングし幅3μmのベルト状にした。これをダミーパ
ターン15とする。
(C) Buttering with resist using photolithography technology, H-3O4:HzCh:HxO=1
Altos was etched using a 1:2 etchant to form a belt with a width of 3 μm. This is designated as a dummy pattern 15.

(D)同様にレジストでバターニングした後、ドライエ
ツチング法でCF4:O,= 10:1、圧力10すt
orrの条件でSiNxをエツチングして、1.0μm
四方の穴を開けこれを核形成面とした。ダミーパターン
から核形成面までの距離は3μmにした。図(H)は、
このパターンの平面図を表わしたものである。
(D) After patterning with resist in the same way, dry etching was performed at CF4:O, = 10:1, pressure 10 t.
Etch SiNx under the conditions of orr to 1.0 μm.
Holes were opened on all sides and used as the nucleation surface. The distance from the dummy pattern to the nucleation surface was 3 μm. Figure (H) is
A plan view of this pattern is shown.

(E)H,雰囲気で850℃、10分間熱処理を行い、
次にMOCVD法によってGaAs結晶核17.18を
核形成面16.ダミーパターン15上に発生させる。
(E) Heat treatment at 850°C for 10 minutes in H atmosphere,
Next, GaAs crystal nuclei 17.18 are formed on the nucleation surface 16.1 by the MOCVD method. It is generated on the dummy pattern 15.

原料にはトリメチルガリウム(TMG)とターシャルブ
チルヒ素(TBAs)、希釈ガスにはH2を用いた。
Trimethyl gallium (TMG) and tertiary butyl arsenic (TBAs) were used as raw materials, and H2 was used as a diluent gas.

V / m % )L、比TBAs : TMGは2o
:1で、希釈用H2に対するTMGのモル比は6 X 
10−’、反応圧力20torr。
V/m%)L, specific TBAs: TMG is 2o
:1, and the molar ratio of TMG to diluent H2 is 6X
10-', reaction pressure 20 torr.

基板温度670℃であった。The substrate temperature was 670°C.

(F)成長を進めていくと核形成面16から発生した核
18は単結晶のまま成長し、ダミーパターン上に発生し
た核17は多結晶となった。
(F) As the growth progressed, the nuclei 18 generated from the nucleation surface 16 grew as single crystals, and the nuclei 17 generated on the dummy pattern became polycrystalline.

(G)核形成面から成長した単結晶核18は、ついには
ダミーパターン上に成長した多結晶と衝突した。
(G) The single crystal nucleus 18 that grew from the nucleation surface finally collided with the polycrystal that grew on the dummy pattern.

同一基板内の同形状の核形成面で、周囲にダミーパター
ンを配置しなかったものは単結晶が成長する確率が10
%以下だった。一方ダミーパターンを配置したものでは
、IOX 10個中80%以上で単結晶を示すファセッ
トが現れた。
If a nucleation surface of the same shape in the same substrate has no dummy pattern placed around it, the probability of single crystal growth is 10.
It was less than %. On the other hand, in the case where a dummy pattern was arranged, facets indicating single crystal appeared in 80% or more of the 10 IOXs.

〈実施例2〉 以下に本発明による他の実施例を説明する。<Example 2> Other embodiments according to the present invention will be described below.

第5図(A)〜(H)に本発明によりSL結晶を形成す
る概略工程図を示す。
FIGS. 5(A) to 5(H) show schematic process diagrams for forming SL crystals according to the present invention.

(A)アルミナ基板19上にスパッター法によってMo
膜20を1500人堆積し、これを核形成面材料とした
。スパッターにはマグネトロンRFスパッター装置を用
いて、Arを0.1torr導入しRFパワー1kw、
基板温度250℃で行なった。
(A) Mo was deposited on the alumina substrate 19 by sputtering.
1500 layers of film 20 were deposited and used as the nucleation surface material. For sputtering, a magnetron RF sputtering device was used, Ar was introduced at 0.1 torr, and the RF power was 1 kW.
The test was carried out at a substrate temperature of 250°C.

(B)次に常圧CVD法テ5iox膜21ti−300
人堆積した。成長条件は基板温度400℃、原料ガス1
5%SiH4(N2希釈) 500secm、 Odo
osecmであった。
(B) Next, atmospheric pressure CVD method Te5iox film 21ti-300
People piled up. Growth conditions are substrate temperature 400℃, source gas 1
5% SiH4 (N2 dilution) 500sec, Odo
It was osecm.

(C)次にフォトリソグラフィー技術を用いてレジスト
22でパターニングし幅3μmのベルト状にした。その
上からイオンインプランテーション装置でSiイオン2
3をドーズ量I X 10”cm−”で打ち込んだ。
(C) Next, using a photolithography technique, the resist 22 was patterned into a belt shape with a width of 3 μm. From above, Si ions 2 are added using an ion implantation device.
3 was implanted at a dose of I x 10"cm-".

(D)Siイオンを打込まれた領域24はSiO□に比
べて核形成密度が高(なるので、これをダミーパターン
とした。
(D) The region 24 implanted with Si ions has a higher nucleation density than SiO□, so this was used as a dummy pattern.

(E)同様にレジストでパターニングした後、ドライエ
ツチング法で、CF<:Oz= 10:1.圧力1O−
1torrの条件でSiNxをエツチングして、1.2
μm四方の穴を開けこれを核形成面とした。ダミーパタ
ーンから核形成面までの距離は4μmにした。
(E) After patterning with a resist in the same manner, dry etching was performed to obtain CF<:Oz=10:1. Pressure 1O-
Etching SiNx under 1 torr condition, 1.2
A hole of square μm was made and this was used as the nucleation surface. The distance from the dummy pattern to the nucleation surface was 4 μm.

パターンの平面形状は、前記実施例と同様で図5− (
I)のようであった。
The planar shape of the pattern is the same as in the previous example, and is shown in FIG.
I).

(F)H2雰囲気1050℃で10分間熱処理を行ない
、次にCVD法によってSi結晶核26.27を核形成
面25.ダミーパターン24上に発生させる。供給ガス
は5iHaC1□/HCI/H2= 1.2(1/m1
n)/ 1.6 (1/mir+)/100(1/m1
n)で基板温度990℃、反応圧力150torrでC
VDを行なった。
(F) Heat treatment is performed at 1050° C. for 10 minutes in an H2 atmosphere, and then Si crystal nuclei 26 and 27 are formed on the nucleation surface 25 by the CVD method. The pattern is generated on the dummy pattern 24. The supply gas is 5iHaC1□/HCI/H2=1.2 (1/m1
n)/1.6 (1/mir+)/100(1/m1
n) at a substrate temperature of 990°C and a reaction pressure of 150 torr.
I did a VD.

(G)成長を進めていくと核形成面25から発生した核
26は単結晶のまま成長し、ダミーパターン24上に発
生した核27は多結晶となった。
(G) As the growth progressed, the nucleus 26 generated from the nucleation surface 25 grew as a single crystal, and the nucleus 27 generated on the dummy pattern 24 became polycrystalline.

(H)核形成面から成長した単結晶様26は、ついには
ダミーパターン上に成長した多結晶と衝突した。
(H) The single-crystal-like 26 that grew from the nucleation surface finally collided with the polycrystal that grew on the dummy pattern.

同−基準内で同形状の核形成面で、周囲にダミーパター
ンを配置しなかったものは、単結晶が成長する確率が4
0%程度だった。一方でダミーパターンを配置したもの
では、10X10個中90%以上で単結晶を示すファセ
ットが現われた。
If the nucleation surface has the same shape within the same criteria and no dummy pattern is placed around it, the probability of single crystal growth is 4.
It was around 0%. On the other hand, in the case where dummy patterns were arranged, facets indicating single crystal appeared in more than 90% of 10×10 pieces.

〔発明の効果] 以上説明したように、本発明によれば非核形成面の核形
成密度に対して核形成密度の極めて高い材料を核形成面
に用いた場合でも、選択性よく単結晶成長が可能になり
材料選択の自由度が高くなる。
[Effects of the Invention] As explained above, according to the present invention, single crystal growth can be achieved with good selectivity even when a material with extremely high nucleation density compared to the non-nucleation surface is used for the nucleation surface. This increases the degree of freedom in material selection.

従来の方法では、非核形成面の核形成密度に対して核形
成密度の極めて高い材料上に単結晶を成長させた場合に
は、所望の位置に単結晶を選択的に歩留りよく形成する
ためにはより微細に核形成面をパターニングする必要が
生じ、例えば1μm以下のパターンを焼き付けるために
はアライナ−をはじめとしてプロセス全体の精度を高(
保つためにコストが高くなる。これに対し、本発明によ
れば、より容易に、安価に選択核発生による結晶成長が
可能になる。また同時に核形成面内に多結晶が発生する
確率を低く抑えることが可能になる。
In conventional methods, when a single crystal is grown on a material with an extremely high nucleation density compared to the nucleation density of a non-nucleation surface, in order to selectively form a single crystal at a desired position with a high yield, It becomes necessary to pattern the nucleation surface more finely, for example, in order to print a pattern of 1 μm or less, the precision of the entire process including the aligner must be increased (
It costs more to maintain. In contrast, according to the present invention, crystal growth by selective nucleation can be performed more easily and inexpensively. At the same time, it is possible to suppress the probability of polycrystals occurring within the nucleation plane to a low level.

核形成面に金属材料を用いて同時に電極に用いる場合、
核形成面どうしのパターン間隔を狭(することで、実質
的な核形成密度を低くしな(でも、必要なだけ離れた位
置に自由に単結晶を発生させ電極を取り出すことが可能
になる。
When using a metal material on the nucleation surface and simultaneously using it as an electrode,
By narrowing the pattern spacing between the nucleation surfaces, it becomes possible to freely generate single crystals and take out the electrodes at positions as far apart as necessary without lowering the actual nucleation density.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施態様例の工程図、第2図は本発明
の実施例を示すGaAsの結晶成長の工程図、第3図は
各種材料上のSiの核形成密度、第4図は各種材料上の
GaAsの核形成密度、第5図は本発明の第2の実施例
を示すSiの結晶成長の工程図である。 1・・・下地材料、 2・・・高核形成密度の材料、 3・・・低核形成密度の材料、 4・・・高核形成密度の材料、 5・・・ダミーパターン、  6・・・核形成面、7・
・・レジスト、     8・・・イオン打込面、9・
・・結晶核、     lO・・・結晶核、11・・・
石英基板、    12・・・モリブデン膜、13・・
・SiNx膜、      14・・・A1□0カ膜、
15・・・ダミーパターン、 16・・・核形成面、1
7−GaAs結晶核、    1111−GaAs単結
晶、19・・・アルミナ基板、  20・・・モリブデ
ン膜、21・・・SiO□膜、      22・・・
レジスト、23・・・Siイオン、     24・・
・Si打込領域、25・・・核形成面、    26・
・・Si単結晶、27・・・Si結晶核。
Fig. 1 is a process diagram of an embodiment of the present invention, Fig. 2 is a process diagram of GaAs crystal growth showing an embodiment of the present invention, Fig. 3 is a nucleation density of Si on various materials, and Fig. 4 is a process diagram of an embodiment of the present invention. are GaAs nucleation densities on various materials, and FIG. 5 is a process diagram of Si crystal growth showing a second embodiment of the present invention. 1... Base material, 2... Material with high nucleation density, 3... Material with low nucleation density, 4... Material with high nucleation density, 5... Dummy pattern, 6...・Nucleation surface, 7・
...Resist, 8...Ion implantation surface, 9.
...Crystal nucleus, lO...Crystal nucleus, 11...
Quartz substrate, 12... Molybdenum film, 13...
・SiNx film, 14...A1□0 film,
15...Dummy pattern, 16...Nucleation surface, 1
7-GaAs crystal nucleus, 1111-GaAs single crystal, 19... alumina substrate, 20... molybdenum film, 21... SiO□ film, 22...
Resist, 23...Si ion, 24...
・Si implantation region, 25...nucleation surface, 26.
...Si single crystal, 27...Si crystal nucleus.

Claims (3)

【特許請求の範囲】[Claims] (1)核形成密度の小さい非核形成面と、該非核形成面
の核形成密度より大きい核形成密度を持ちかつ微細にパ
ターニングされた核形成面とを隣接して配し、該核形成
面より核を発生させて結晶成長を行う結晶の形成方法に
おいて、前記核形成面の近傍に前記核形成面に接触しな
いように、核形成密度が高くかつ前記核形成面を構成す
る材料とは異なる材料をダミーパターンとして配するこ
とを特徴とする結晶の形成方法。
(1) A non-nucleation surface with a low nucleation density and a finely patterned nucleation surface having a nucleation density higher than the nucleation density of the non-nucleation surface are arranged adjacent to each other, and In a crystal formation method in which crystal growth is performed by generating nuclei, a material having a high nucleation density and different from the material constituting the nucleation surface is used in the vicinity of the nucleation surface so as not to contact the nucleation surface. A method for forming a crystal, characterized by disposing it as a dummy pattern.
(2)前記核形成面を構成する材料が導電性材料である
ことを特徴とする請求項1記載の結晶の形成方法。
(2) The method for forming a crystal according to claim 1, wherein the material forming the nucleation surface is a conductive material.
(3)前記ダミーパターンを構成する材料が絶縁性材料
であることを特徴とする請求項1記載の結晶の形成方法
(3) The method for forming a crystal according to claim 1, wherein the material forming the dummy pattern is an insulating material.
JP25031390A 1990-09-21 1990-09-21 Formation method of crystal Pending JPH04130717A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25031390A JPH04130717A (en) 1990-09-21 1990-09-21 Formation method of crystal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25031390A JPH04130717A (en) 1990-09-21 1990-09-21 Formation method of crystal

Publications (1)

Publication Number Publication Date
JPH04130717A true JPH04130717A (en) 1992-05-01

Family

ID=17206054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25031390A Pending JPH04130717A (en) 1990-09-21 1990-09-21 Formation method of crystal

Country Status (1)

Country Link
JP (1) JPH04130717A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002021584A1 (en) * 2000-09-06 2002-03-14 Motorola, Inc. Selective growth of semiconductor structure
US10034576B2 (en) 2011-10-31 2018-07-31 Wmf Wuerttembergische Metallwarenfabrik Ag Control, regulation and operating device for a cooking appliance

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002021584A1 (en) * 2000-09-06 2002-03-14 Motorola, Inc. Selective growth of semiconductor structure
US10034576B2 (en) 2011-10-31 2018-07-31 Wmf Wuerttembergische Metallwarenfabrik Ag Control, regulation and operating device for a cooking appliance

Similar Documents

Publication Publication Date Title
US5281283A (en) Group III-V compound crystal article using selective epitaxial growth
EP0244081B1 (en) Method for forming crystal and crystal article obtained by said method
KR101380717B1 (en) Semi-conductor substrate and method and masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy
US5363793A (en) Method for forming crystals
JPH03132016A (en) Method of forming crystal
EP0241204B1 (en) Method for forming crystalline deposited film
US5243200A (en) Semiconductor device having a substrate recess forming semiconductor regions
JP2670453B2 (en) Crystal formation method
US20140191284A1 (en) Group iii nitrides on nanopatterned substrates
JPH04130717A (en) Formation method of crystal
EP0284437A2 (en) III - V Group compound crystal article and process for producing the same
US5364815A (en) Crystal articles and method for forming the same
US5118365A (en) Ii-iv group compound crystal article and process for producing same
CN115440573A (en) Single crystal SiC/Si wafer substrate, heterostructure and preparation method thereof
JP2659745B2 (en) III-Group V compound crystal article and method of forming the same
CA1339827C (en) Crystal articles and method for forming the same
JPH0575163A (en) Manufacture of semiconductor device
JP2651146B2 (en) Crystal manufacturing method
JPH01723A (en) 3-Group V compound crystal article and method for forming the same
EP0289117B1 (en) Method of forming crystals on a substrate
JP2592832B2 (en) Crystal formation method
JP2659746B2 (en) Group II-VI compound crystal article and method of forming the same
JPH03132015A (en) Method of forming crystal
JPH03132017A (en) Method of forming crystal
JPH01132118A (en) Preparation of semiconductor crystal and semiconductor crystal product obtained thereby