JPH04130538A - 多重プロセスにおける高速推論装置 - Google Patents
多重プロセスにおける高速推論装置Info
- Publication number
- JPH04130538A JPH04130538A JP2251559A JP25155990A JPH04130538A JP H04130538 A JPH04130538 A JP H04130538A JP 2251559 A JP2251559 A JP 2251559A JP 25155990 A JP25155990 A JP 25155990A JP H04130538 A JPH04130538 A JP H04130538A
- Authority
- JP
- Japan
- Prior art keywords
- inference
- rule sets
- speed
- control
- rule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 40
- 230000006403 short-term memory Effects 0.000 claims description 9
- 230000003936 working memory Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
Landscapes
- Devices For Executing Special Programs (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
この発明はエキスパートシステムを用いた多重プロセス
における高速推論装置に関する。
における高速推論装置に関する。
Ｂ６発明の概要
この発明は、多重プロセスにおける高速推論装置におい
て、 各プロセスに割り当てられた複数のルールセ・。
て、 各プロセスに割り当てられた複数のルールセ・。
トと、これらルールセットを管理制御するとと生に推論
のためにルールセットと交信する制御プロセスを設けた
ことにより、 逐次推論、並列推論およびパイプライン推論Ｃ場合に高
速推論を行うことができるようにしたものである。
のためにルールセットと交信する制御プロセスを設けた
ことにより、 逐次推論、並列推論およびパイプライン推論Ｃ場合に高
速推論を行うことができるようにしたものである。
Ｃ０従来の技術
近年エキスパートシステムを用いて各種プロ十スを制御
することが行われるようになって来た。
することが行われるようになって来た。
このエキスパートシステムで使用される推論機棒は単一
プロセッサ上で動作することが多く、推論も逐次処理で
実行されるものがほとんどである。
プロセッサ上で動作することが多く、推論も逐次処理で
実行されるものがほとんどである。
Ｄ１発明が解決しようとする課題
エキスパートシステムで使用される複数の大頬則なルー
ルは通常、逐次的に処理して推論が行われる。このよう
に推論が逐次的に行われると、高速推論ができない問題
がある。
ルは通常、逐次的に処理して推論が行われる。このよう
に推論が逐次的に行われると、高速推論ができない問題
がある。
この発明は上記の事情に鑑みてなされたもので、種々の
推論制御方式においても高速推論ができるようにしたエ
キスパートシステムを用いた多重プロセスにおける高速
推論装置を提供することを目的とする。
推論制御方式においても高速推論ができるようにしたエ
キスパートシステムを用いた多重プロセスにおける高速
推論装置を提供することを目的とする。
８０課題を解決するための手段
第１発明は並列処理可能な多重プロセッサを用いて逐次
および並列推論制御を行うエキスパートシステムにおい
て、 前記多重プロセッサに割り当てられた複数のプロセスと
、ＩＦ−ＴＨＥＮルールの組のルール集合を前記プロセ
スに割り当てられた複数のルールセットと、これらルー
ルセットを管理制御するとともに、ルールセットとの間
で交信を行う制御プロセスと、前記各プロセスと共有さ
れ、推論を実行するために設けられた作業記憶部とから
なるものである。
および並列推論制御を行うエキスパートシステムにおい
て、 前記多重プロセッサに割り当てられた複数のプロセスと
、ＩＦ−ＴＨＥＮルールの組のルール集合を前記プロセ
スに割り当てられた複数のルールセットと、これらルー
ルセットを管理制御するとともに、ルールセットとの間
で交信を行う制御プロセスと、前記各プロセスと共有さ
れ、推論を実行するために設けられた作業記憶部とから
なるものである。
また、第２発明はパイプライン推論制御において、ルー
ルセット間に短期記憶部を設け、実行された結果を短期
記憶部に記憶させるようにしたものである。
ルセット間に短期記憶部を設け、実行された結果を短期
記憶部に記憶させるようにしたものである。
Ｆ９作用
まず、逐次推論制御の場合にはルールセットの順にマツ
チング−実行を繰り返す。このとき実行されたルールは
次のルールセット以下全部に反映させる。このようにし
てルールセット間に依存関係のあるルールを高速に推論
する。
チング−実行を繰り返す。このとき実行されたルールは
次のルールセット以下全部に反映させる。このようにし
てルールセット間に依存関係のあるルールを高速に推論
する。
また、並列推論制御の場合にはすべてのルールセットの
条件部を実行した後に、実行部を実行し、マツチング−
実行を繰り返す。このよう′に、ルールセット間に依存
関係がない場合には各ルールセットプロセスを同時に実
行して高速推論を行う。
条件部を実行した後に、実行部を実行し、マツチング−
実行を繰り返す。このよう′に、ルールセット間に依存
関係がない場合には各ルールセットプロセスを同時に実
行して高速推論を行う。
さらに、パイプライン推論制御の場合には、ルールセッ
トの順にマツチング−実行を繰り返し、実行された結果
は短期記憶部に保存され、次のルールセットにのみ反映
させて高速推論を行う。
トの順にマツチング−実行を繰り返し、実行された結果
は短期記憶部に保存され、次のルールセットにのみ反映
させて高速推論を行う。
Ｇ、実施例
以下この発明の実施例を図面に基づいて説明する。
第１図は逐次推論制御方式を用いた実施例で、この第１
図において、１１８．１１ｂ・・・ｌｌｎはＩＦ−ＴＨ
ＥＮルールの組のルール集合したル−ルセットで、この
ルールセットｌｌａ、ｌｌｂ・・・１１ｎは図示しない
各プロセスに割り当てられる。
図において、１１８．１１ｂ・・・ｌｌｎはＩＦ−ＴＨ
ＥＮルールの組のルール集合したル−ルセットで、この
ルールセットｌｌａ、ｌｌｂ・・・１１ｎは図示しない
各プロセスに割り当てられる。
各プロセスはオペレーティングシステムにより図示しな
い各プロセッサに割り当てられる。
い各プロセッサに割り当てられる。
１２は制御プロセスで、この制御プロセス１２で各ルー
ルセット１１ａ、１１ｂ・・・ｌｌｎを管理制御する。
ルセット１１ａ、１１ｂ・・・ｌｌｎを管理制御する。
制御プロセス１２はルールセット１１ａ。
１１ｂ・・・ｌｌｎを管理制御する。制御プロセス１２
はルールセット１１ａ、１１ｂ・・・ｌｌｎと交信を行
うことにより推論を行う。１３は推論を実行するための
作業記憶部で、この作業記憶部１３は各プロセスで共有
の記憶部となる。１４ａ、 １４ｂ・・・１４ｎは各ル
ールセットｌｌａ、ｌ１ｂ−１１ｎの推論サイクルを示
す線分である。
はルールセット１１ａ、１１ｂ・・・ｌｌｎと交信を行
うことにより推論を行う。１３は推論を実行するための
作業記憶部で、この作業記憶部１３は各プロセスで共有
の記憶部となる。１４ａ、 １４ｂ・・・１４ｎは各ル
ールセットｌｌａ、ｌ１ｂ−１１ｎの推論サイクルを示
す線分である。
上記のように構成された実施例の動作を述べる。
制御プロセス１２から各ルールセット１４ａ。
１４ｂ・・・１４ｎに制御指令が与えられると、ルール
セット１４ａ、１４ｂ・・・１４ｎはその順序に従って
マツチング−実行が繰り返され、実行されたルールは次
のルールセット以下全部に反映される。
セット１４ａ、１４ｂ・・・１４ｎはその順序に従って
マツチング−実行が繰り返され、実行されたルールは次
のルールセット以下全部に反映される。
これにより、ルールセット間に依存関係のあるルールを
実行し高速で高度な推論が行われる。
実行し高速で高度な推論が行われる。
第２図は並列推論制御方式を用いた実施例で、第１図と
同一部分は同一符号を付して示す。第２図はルールセッ
ト間に依存関係がない場合のもので、ルールセット１１
８．１１ｂ・・・Ｉｌｎは制御プロセス１２からの制御
指令で同時に実行することができる。すなわち、すべて
のルールセット１１ａ、ｌｌｂ・・・ｌｌｎの条件部を
実行した後に、実行部を実行するもので、ルールセット
１１ａ。
同一部分は同一符号を付して示す。第２図はルールセッ
ト間に依存関係がない場合のもので、ルールセット１１
８．１１ｂ・・・Ｉｌｎは制御プロセス１２からの制御
指令で同時に実行することができる。すなわち、すべて
のルールセット１１ａ、ｌｌｂ・・・ｌｌｎの条件部を
実行した後に、実行部を実行するもので、ルールセット
１１ａ。
１１ｂ・・・ｌｌｎの実行順序は規定しない。これによ
り高速推論が可能となる。
り高速推論が可能となる。
第３図はバイブライン推論制御方式を用いた実施例で、
第１図と同一部分は同一符号を付して示す。第３図にお
いて、１５ａ、１５ｂ・・・は各ルールセット１１ａ、
１１ｂ・・・ｌｌｎ間に設けられた短期記憶部（揮発メ
モリ）で、この短期記憶部１５ａ、Ｉ５ｂ・・・はルー
ルセットＩｌａ、１ｌｂ−・・１１ｎの順にマツチング
−実行を繰り返し、得られた実行結果を保存するもので
ある。保存された実行結果は次のルールセットにのみに
反映される。
第１図と同一部分は同一符号を付して示す。第３図にお
いて、１５ａ、１５ｂ・・・は各ルールセット１１ａ、
１１ｂ・・・ｌｌｎ間に設けられた短期記憶部（揮発メ
モリ）で、この短期記憶部１５ａ、Ｉ５ｂ・・・はルー
ルセットＩｌａ、１ｌｂ−・・１１ｎの順にマツチング
−実行を繰り返し、得られた実行結果を保存するもので
ある。保存された実行結果は次のルールセットにのみに
反映される。
このように、短期記憶部１５ｇ、１５ｂ・・・を用いる
ことにより、依存関係の深いルールセットを効率よく探
索空間を狭めて高速な推論ができる。
ことにより、依存関係の深いルールセットを効率よく探
索空間を狭めて高速な推論ができる。
Ｈ１発明の効果
以上述べたように、この発明によれば、多重プロセスに
割り当てられた複数のプロセスと、これらプロセスに割
り当てられた複数のルールセットと、これらルールセッ
トを管理制御するとともに推論のためにルールセットと
交信する制御プロセスを設けたので、 逐次、並列およびパイプライン推論の場合に高速推論が
できる。
割り当てられた複数のプロセスと、これらプロセスに割
り当てられた複数のルールセットと、これらルールセッ
トを管理制御するとともに推論のためにルールセットと
交信する制御プロセスを設けたので、 逐次、並列およびパイプライン推論の場合に高速推論が
できる。
第１図はこの発明の一実施例を示す構成説明図、第２図
および第３図はこの発明の他の実施例を示す構成説明図
である。 １１ ａ、 １ ｌ ｂ−１１ｎ・・・ルールセット
、１２・・・制御プロセス、１３・・・作業記憶部、１
４ａ、１４ｂ・・・１４ｎ・・・推論サイクル、１５ａ
、１５ｂ・・・短期記憶部。 外１名 第３図
および第３図はこの発明の他の実施例を示す構成説明図
である。 １１ ａ、 １ ｌ ｂ−１１ｎ・・・ルールセット
、１２・・・制御プロセス、１３・・・作業記憶部、１
４ａ、１４ｂ・・・１４ｎ・・・推論サイクル、１５ａ
、１５ｂ・・・短期記憶部。 外１名 第３図
Claims (2)
- （１）並列処理可能な多重プロセッサを用いて逐次およ
び並列推論制御を行うエキスパートシステムにおいて、 前記多重プロセッサに割り当てられた複数のプロセスと
、ＩＦ−ＴＨＥＮルールの組のルール集合を前記プロセ
スに割り当てられた複数のルールセットと、これらルー
ルセットを管理制御するとともに、ルールセットとの間
で交信を行う制御プロセスと、前記各プロセスと共有さ
れ、推論を実行するために設けられた作業記憶部とを備
えたことを特徴とする多重プロセスにおける高速推論装
置。 - （２）並列処理可能な多重プロセスを用いてパイプライ
ン推論制御を行うエキスパートシステムにおいて、 ルールセット間に短期記憶部を設け、ルールセットで実
行された結果を短期記憶部に記憶させるようにしたこと
を特徴とする請求項１に記載の多重プロセスにおける高
速推論装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2251559A JPH04130538A (ja) | 1990-09-20 | 1990-09-20 | 多重プロセスにおける高速推論装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2251559A JPH04130538A (ja) | 1990-09-20 | 1990-09-20 | 多重プロセスにおける高速推論装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04130538A true JPH04130538A (ja) | 1992-05-01 |
Family
ID=17224620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2251559A Pending JPH04130538A (ja) | 1990-09-20 | 1990-09-20 | 多重プロセスにおける高速推論装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04130538A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2585404A (en) * | 2019-02-13 | 2021-01-13 | Fujitsu Client Computing Ltd | Inference processing system, inference processing device, and computer program product |
-
1990
- 1990-09-20 JP JP2251559A patent/JPH04130538A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2585404A (en) * | 2019-02-13 | 2021-01-13 | Fujitsu Client Computing Ltd | Inference processing system, inference processing device, and computer program product |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920020339A (ko) | 트랩 및 스톨 제어기능을 갖는 병렬처리형 프로세서 시스템 | |
| Boehning et al. | A parallel integer linear programming algorithm | |
| JPH04130538A (ja) | 多重プロセスにおける高速推論装置 | |
| EP0481458A2 (en) | High speed synchronous processing system for executing parallel processing of programs | |
| Dracopoulos et al. | Bulk synchronous parallelisation of genetic programming | |
| JPH04211829A (ja) | 複合型エキスパートシステム | |
| JPH04153764A (ja) | 分散ｃｐｕの処理高速化方式 | |
| Vairam et al. | Parallel machine shop scheduling using memetic algorithm | |
| Araujo et al. | A DVND local search implemented on a dataflow architecture for the minimum latency problem | |
| KR102380783B1 (ko) | 공정 스케줄링 장치 및 방법 | |
| JPH0460843A (ja) | マルチプロセッサシステムにおけるタスクスケジュール方式 | |
| Dummermuth | Distributed real-time control | |
| JPH025104A (ja) | 演算処理装置 | |
| JPS62175831A (ja) | タグ付きパイプライン制御方式 | |
| EA044257B1 (ru) | Системы, устройство и способы конвейерной обработки | |
| Zmejev et al. | Hash Unit as One of Computations Control Elements in Parallel Dataflow Computing System | |
| Jia et al. | Flexible and Complemental Human-Automation Collaborative Architecture for Mission Planning | |
| JPS61117625A (ja) | マイクロプログラム条件分岐方式 | |
| JPH02113363A (ja) | マルチプロセッサシステムにおけるタイムスライス制御方式 | |
| JPS62219061A (ja) | マルチプロセツサ制御方式 | |
| JPS63241639A (ja) | デ−タ駆動型計算機システム | |
| JPH01270128A (ja) | リンクシステム | |
| JPH04364527A (ja) | 演算装置 | |
| JPH04192036A (ja) | 推論方式 | |
| JPH05233292A (ja) | プロダクションシステムを利用した制御装置 |