JPH04128896A - 残響付加装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、楽音信号等の入力信号データに残響を付加す
る残響付加装置に係り、詳細には、簡易な構成で十分な
残響密度を得ることができる残響付加装置に関する。

［従来の技術］ 従来、音響機器の高性能化に対応してより良い音響効果
を得るために、楽音信号等に電子的に残響音を付加する
残響付加装置が種々開発されている。この残響付加装置
には、ＢＢＤ等のアナログ遅延素子を用いたものがある
が、Ｓ／Ｎ比の低下が顕著で自然な残響音が得られない
等の欠点があった。また、近年ではデジタル信号処理技
術の向上と論理素子の高速化、高密度化によって実時間
処理で残響音の合成が可能となっている。このデジタル
処理による残響付加装置は、例えば複数のフィードバッ
クループ（帰還ループ）を有する遅延回路より構成され
ている。そして、これら遅延回路に種々の遅延時間とフ
ィードバック量を与え残響効果を得ている。例えば、従
来のこの種の残響付加装置としては、特開昭５８−１４
８９８号公報に記載されたものがある。この残響付加装
置は、遅延素子としてデジタルメモリを使用し、このデ
ジタルメモリに入力楽音を所定周期でサンプリングした
振幅データを順次記憶させ、この記憶させた振幅データ
のうち所望の遅延時間に相当する振幅データを読み出し
、これをアナログ化したのち残響音として発生させるよ
うにしている。

また、他の方法として多くのタップを持つタップディレ
ィメモリ　（以下、タップディレィという）を用いて、
各タップから種々の時間遅れを有する遅延信号を重ね合
わせることにより自然に近い残響音を形成しようとする
ものがある（特開昭６０−５１８９４号公報参照）。

［発明が解決しようとする課［１コ しかしながら、このような従来の残響付加装置にあって
は、より自然な臨場感のある残響音を得るために非線形
なエンベロープをもった残響音を発生しようとすると以
下に述べるような問題点が生じることとなる。

すなわち、従来、非線形な残響音を作る場合は、線形な
エンベロープを持った残響付加装置に入力信号があるレ
ベル以上のときのみゲートを開くようなゲート回路とい
った非線形の回路を組み合わせて作り出すものがある。

しかし、かがる方式の場合には、複数音が連続して入力
されたとき、正常に動作しなかったり、作り呂そうとす
る残響音のエンベロープに制約があったりした。

また、多くの出力部であるタップをもったタップディレ
ィを用いる方法の場合、十分な残響効果を得ようとする
と、多くのタップが必要となるためハードが大きくなっ
たり、又タップが少ないと残響音が粗くなってしまった
りする欠点がある。

特に、タップディレィを用いる方法は、前述した線形な
エンベロープを持った残響付加装置に非線形の回路を組
み合わせて作り出す方法に比べ、より自然な残響音を作
り出すことができるが、そのためにはいわゆるフラッタ
エコー等を生じさせず、かつ、自然な残響音を得ること
ができるように多くのタップと遅延信号の重ね合わせ回
路が必要となる。例えば、多くのタップを持つタップデ
ィレィをＤＳＰで実現するためにはＤＳＰに接続させる
遅延用メモリを大容量のものにしなければならない。そ
のため、装置が大型化しコストアップを招いてしまうと
いう問題点があった。

この問題の解決のために残響付加装置から出力される残
響音信号に全域通過フィルタ手段を介することによって
遅延成分を増加させてやることが考えられる。しかしな
がら、近年こうした残響付加装置もステレオ効果を付与
するため複数チャンネル出力となっており、前述の全域
通過フィルタ手段を用いるならば各チャンネル毎に１個
ずつ設けなければならず、装置のコストアップ、大型化
は避けられない。

そこで本発明は、複数チャンネル出力にも対応でき、簡
易な構造で十分な残響密度を得ることができ、線形、非
線形の任意のエンベロープをもった残響音を発生させる
ことのできる残響付加装置を提供することを目的として
いる。

［課題を解決するための手段］ 本発明による残響付加装置は上記目的達成のため、所定
周期でサンプリングされた入力信号データを夫々異なる
遅延時間を持たせて出力する複数の遅延出力部を有する
タップディレィ手段と、前記タップディレィ手段からの
出力を夫々重み付けする重付は手段と、前記重付は手段
の出力を累算する累算手段とを備えた残響付加装置にお
いて、前記タップディレィ手段の前段に、前記入力信号
データの遅延成分を増加させる全域通過フィルタ手段を
設けるようにしている。

［作用］ 本発明の作用は次のとおりである。

所定周期でサンプリングされた入力信号データは、該入
力信号データを遅延して出力するタップディレィ手段に
入力される前に、タップディレィ手段の前段に設けられ
た全域通過フィルタ手段に入力され、該全域通過フィル
タ手段で遅延成分が増加された後前記タップディレィ手
段に入力される。

従って、タップディレィ手段には全域通過フィルタ手段
によって遅延成分が増加され沢山の信号となった入力信
号データが入力されることとなり、タップディレィ手段
では既に沢山になった信号のそれぞれについて残響効果
が付加されることになる。その結果、十分な残響密度を
得ることが可能になり、タップディレィ手段の構造を大
幅に簡略化することができ、また、従来と同等のタップ
ディレィ手段を用いる場合には残響効果を格段に向上さ
せることが可能になる。さらに出力チャンネルが複数と
なっても全域通過フィルタ手段の数を増やす必要もない
。

［実施例］ 以下、本発明を図面に基づいて説明する。

第１図〜第１７図は本発明に係る残響付加装置の一実施
例を示す図である。

まず、構成を説明する。第１図はマルチタップディレィ
を有する残響付加装置１の全体構成を示す図であり、こ
の図において、１１はシステム全体の制御、並びに後述
する各種の情報処理（パラメータ設定処理）を伴うＣＰ
Ｕであり、ＣＰＵ１１はＲＯＭ１２に格納されているマ
イクロプログラムに従って残響付加装置１の各種の動作
を制御する。ＣＰＵＩＩには、内部バスを介してＣＰＵ
１１用のプログラムや所定の固定データを記憶するＲＯ
Ｍ１２、演算に使用するデータや演算結果等を一時的に
記憶するワーク用ＲＡＭ１３、ＣＰＵ１ｌから与えられ
るパラメータに応じて入力された信号データに残響付加
を行なう残響効果付加機能を実行するＤＳＰ　（ディジ
タル信号処理プロセッサ：　Ｄｉｇｉｔａｌ　Ｓｉｇｎ
ａｌ　Ｐｒｏｃｅｓｓｏｒ）　１４、楽音信号等の入力
信号データに残響効果を付加するパラメータを設定する
スイッチ等からなる操作子１５がそれぞれ接続されてい
る。

また、残響付加のための各種係数（ＰＤＴ、ＲＶＴ、Ｅ
ＳＥＬ、ＥＬＶＬ）は前記ＲＡＭ１３に記憶されている
。

ＣＰＵＩＩは、操作子１５がらの入力によりＲＡ　Ｍ　
１−３から残響付加のための各種係数を読み出してＤＳ
Ｐ１４に供給する。

ＤＳＰ１４には、読出しアドレスに所望の時間変化を与
えて入力信号データを変調させるための遅延用メモリ（
Ｅ）１６が接続されるとともに、Ａ／Ｄ変換器１７を介
して楽音信号等の入力信号データが入力され、ＤＳＰ１
４はＡ／Ｄ変換器１７によりディジタル信号に変換され
た入力信号データを残響付加のための係数を記憶したＲ
ＡＭ　１３と遅延用メモリ　（Ｅ）１６とを使用してＤ
ＳＰ動作プログラム（第１５図〜第１７図）を実行する
ことにより入力された楽音信号に残響付加を行ない、残
響付加された信号をＤ／Ａ変換器１８でＤ／Ａ変換して
右チャンネル（Ｒｃｈ）および左チャンネル（Ｌｃｈ）
出力する。

第２図は残響付加装置ｌの全体動作を示す機能ブロック
図である。この図において、２１は５つのタップ出力Ｅ
ＯＩ、ＥＯ２，ＥＯ３，ＥＯ４゜ＥＯ５を持つタップデ
ィレィ　（タップディレィｌ）であり、タップディレィ
２１には楽音信号等の入力信号データＩＮが入力され、
各タップからは入力信号データＩＮを所定の遅延時間遅
延した信号が出力される。このタップディレィ２１のタ
ップ出力のうちの４本のタップ出力ＥＯＩ、ＥＯ２゜Ｅ
Ｏ４，ＥＯ５は左右２チャンネルの初期反射音を形成す
るための遅延信号出力用として使用され、残りの１本の
タップ出力ＥＯ３は直列に接続された２段のオールパス
フィルタ２２．２３を介して２ｎ本のタップをもつタッ
プディレィ２４　（タップディレィ２）に入力される。

すなわち、入力信号データＩＮは上述したように初期反
射音形成のための遅延を行なうタップディレィ２１に入
力される一方で、左右２チャンネルの入力信号とじて右
チヤンネル用は乗算器２５を介して累算器２６に入力さ
れ、同様に、左チヤンネル用は乗算器２７を介して累算
器２８に入力されている。また、タップディレィ２１の
タップ出力ＥＯＩ、ＥＯ２は右チヤンネル用の２つの初
期反射としてそれぞれ乗算器２９．３０を介して累算器
２６に入力され、タップＥＯ４，ＥＯ５は左チヤンネル
用の２つの初期反射としてそれぞれ乗算器３１．３２を
介して累算器２８に入力される。ここで、上記乗算器２
５，２７．２９〜３２には入力信号又はタップディレィ
２１からの遅延信号に所定の重み付けをするための係数
が供給されている。すなわち、乗算器２５には右チヤン
ネル入力信号レベルＩＲＬが、乗算器２９には右チヤン
ネル初期反射レベルＥＲＬ　１が、乗算器３０には右チ
ヤンネル初期反射レベルＥＲＬ２が、乗算器３１には左
チヤンネル初期反射レベルＥＬＬＩが、乗算器３２には
左チヤンネル初期反射レベルＥＬＬ２が、乗算器２７に
は左チヤンネル入力信号レベルＩＬＬがそれぞれ供給さ
れ、各乗算器２５．，２７．２９〜３２で重み付けされ
た後、累算器２６．２８に入力され、累算器２６．２８
で後述する左右２チャンネルの残響信号と共に累算され
る。

このように、入力信号に対する初期反射を残響信号に加
えると自然音（実際のホールなど）に極めて近い残響音
を得ることができる。なお、上記タップディレィ２１の
各タップ出力ＥＯＩ〜ＥＯ５からの遅延時間及び各乗算
器２５，２７．２９〜３２に供給される係数ＩＲＬ、Ｉ
ＲＬＩ、ＩＲＬ２．ＥＬＬＩ、ＥＬＬ２．ＩＬＬを変え
ることによって初期反射にかかる残響特性を自由に変更
可能である。

上記タップディレィ２１のタップ出力ＥＯ３は初段のオ
ールパスフィルタ（全域通過フィルタ）２２に入力され
、オールパスフィルタ２２でタップ出力ＥＯ３の遅延成
分を増加させて多数の遅延成分を有する出力信号ＡＯＩ
として次段のオールパスフィルタ２３に出力される。オ
ールパスフィルタ２３では遅延成分が増加された信号Ａ
ＯＩの遅延成分を更に増加させて出力信号ＡＯ２として
タップディレィ２４に出力する。すなわち、初期反射音
を形成するタップディレィ２１と残響効果を付加するた
めのタップディレィ２４との間には入力信号データＩＮ
に対し多数の遅延成分が出力されるオールパスフィルタ
２２．２３が設けられる構成となっており、タップディ
レィ２Ｉのタップ出力ＥＯ３がタップディレィ２４に入
力されるときにはオールパスフィルタ２２．２３によっ
て多数の遅延成分を持つ信号に変えられて入力されるこ
ととなる。なお、本実施例では残響付加用のタップディ
レィ２４の前段に設けるオールパスフィルタとして２個
のオールパスフィルタを挿入した例を示したが、勿論こ
の数や接続方法には限定されず、１つあるいは３つ以上
でもよい。この場合、本発明者によってなされた実験に
よればオールパスフィルタを２段直列に挿入した場合が
最も良い効果を得ることができた。このオールパスフィ
ルタ２２．２３の具体的構成については第３図で後述す
る。

上記オールパスフィルタ２３の出力信号データＡＯ２は
、２ｎ本のタップを持つ残響効果付加のためのタップデ
ィレィ２４に入力されており、タップディレィ２４の各
タップＴｏ　１．ＴＯ２，川ＴＯｎ、ＴＯｎ＋ｌ、ＴＯ
ｎ＋２．＝−、ＴＯ２ｎからは前記信号データＡＯ２を
所定の遅延時間遅延した左右２チャンネルの信号が出力
される。すなわち、タップディレィ２４は、左右２チャ
ンネルの残響信号を得るためにタップ出力ＴＯＩ、Ｔ０
２、・・・、Ｔｏｎを右チヤンネル用に用い、タップ出
力ＴＯｎ＋１．ＴＯｎ＋２．−、ＴＯ２ｎを左チヤンネ
ル用に用いて、右チャンネルのタップ出力ＴＯＩ、ＴＯ
２，−，Ｔｏｎは乗算器３３〜３６を介して累算器２６
に入力され、左チャンネルのタップ出力ＴＯｎ＋１．Ｔ
Ｏｎ＋２．−、ＴＯ２ｎは乗算器３７〜４０を介して累
算器２８に入力される。上記乗算器３３〜４ｏには各タ
ップからの遅延信号に所定の重み付けをするための重み
付は係数ＴＲＬＩ、ＴＲＬ２．　・−、ＴＲＬｎ。

ＴＬＬＩ、ＴＬＬ２．−、ＴＬＬｎが供給されている。

上記重み付は係数ＴＲＬＩ、ＴＲＬ２．・・・ＴＲＬｎ
、ＴＬＬＩ、ＴＬＬ２．＝−、ＴＬＬｎは第４図に右チ
ャンネルの重み付は係数とエンベロープの関係を示すよ
うに各タップからの遅延信号にそれぞれ重み付けをして
所望のエンベロープを得るための係数である。なお、こ
こでは右チャンネルの重み付は係数とエンベロープの関
係を示したが左チャンネルについても同様である。また
、上記エンベロープは一例であって実際には後述する第
１１図に示すように各種のエンベロープテーブルＥＶＴ
が選択可能である。

このように、タップディレィ２４に入力された信号デー
タＡＯ２はそれぞれ異なる遅延時間が与えられて各タッ
プＴＯＩ、ＴＯ２，・・・・Ｔｏｎ。

・・・・ＴＯ２ｎから出力され、その遅延した信号は各
乗算器３３〜４０でそれぞれ重み付けされた後、累算器
２６．２８で前述した入力信号データＩＮや初期反射に
基づく信号と共に累算され、累算結果は累算器２６．２
８より右チャンネル出力データＲＯＴ、左チャンネル出
力データＬＯＴとして出力される。

第３ｒｇＪは第２図のオールバスフィルタ２２，２３の
一例を示すブロック図である。第３図において、オール
バスフィルタ２２．２３は、遅延素子４１、乗算器４２
．４３及び加算器４４．４５により構成されている。こ
のようにオールバスフィルタ２２．２３は遅延素子４１
を挾んで出力側は係数０．５が乗算される乗算器４２を
介してフィードバックされ、入力側は係数０．５が乗算
される乗算器４３を介してフィードフォワードされる構
造となっているため、オールバスフィルタ２２゜２３に
信号が入力されると、その入力信号を基に多数の遅延成
分が出力される。なお、オールバスフィルタ２２．２３
の構成は第３図の構成に限られるものではなく、他のタ
イプのオールバスフィルタを各々適用してもよい。

第５図はＤＳＰ１４の内部構成を示す図である。

同図において、プログラムメモリ５１は所定のプログラ
ムを格納するメモリであり、ＣＰＵＩ　１からの指示に
従って所定の動作プログラムを制御回路５２に出力する
。また、プログラムメモリ５１には図示しないアドレス
カウンタが接続されており、プログラムメモリ５１はこ
のアドレスカウンタのアドレス指定により順次プログラ
ム内容を制御回路５２に供給する。制御回路５２は、プ
ログラムメモリ５１の出力内容により、後述する各レジ
スタ、メモリ間のデータ転送及び演算、各ゲートやラッ
チを開閉制御するための各種制御信号及びサンプリング
カウンタ（ＳＣ）出力を出力し所望の信号処理動作を実
行する。

係数メモリ（Ｐ）５３は、後述する第６図に示すように
オールバスフィルタ、初期反射、残響付加のための各種
係数０．５．ＩＲＬ、ＥＲＬ、ＥＬＬ、ＩＬＬ、ＴＲＬ
、ＴＬＬを格納するレジスタであり、かかる係数０．５
．ＩＲＬ、ＥＲＬ。

ＥＬＬ、ＩＬＬ、ＴＲＬ、ＴＬＬはＣＰＵＩＩが前記Ｒ
ＡＭ１３から読み出してＤＳＰｌＡ内の係数メモリ　（
Ｐ）５３に与える。ワークメモリ（Ｗ）５４は、後述す
る第７図に示すようにＤＳＰ１４内で作成される波形信
号等を一時的に退避させておくワーク用メモリである。

また、遅延オフセットメモリ（Ｔ）５５は、後述する第
８図に示すように遅延用メモリ（Ｅ）１６のアドレスの
オフセット値を格納するレジスタであり、かかるオフセ
ット値はＣＰＵＩＩが前記ＲＡＭ１３から読み出してＤ
ＳＰ１４内の遅延オフセットメモリ（Ｔ）５５に与える
。また、遅延用メモリ１６はリング状に使用され、サン
プリング毎にインクリメントするカウンタ値ＳＣと、遅
延用メモリ１６のオフセット値を加算した値をアドレス
とする。あるオフセット値で遅延用メモリ１６にライト
されたデータの遅延時間は、そのオフセット値とリード
するアドレスのオフセット値の差で表現される。なお、
遅延用メモリ１６にリード、ライトされるデータは後述
するレジスタ（Ｅ○）７９．　　（ＥＩ）８０を介して
行われ、アドレスはレジスタ（ＥＡ）７８を介して行な
われる。

入力レジスタ（Ｐ’Ｉ）５６は、図示しない音源等から
のディジタル入力信号データを格納し、内部バス５７を
介して各部へ供給する。

前記係数メモリ（Ｐ）５３、ワークメモリ（Ｗ）５４の
出力及び入力レジスタ（ＰＩ）５６の出力は後述する各
レジスタからの出力とともにゲート５８〜６１のゲート
端子に入力され、ゲート５８〜６１からのａカはレジス
タ（ＭＯ）６２．（ＭＩ）６３．（ＡＯ）６４．（Ａｌ
）６５に入力される。レジスタ（ＭＯ）６２．　　（Ｍ
Ｉ）６３は乗算器６６に供給する演算途中のデータを格
納し、レジスタ（ＡＯ）６４．（ＡＩ）６５は加減算器
６７に供給する演算途中のデータを格納する。また、レ
ジスタ（ＭＩ）６３の出力及び後述するレジスタ（ＳＲ
）７４の出力はゲート６８を介して乗算器６６に入力さ
れるとともに、レジスタ（ＡＯ）６４の出力及び後述す
るレジスタ（ＭＲ）７１の出力はゲート６９を介して加
減算器６７に入力され、レジスタ（Ａｔ）６５の出力及
び後述するレジスタ（ＡＲ）７２の出力はゲート７０を
介して加減算器６７に入力される。前記乗算器６６の乗
算結果はレジスタ（ＭＲ）７１に格納され。

レジスタ（ＭＲ）７１の出力はゲート５９及びゲート６
９に供給される。また、前記加減算器６７の演算結果は
レジスタ（ＡＲ）７２に格納され、レジスタ（ＡＲ）７
２の出力はゲート７０に供給されるとともに、オーバー
フローを防止するためのクリッパ回路７３を介してレジ
スタ（ＳＲ）７４に供給される。レジスタ（ＳＲ）７４
の出力はゲート６８に供給され、また、あるｌ音につい
ての処理の演算結果として内部バス５７を介してワーク
メモリ（Ｗ）５４に供給される。

上記演算結果がワークメモリ（Ｗ）５４に記憶され一連
の処理が終了するとワークメモリ（Ｗ）５４に記憶され
たデータは出力レジスタ（ＯＲ）７５に転送され、該出
力レジスタ（ＯＲ）７５は転送されたデータを後段の装
置に出力する。

一方、遅延オフセットメモリ　（Ｔ）５５の出力はレジ
スタ（ＴＲ）７６に入力され、レジスタ（ＴＲ）７６の
出力はサンプリングカウンタ（ＳＣ）からの出力ととも
に加算器７７に入力される。

加算器７７の演算結果はレジスタ（ＥＡ）７８に入力さ
れ、サンプリングカウンタ（ＳＣ）の出力が格納された
レジスタ（ＥＡ）７８の値はアドレスとして遅延用メモ
リ（Ｅ）１６に与えられる。

前記入力レジスタ（ＰＩ）５６に格納された残響効果を
付加すべき入力楽音信号は内部バス５７を介してレジス
タ（ＥＯ）７９に供給され、レジスタ（ＥＯ）７９の出
力は遅延用メモリ（Ｅ）１６に供給される。また、アド
レスの差値により所定の遅延分がかかって変調された遅
延用メモリ（Ｅ）１６からの出力はレジスタ（ＥＩ）８
０に出力される。

そして、残響効果が付加され、上記レジスタ（ＥＩ）８
０に格納された楽音信号データは、内部バス５７を介し
て例えばレジスタ（ＡＯ）６４゜（ＡＩ）６５に転送さ
れ、右チャンネル、左チャンネルとして出力される。

第６図は係数メモリ（Ｐ）５３の内部構成を示す図であ
り、アドレスＯに定数０．５、アドレス１に右チヤンネ
ル入力信号レベルＩＲＬ、アドレス２に右チヤンネル初
期反射レベルＥＲＬ　１、アドレス３に右チヤンネル初
期反射レベルＥＲＬ２、アドレス４に左チヤンネル初期
反射レベルＥＬＬ１、アドレス５に左チヤンネル初期反
射レベルＥＬＬ２、アドレス６に左チヤンネル入力信号
レベルＩＬＬ、アドレス７〜アドレス７＋ｎに右チヤン
ネルエンベロープ係数ＴＲＬＩ〜ＴＲＬＮ、アドレス８
＋ｎ〜アドレス８＋２ｎに左チャンネルエンベロープ係
数ＴＬＬＩ〜ＴＬＬＮをそれぞれ記憶する。

第７図は演算途中の信号を一時的に格納しておくととも
に定数等を格納するワークメモリ（Ｗ）５４の内部構成
を示す図であり、アドレス０に入力信号データＩＮ、ア
ドレスｌに右チャンネルの初期反射に対応するＥＯＩ、
アドレス２に右チャンネルの初期反射に対応するＥＯ２
、アドレス３にブレデイレイに対応するＥＯ３，アドレ
ス４に左チャンネルの初期反射に対応するＥＯ４、アド
レス５に左チャンネルの初期反射に対応するＥＯ５、ア
ドレス６にオールバスフィルタ２２出力に対応するＡＯ
Ｉ、アドレス７にオールバスフィルタ２３出力に対応す
るＡＯ２、アドレス８〜アドレス８＋２ｎにタップディ
レィ２４出力に対応するＴ０１〜ＴＯ２ｎ、アドレス９
＋２ｎに右チヤンネル出力に対応するＲＯＴ、アドレス
１０＋２ｎに左チヤンネル出力に対応するＬＯＴをそれ
ぞれ記憶する。

第８図は、第５図の遅延オフセットメモリ（Ｔの内部構
成を示す図であり、アドレスＯ〜アドレス４にタップデ
ィレィ２１のリードアドレスオフセット値に対応するタ
ップディレィ１リードＥＲ１〜ＥＲ５、アドレス５にオ
ールバスフィルタ２２のライトオフセット値に対応する
オールバス１ライトＡＷＬ、アドレス６にオールバスフ
ィルタ２２のリードアドレスオフセット値に対応するオ
ールパス１リードＡＲＩ、アドレス７にオールバスフィ
ルタ２３のライトオフセット値に対応するオールパス２
ライトＡＷ２、アドレス８にオールバスフィルタ２３の
リードアドレスオフセット値に対応するオールバス２リ
ードＡＲ２、アドレス９にタップディレィ２４のリード
アドレスオフセット値に対応するタップディレィ２リー
ドＴＷ。

アドレス１０〜アドレス１０＋２ｎにタップディレィ２
４のライトオフセット値に対応するタップディレィ２ラ
イトＴＲＩ〜ＴＲ２ｎをそれぞれ記憶する。

次に１本実施例の動作を説明する。

ＣＰＵＩＩに　　　パラメータ 第９図はＲＡＭ１３から各係数を読み込んでＤＳＰ１４
にパラメ−ＪＰＤＴ、ＲＶＴ、ＥＳＥＬ。

ＥＬＶＬを設定する処理を示すフローチャートであり、
本フローチャートは所定の周期毎に割込み処理される。

同図中、符号Ｓｎ　（ｎ＝１．２．・・・）はフローの
各ステップを示している。

まず、ステップＳｌで操作子１５のデータを入力し、ス
テップＳ２で入力した操作子１５のデータに変化がある
か否かを判別する。変化があるときにはステップＳ３で
操作子１５によってどのパラメータを設定すべきかを判
別し、変化がないときはそのまま処理を終える。操作子
１５人力によって入力信号データＩＮがタップディレィ
２１に入力してからリバーブの信号がａカされるまでの
遅延時間（すなわち、タップディレィ２１からＥ０３が
出力されるまでの時間）を決めるブレデイレイタイムＰ
ＤＴを設定すべきであると判別したときにはステップＳ
４で与えられたプレデイレイタイムＰＤＴによりタップ
ディレィ２１のリードアドレスオフセット値ＥＯ３を設
定し、これをＤＳＰ１４の遅延オフセットメモリ５５の
タップディレィリードＥＯ３に転送して処理を終える。

また、リバーブタイムＲＶＴを設定すべきであると判別
したときにはステップ８６〜ＳＩＯでリバーブタイムＲ
ＶＴに対してタップディレィ２４のリードアドレスオフ
セットＴ　Ｒｌ−Ｔ　Ｒ２ｎを設定する処理を行なう。

すなわち、ステップＳ６で左右２チャンネル合わせて２
ＮｇのリードアドレスオフセットＴＲＩ〜ＴＲ２ｎを算
出するためにループカウンタとしてのレジスタＩの初期
値をＯにして（Ｉ＝Ｏ）ステップＳ７に進み、ステップ
Ｓ７で次式■、■に従ってタップディレィ２４の右チヤ
ンネルリードアドレスオフセット値ＴＲ（Ｉ）及び左チ
ヤンネルリードアドレスオフセット値ＴＲ（ｎ＋１）を
算出する。

ＴＲ（Ｉ）＝ＴＤＴ　　（Ｉ）ＸＲＶＴ＋ＴＷ−＝−■
ＴＲ（ｎ＋Ｉ）＝ＴＤＴ　　（ｎ＋Ｉ）ＸＲＶＴ＋ＴＷ
・・・■ 但し、ＴＤＴ　（Ｉ）、ＴＤＴ　（ｎ十Ｉ）：遅延用メ
モリ１６のアドレス値 ＲＶＴ　：操作子１５から与えられたりバーブタイム Ｔ　Ｗ：遅延用メモリ１６のオフセットアドレス値 ここで、第１０図を用いて前記第０式及び第０式の意味
を説明する。あるエンベロープテーブルＥＶＴに基づく
波形が第１０図のように示されているとき、そのレベル
をＥＶＴＩ、ＥＶＴ２．・・・とすると、各レベルＥＶ
ＴＩ、ＥＶＴ２．用間の期間が遅延用メモリ１６のアド
レス値ＴＤＴ　１　。

ＴＤＴ２．・・・となり、このＴＤＴ　（Ｉ）にリバー
ブタイムＲＶＴを乗算するということはＴＤＴ（Ｉ）の
長さ（期間）を変えることに相当する。

また、リバーブタイムＲＶＴを乗算したアドレス値ＴＤ
Ｔ　（ｊ）、ＴＤＴ　（ｎ＋１）に遅延用メモリ１６の
オフセットアドレス値ＴＷを加算することによって遅延
用メモリ１６のアドレスを読み出すに際して、所定のＲ
ＡＭエリアの最初のアドレス（オフセットアドレス）を
与えるオフセット処理を行うようにしている。

第９図の処理フローに戻って、ステップＳ８でレジスタ
■のカウント値をインクリメントしく工←Ｉ＋１）　、
次いでステップＳ９でレジスタＩのカウント値が所定値
Ｎになったか（Ｉ＝Ｎか）否かを判別する。Ｉ＝Ｎでな
いときには所定の個数（Ｎ個）分のリードアドレスオフ
セットの演算が終了してないと判断してステップＳ７に
戻ってＩ＝Ｎになるまで上記ステップ＄７〜＄９を繰り
返し、Ｉ＝Ｎになると全てのタップディレィ２４のリー
ドアドレスオフセット値ＴＲＩ〜ＴＲ２ｎが算出された
と判断してステップＳＩＯでこれをＤＳＰ１４の遅延オ
フセットメモリ５５のタップディレィライトＴＲｌ−Ｔ
Ｒ２ｎに転送して処理を終える。

一方、前記ステップＳ３でエンベロープの選択ＥＳＥＬ
を設定すべきであると判別したときにはステップＳｌｌ
で第１１図（Ａ）〜（Ｃ）に示すような波形が記憶され
ているエンベロープテーブルＥＶＴから所望のテーブル
の一つを選択してステップＳ１２に移行する。上記エン
ベロープテーブルＥＶＴは第１１図（Ａ）〜（Ｃ）にそ
のテーブルデータ例を示すように種々の形状のエンベロ
ープがテーブル化されて、例えばＲＯＭ１２に記憶され
ている。

また、前記ステップＳ３でエンベロープのかかり具合を
示すパラメータＥＬＶＬを設定すべきであると判別した
ときにはステップＳＬ２〜Ｓ１６で前記ＥＬＶＬに対し
て選択されたエンベロープテーブル値からタップディレ
ィ２４出力のエンベロープ係数ＴＲＬ　１〜ＴＲＬＮ％
ＴＬＬ　１〜ＴＬＬＮを設定する処理を行なう。ここで
、このエンベロープのかかり具合を示すパラメータＥＬ
ＶＬは１選択されたエンベロープテーブルのエンベロー
プの傾きを設定するためのもので、例えば第１２図（Ａ
）〜（Ｃ）に示すようにＥＬＶＬの値を変えることによ
ってエンベロープの傾きの程度を自由に変更可能である
。なお、第１２図（Ａ）に示すようにＥＬＶＬ＝１．Ｏ
とするとエンベロープテーブルＥＶＴに記憶されている
エンベロープと同じ形になり、また、ＥＬＶＬ＝Ｏとす
るとリバーブ（エンベロープ）がかからない形となる。

具体的には、ステップＳ１２で左右２チャンネルＮ個の
エンベロープ係数ＴＲＬ　ｌ〜ＴＲＬＮ、ＴＬＬＩ〜Ｔ
ＬＬＮを算出するためにレジスタエの初期値を０にして
（Ｉ＝０）ステップＳ１３に進み、ステップＳ１３で次
式■、■に従ってタップディレィ２４の右チヤンネルエ
ンベロープ係数ＴＲＬ　（Ｊ）及び左チヤンネルエンベ
ロープ係数ＴＬＬ　（Ｉ）を算出する。

ＴＲＬ（Ｉ）＝１−（１−ＥＶＴ（１））ｘＥＬＶＬ・
・・・■ ＴＬＬ（Ｉ）＝１＝（１−ＥＶＴ（Ｉ＋Ｎ））ＸＥＬＶ
Ｌ・・・・■ ここで、第１３図（Ａ）〜（Ｃ）を用いて前記第０式及
び第■式を説明する。

いま、エンベロープテーブルＥＶＴから第１１図（Ｂ）
に示すエンベロープテーブルＥＶＴ　（Ｉ）が選択され
たものとする。第０式の第２項において、１から上記Ｅ
ＶＴ　（Ｉ）を減算す６　（１−ＥｖＴ（１））ことに
よって上記ＥＶＴ（Ｉ）＋［１３図（Ａ）に示すように
逆の形になる。この（１−ＥＶＴ　（１））に前記エン
ベロープのかがり具合を示すパラメータＥＬＶＬ　（例
えば、ＥＬＶＬ＝０．５）を乗算した（　（１−ＥＶＴ
　（ｒ））ＸＥＬＶＬ）とするとその形は第１３図（Ｂ
）に示すようになる。そして、その値を更に１がら減算
す６　（１−（１−ＥｖＴ　（Ｉ））ＸＥＬＶＬ）と第
１３図（Ｃ）に示すような形のエンベロープ係数ＴＲＬ
　（１）が得られる。すなわち、ＲＯＭＩ２に記憶され
ているエンベロープテーブルＥＶＴから、例えば第１１
図（Ｂ）に示したエンベロープテーブルの一つを選択し
、選択されたエンベロープテーブル値と前記ＥＬＶＬが
ら第０式により第１３図（Ｃ）に示すようなエンベロー
プ係数（重み付は係数）ＴＲＬ　（Ｉ）を得ることがで
きる。なお、左チヤンネル側（第０式）についても同様
である。

第９図の処理フローに戻って、ステップＳ１４でレジス
タＩのカウント値をインクリメントしくＩ←Ｉ＋１）、
ステップＳ９でレジスタエのカウント値が所定値Ｎにな
ったか（Ｉ＝Ｎか）否かを判別する。Ｉ＝Ｎでないとき
は所定の個数（Ｎ個）分のエンベロープ係数算出が終了
していないと判断してステップＳ１３に戻ってＩ＝Ｎに
なるまで上記ステップＳ１３〜Ｓ１５を繰り返し、■＝
Ｎになると全てのエンベロープ係数ＴＲＬ１〜ＴＲＬＮ
、ＴＬＬＩ〜ＴＬＬＮが算出されたと判断してステップ
Ｓ１６でこれをＤＳＰ　１４の係数メモリ５３の右チヤ
ンネルエンベロープ係数ＴＲＬｌ−ＴＲＬＮ及び左チヤ
ンネルエンベロープ係数ＴＬＬ　１〜ＴＬＬＮに転送し
て処理を終える。

ＤＳＰ１４によ　　理 第１４図はＤＳＰ１４により構成された残響付加装置１
の全体の動作を示すフローチャートであり、本フローは
ＤＳＰ　ｌ　４のプログラムメモリ５１に格納されてい
るプログラムをフローチャート表現にしたものである。

本フローチャートによる処理動作を第５図に示したＤＳ
ＰＩｄ上で実行することにより第２図に示す残響付加装
置１が実現される。なお、本フローの各ステップの具体
的動作は第１５図〜第１７図により後述する。

まず、ステップＳ２１で入力信号データＩＮの初期反射
音を形成するための遅延信号データＥ０１〜ＥＯ５を出
力するタップディレィ２１の処理を行なう。次いで、ス
テップＳ２２でタップディレィ２１のタップ出力ＥＯ３
の遅延成分を増加させて多数の遅延成分を持つ出力信号
ＡＯＩを出力するオーパスフィルタ２２の処理を行ない
、ステップＳ２３でオーパスフィルタ２２かも出力され
た信号ＡＯＩの遅延成分を更に増加させてより多数の遅
延成分を持つ出力信号ＡＯ２を出力するオーパスフィル
タ２３の処理を行なう。次いで、ステップＳ２４で残響
を付加するために入力信号Ａ０２を所定の遅延時間遅延
した左右２チャンネルの遅延信号を各タップＴＯＩ〜Ｔ
Ｏ２ｎから出力するタップディレィ２４の処理を行なう
。次いで、ステップＳ２５で加算器２６による右チャン
ネルの累算処理を行ない、ステップＳ２６で加算器２８
による左チャンネルの累算処理を行なって本フローの処
理を終える。

第１５図は、第２図のタップディレィ２１を実現するた
めの処理動作を示すものであり、本フローチャートは前
記第１４図のステップＳ２１に対応する処理である。本
フローチャートによる処理動作を第５図に示したＤＳＰ
ｌｄ上で実行することにより第２図に示すタップディレ
ィ２１が実現される。

まず、ステップＳ３１でレジスタ　（ＰＩ）５６に格納
されている入力信号データＩＮをワークメモリ（Ｗ）５
４の入力信号バッファＩＮ及びレジスタ（ＥＯ）７９４
：転送しくＰ　Ｉ−Ｗ　（ＩＮ）。

ＥＯ）、ステップＳ３２でサンプリングカウンタ（ＳＣ
）の値をレジスタ（ＥＡ）７８に格納する（これがアド
レスとなる）（ＳＣ−ＥＡ）。次いで、ステップＳ３３
で入力信号データＩＮが格納されているレジスタ（ＥＯ
）７９の値をアドレスにして遅延用メモリ（Ｅ）１６に
入れる（ＥＯ→Ｅ　（ＥＡ））とともに、サンプリング
カウンタ（ＳＣ’）の値に遅延オフセットメモリ（Ｔ）
５５から読み出した第１の初期反射の遅延時間に対応す
る値のアドレス（タップディレィ２１リード）ＥＲＩを
加算し、この加算値をアドレスカウンタとしてのレジス
タ（ＥＡ）７８にセットする（ＳＣ＋Ｔ　（ＥＲＩ）→
ＥＡ）。すなわち、サンプリングカウンタ（ＳＣ）の値
にＥＲＩというオフセット値を加えることによって第１
の初期反射の遅延時間に対応する値のアドレスを生成し
てレジスタ（ＥＡ）７８に格納し、そのアドレスに基づ
いて遅延用メモリ（Ｅ）１６から読み出された波形が第
１の初期反射になる。ここで、レジスタ（ＥＡ）７８は
アドレスカウンタとしての機能を有し、レジスタ（ＥＡ
）７８に格納された値をアドレスにして読み出すことに
なる。次いで、ステップＳ３４でレジスタ　（ＥＡ）７
８で指定されるアドレス領域でメモリ（Ｅ）１６に格納
されている値をレジスタ（ＥＩ）８０に移しくＥ　（Ｅ
Ａ）→ＥＩ、サンプリングカウンタ（ＳＣ）の値に遅延
オフセットメモリ（Ｔ）５５がら読み出した第２の被期
反射の遅延時間に対応する値のアドレス（タップディレ
ィリード）ＥＲ２を加算し、この加算価をレジスタ（Ｅ
Ａ）７８にセットする（ＳＣ＋Ｔ（ＥＲ２）→ＥＡ）、
すなわち、ここでは第２の初期反射を求めるためにサン
プリングカウンタ（ＳＣ）の値にＥＲ２というオフセッ
ト値を加えることによって第２の初期反射の遅延時間に
対応する値のアドレスを生成してレジスタ（ＥＡ）７８
に格納し、そのアドレスに基づいて遅延用メモリ（Ｅ）
１６から波形を読み出してレジスタ（ＥＩ）８０に格納
する。また、レジスタ（ＥＩ）８０に格納された値はワ
ークメモリ（Ｗ）５４の該当する所定エリアのアドレス
に格納される。次いで、ステップＳ３５でレジスタ（Ｅ
Ｉ）８０にセットされている第１の初期反射となる値を
ワークメモリ（Ｗ）５４のアドレス１に初期反射データ
ＥＯＩとシテ書込み（ＥＴ−４ｗ（Ｅｏｌ））、レジス
タ（ＥＡ）７８に格納されている値（ここでは第２の初
期反射に対応するアドレス値）をアドレスとしてメモリ
（Ｅ）１６に記憶された内容をレジスタ（ＥＩ）８０に
移しくＥ　（ＥＡ）−Ｅｌ）、サンプリングカウンタ（
ＳＣ）の値に遅延オフセットメモリ（Ｔ）５５から読み
出したプレデイレイに対応する値のアドレス（タップデ
ィレィ２１リード）ＥＲ３を加算し、この加算値をレジ
スタ（ＥＡ）７８にセットする（ＳＣ＋Ｔ　（ＥＲ３）
→ＥＡ）　、すなわち、同様にしてサンプリングカウン
タ（ＳＣ）の値にＥＲ３というオフセット値を加えるこ
とによって第１の初期反射の入力信号データＩＮに所定
の遅延時間（プレデイレイ）を与えるアドレスを生成し
てレジスタ（ＥＡ）７８に格納し、そのアドレスに基づ
いて遅延用メモリ（Ｅ）１６から読み出された波形がオ
ールバスフィルタ２２に入力されるタップディレィ２１
出力ＥＯ３になる。なお、タップディレィ２１がらの出
力ＥＯ３は前記タップディレィ２１リードＥＲ３でその
アドレス値が決まることとなり、タップディレィ２１か
らＥＯ３が出力されるまでの時間は第９図に示したプレ
デイレイタイムＰＤＴで設定されることとなる。

このようにして右チャンネルの第１の初期反射、第２の
初期反射及びプレデイレイに対応する値がレジスタ（Ｅ
Ｉ）８０に格納されることになる。

左チャンネルの第１の初期反射、第２の初期反射も同様
にして処理される。すなわち、ステップ８３６でレジス
タ（Ｅｌ）８０にセットされている第２の初期反射とな
る値をワークメモリ（Ｗ）５４のアドレス２に初期反射
データＥＯ２として書込み（ＥＩ−Ｗ　（ＥＯ２））　
、レジスタ（ＥＡ）７８に格納されている値（ここでは
プレデイレイに対応するアドレス値）をアドレスとして
メモリ（Ｅ）１６に記憶された内容をレジスタ（ＥＩ）
８０に移しくＥ　（ＥＡ）→ＥＩ）、サンプリングカウ
ンタ（ＳＣ）の値に遅延オフセットメモリ（Ｔ）５５か
ら読み出した左チャンネルの第２の初期反射の遅延時間
に対応する値のアドレス（タップディレィ２１リード）
ＥＲ４を加算し、この加算値をレジスタ（ＥＡ）７８に
セットする（ＳＣ＋Ｔ　（ＥＲ４）→ＥＡ）。次いで、
ステップＳ３７でレジスタ（Ｅｌ）８０にセットされて
いるプレデイレイとなる値をワークメモリ（Ｗ）５４の
アドレス３にプレデイレイデータＥＯ３として書込み（
Ｅ　Ｉ　−Ｗ　（ＥＯ３）　）　、レジスタ（ＥＡ）７
８に格納されている値（ここでは左チャンネルの第２の
初期反射に対応するアドレス値）をアドレスとしてメモ
リ（Ｅ）１６に記憶された内容をレジスタ（Ｅｌ）８０
に移しくＥ　（ＥＡ）→Ｅｌ）、サンプリングカウンタ
（ＳＣ）の値に遅延オフセットメモリ（Ｔ）５５から読
み出した左チャンネルの第１の初期反射の遅延時間に対
応する値のアドレス（タップディレィ２１リード）ＥＲ
５を加算し、この加算値をレジスタ（ＥＡ）７８にセッ
トする（ＳＣ＋Ｔ　（ＥＲ５）→ＥＡ）。次いで、ステ
ップＳ３８でレジスタ（ＥＩ）８０にセットされている
左チャンネルの第２の初期反射となる値をワークメモリ
（Ｗ）５４の所定記憶エリアのアドレス４に初期反射デ
ータＥＯ４として書込み（ＥＩ−Ｗ　（０４））、　レ
ジスタ（ＥＡ）７８に格納されている値（ここでは左チ
ャンネルの第１の初期反射に対応するアドレス値）をも
とにメモリ（Ｅ）１６から読み出された内容をレジスタ
（ＥＩ）８０に移す（Ｅ　（ＥＡ）→ＥＩ）。次いで、
ステップＳ３９でレジスタ（ＥＩ）８０にセットされて
いる左チャンネルの第１の初期反射となる値をワークメ
モリ（Ｗ）５４のアドレス５に初期反射データＥＯ５と
して書き込んで（ＥＩ→Ｗ　（０５））タップディレィ
２１の処理を終了する。これにより、タップディレィ２
１に入力信号データＩＮが入力されると、このタップデ
ィレィ２１出力ＥＯＩ〜ＥＯ５のうちの４本ＥＯＩ、Ｅ
０２、ＥＯ４，ＥＯ５が初期反射として使用され、残り
の１本ＥＯ３がプレデイレイを受けた後オールパスフィ
ルタ２２に出力され、タップディレィ２１処理が実現で
きる。

第１６図は、オールパスフィルタ２２を実現するための
処理動作を示すものであり、本フローチャートは前記第
１４図のステップＳ２２に対応する処理である。本フロ
ーチャートによる処理動作は第５図に示したＤＳＰ１４
上で実行することにより第３図に示すオールパスフィル
タが実現される。第１６図及び第３図中■〜■は処理動
作中の状態を説明するための符号である。

まず、ステップＳ４１でサンプリングカウンタ（ＳＣ）
の値に遅延オフセットメモリ（Ｔ）５５から読み出した
オールパスフィルタ２２リードＡＲ１を加算し、この加
算値をアドレスカウンタとしてのレジスタ（ＥＡ）７８
にセットする（ＳＣ＋Ｔ（ＡＲＩ）→ＥＡ）。次いで、
ステップＳ４２でレジスタ（ＥＡ）７８で指定されるア
ドレスでメモリ（Ｅ）１６に格納されている値をレジス
タ（ＥＩ）８０に移す（Ｅ　（ＥＡ）→ＥＩ）。すなわ
ち、ここでは、遅延オフセットメモリ（Ｔ）５５から読
み出しアドレス設定するとともに、そのアドレスによっ
て遅延オフセットメモリ（Ｔ）５５から前回に書き込ん
でいた値を読み出している。次いで、ステップＳ４３で
レジスタ（Ｅｌ）８０の値をレジスタ（Ｍｌ）６３及び
レジスタ（ＡＯ）６４に転送しくＥＩ→Ｍｌ、ＡＯ）　
、係数メモリ（Ｐ）５３から乗算係数用の定数（０゜５
）を読み出し、この定数（０，５）をレジスタ（ＭＯ）
６２にセットする（Ｐ　（０，５）→ＭＯ）。次いで、
ステップＳ４４で定数（０，５）がセットされたレジス
タ（ＭＯ）６２の値と前記遅延オフセットメモリ（Ｔ）
５５からの読み出しアドレスによってメモリ（Ｅ）１６
から読み出された値がセットされたレジスタ（Ｍｌ）６
３の値を乗算してその値をレジスタ（ＭＲ）７１にセッ
トしくＭＯＸＭＩ　→ＭＲ）　、’７−クメモリ（Ｗ）
５４からタップディレィ２１から出力された信号（プレ
デイレイ）ＥＯ３を読み出してレジスタ（ＡＩ）６５に
セットする（Ｗ（ＥＯ３）→Ａｔ）。すなわち、第３図
において、乗算器４２で乗算係数０゜５を乗算する処理
に対応する（■参照）。また、ここでタップディレィ２
１から出力された信号データＥＯ３が読み出される。次
いで、ステップＳ４５で前記乗算値がセットされている
レジスタ（ＭＲ）７１の値にタップディレィ２１からき
た信号データＥＯ３がセットされたレジスタ（ＡＩ）６
５の値を加算し、この加算値をレジスタ（Ａ　Ｒ）７２
にセットする（ＭＲ＋Ａ１→ＡＲ）、すなわち、第３図
■に示すように、加算器４４に入力されたタップディレ
ィ２１からの出力ＥＯ３に前回の遅延オフセットメモリ
（Ｔ：）５５読み出しアドレスによってメモリ（Ｅ）１
６から読み出された値に係数（０，５）を乗算した値が
加算される処理に対応する。次いで、ステップＳ４６で
レジスタ（ＡＲ）７２の値を出力レジスタ（ＳＲ）７４
に移転する（ＡＲ−３Ｒ）。次いで、ステップＳ４７で
レジスタ（ＳＲ）７４の値をレジスタ（ＥＯ）７９に移
しくＳＲ→ＥＯ）　、サンプリングカウンタ（ＳＣ）の
値に遅延オフセットメモリ（Ｔ）５５から読み出したオ
ールパス２２ライトＡＷＩを加算してこの加算値をレジ
スタ（ＥＡ）７８にセットする（ＳＣ十Ｔ　（ＡＷＩ）
→ＥＡ）とともに、定数（０，５）がセットされたレジ
スタ（ＭＯ）６２の値と前記レジスタ（ＳＲ）７４の値
を乗算してその値をレジスタ（ＭＲ）７１にセットしく
ＭＯｘＳＲ−ＭＲ）　、レジスタ　（ＡＯ）６゜の値を
レジスタ（ＡＲ）　７２Ｇ：移ｔ　（ＡＯ−ＡＩ。すな
わち、第３図において、加算器４４によ６加算された値
に乗算器４３で乗算係数０．５を５算する処理に対応す
る（■参照）。次いで、スラップＳ４８でレジスタ（Ｅ
Ｏ）７９の値を、す〕プリングカウンタ（ＳＣ）の値及
び前記アドレン値（オールパス２２ライトＡＷＩ）が格
納されているレジスタ（ＥＡ）７８の値をアドレスにし
て遅延用メモリ（Ｅ）１６に入れ（ＥＯ−Ｅ　（ＥＡ）
、レジスタ（ＡＲ）７２の値からレジスタ（ＭＲ）７１
の値を減算し、この減算値をレジスタ（ＡＲ）７２にセ
ットする（ＡＲ−ＭＲ−ＡＲ）すなわち、第３図におい
て、遅延素子４１がら加算器４４により加算された値に
乗算器４３で乗算係数０．５を乗算した値を減算する処
理に対応する（■参照）。次いで、ステップＳ４９でレ
ジスタ（ＡＲ）７２（７）値をレジスタ（ＳＲ）７４Ｇ
、：移しくＡＲ−４ＳＲ）、ステップｓ５０でこのレジ
スタ（ＳＲ）７４（７）値を’７−’７メモＩＪ　（Ｗ
）５４（７）所定記憶エリアのアドレス６にオールパス
２２呂力ＡＯＩとして記憶して（ＳＲ→Ｗ（ＡＯＩ））
今回の処理を終え、再び上記ステップＳ４１に戻り、同
様の処理を１サンプリング周期毎に繰り返す。これによ
り、ＤＳＰ　１４は、ｌサンプリング周期毎に時分割で
本フローを実行することにより第３図に示すオールパス
フィルタ２２が実現できる。

以上、オールパスフィルタ２２を実現するための処理動
作について説明したが、オールパスフィルタ２３にあっ
ても同様の処理により実現可能である。

第１７図は、右チャンネルの累算処理を実現するための
処理動作を示すものであり、本フローチャートは前記第
１４図のステップＳ２５に対応する処理である。本フロ
ーチャートによる処理動作は第５図に示したＤＳＰ１４
上で実行することにより第３図に示す右チャンネルの累
算処理が実現される。第１７図および第２図中■〜のは
処理動作中の状態を説明するための符号である。

先ず、ステップＳ５１で係数メモリ（Ｐ）５３から入力
信号データにががる重み付けの係数に相当する右チヤン
ネル入力信号レベルＩＲＬを読み出し、この係数ｒＲＬ
をレジスタ（ＭＯ）６２にセットする（Ｐ　（ＩＲＬ）
→ＭＯ）とともに、ワークメモリ（Ｗ）５４がら前記第
１５図の処理によって格納された入力信号データＩＮを
読み出してレジスタ（Ｍｌ）６３にセットす６（Ｗ（Ｉ
Ｎ）−Ｍｌ）、次いで、ステップＳ５２で係数ＩＲＬが
セットされたレジスタ（ＭＯ）６２の値と入力信号デー
タＩＮがセットされたレジスタ（Ｍ　Ｉ　）６３の値を
乗算してその値をレジスタ（ＭＲ）７１にセットしくＭ
ＯＸＭＩ→ＭＲ）　、係数メモリ（Ｐ）５３がら右チヤ
ンネル初期反射レベルＥＲＬｌを読み出してレジスタ（
ＭＯ）６２にセットする（Ｐ　（ＥＲＬｌ）−ＭＯ）　
とともｃ＝、ワークメモリ（Ｗ）５４がら前記第１５図
の処理によって演算され格納された第１の初期反射ＥＯ
Ｉを読み出してレジスタ（Ｍｌ）６３にセットする（Ｗ
（ＥＯＩ）−Ｍｌ）。すなわち、第２図において、入力
信号データＩＮに乗算器２５により右チヤンネル処理反
射レベルＩＲＬを乗算する処理に対応する（■参照）。

また、このように乗算している間に次の係数及び波形を
読み出している。次いでステップＳ５３でレジスタ（Ｍ
Ｒ）７１にセットされている乗算値をレジスタ（ＡＲ）
７２に移しくＭＲ−ＡＲ）　、右チヤンネル初期反射係
数ＥＲＬｌがセットされたレジスタ（ＭＯ）６２の値と
第１の初期反射ＥＯ１がセットされたレジスタ（Ｍｌ）
６３の値を乗算してその値をレジスタ（ＭＲ）７１にセ
ットする（ＭＯｘＭｌ−ＭＲ）とともに、係数メモリ（
Ｐ）５３がも右チヤンネル初期反射レベルＥＲＬ２を読
み出してレジスタ（ＭＯ）６２Ｇ：セラｈＬ　（Ｐ　（
ＥＲＬ２）−ＭＯ）、ワークメモリ（Ｗ）５４がら前記
第２の初期反射ＥＯ２を読み出してレジスタ（Ｍｌ）６
３にセットする（Ｗ（ＥＯ２）→Ｍｌ）。すなわち、第
２図において、タップディレィ２１がらの初期反射ＥＯ
Ｉに乗算器２９により右チヤンネル処理反射レベルＥＲ
ＬＩを乗算する処理に対応する（■参照）。次いで、ス
テップＳ５４で第１の初期反射に基づく乗算値が格納さ
れているレジスタ（ＭＲ）７１の値に入力信号データに
基づく乗算値が格納されているレジスタ（ＡＲ）７２の
値を累算してこの累算値をレジスタ（ＡＲ）７２にセッ
トしくＭＲ＋ＡＲ−ＡＲ）　、右チヤンネル初期反射レ
ベルＥＲＬ２がセットされたレジスタ（ＭＯ）６２の値
と第２の初期反射ＥＯ２がセットされたレジスタ（Ｍｌ
）６３の値を乗算してその値をレジスタ（ＭＲ）７１に
セットする（ＭＯＸＭＩ→ＭＲ）とともに、係数メモリ
（Ｐ）５３から右チヤンネルエンベロープ係数ＴＲＬＩ
を読み出してレジスタ（ＭＯ）６２にセットしくＰ（Ｔ
ＲＬＩ）→ＭＯ）、ワークメモリ（Ｗ）５４からタップ
ディレィ２４出力ＴＯＩを読み出してレジスタ（Ｍｌ）
６３にセットする（Ｗ（ＴＯＩ）→Ｍｌ）。

すなわち、第２図において、タップディレィ２１からの
第２の初期反射ＥＯ２に乗算器３０により右チヤンネル
処理反射レベルＥＲＬ２を乗算する処理に対応する（■
参照）。また、レジスタ（ＭＲ）７１の値にレジスタ（
ＡＲ）７２の値を加算してレジスタ（ＡＲ）−７２にセ
ットする処理は右チャンネルの累算処理に相当する。次
いで、ステップＳ５５でレジスタ（ＭＲ）７１の値にレ
ジスタ（ＡＲ）７２の値を加算してこの加算値を累算値
としてレジスタ　（ＡＲ）７２にセットしくＭＲ＋ＡＲ
−ＡＲ）　、右チヤンネルエンベロープ係数ＴＲＬ　１
がセットされたレジスタ（ＭＯ）６２の値とタップディ
レィ２４出力ＴＯＩがセットされたレジスタ（Ｍｌ）６
３の値を乗算してその値をレジスタ（ＭＲ）７１にセッ
トする（ＭＯＸＭＩ→ＭＲ）とともに、係数メモリ（Ｐ
）５３から右チヤンネルエンベロープ係数ＴＲＬ２を読
み出してレジスタ（ＭＯ）６２にセットしくＰ　（ＴＲ
Ｌ２）→ＭＯ）、ワークメモリ（Ｗ）５４からタップデ
ィレィ２４８力ＴＯ２を読み出してレジスタ（Ｍｌ）６
３にセットする（Ｗ（ＴＯ２）−Ｍｌ）。すなわち、第
２図において、タップディレィ２４の出力ＴＯＩに乗算
器３３により右チヤンネルエンベロープ係数ＴＲＬＩを
乗算して遅延信号に重み付けをする処理に対応する（■
参照）。以下、同様にしてタップディレィ２４のタップ
出力ＴＯｎまで重み付は処理し、かつ累算していく。す
なわち、ステップＳ５６でレジスタ　（ＭＲ）７１の値
にレジスタ（ＡＲ）７２の値を加算してこの加算値を今
までの累算値としてレジスタ（ＡＲ）７２にセットしく
ＭＲ＋ＡＲ−ＡＲ）　、右チヤンネルエンベロープ係数
ＴＲＬＮがセットされたレジスタ（ＭＯ）６２の値とタ
ップディレィ２４出力ＴＯＩがセットされたレジスタ（
Ｍｌ）６３の値を乗算してその値をレジスタ（ＭＲ）７
１にセットする（ＭＯＸＭＩ→ＭＲ）とともに、係数メ
モリ（Ｐ）５３から右チヤンネルエンベロープ係数ＴＲ
Ｌ２を読み出してレジスタ（ＭＯ）６２にセットしくＰ
　（ＴＲＬ２）→ＭＯ）、ワークメモリ（Ｗ）５４から
タップディレィ２４出力ＴＯ２を読み出してレジスタ（
Ｍｌ）６３にセットする（Ｗ（ＴＯ２）→Ｍｌ）。次い
で、ステップＳ５７でレジスタ（ＭＲ）７１の値にレジ
スタ（ＡＲ）７２の値を加算してこの加算値を累算値と
してレジスタ　（ＡＲ）７２にセットしくＭＲ＋ＡＲ−
ＡＲ）、右チヤンネルエンベロープ係数ＴＲＬ　１がセ
ットされたレジスタ（ＭＯ）６２の値とタップディレィ
２４出力ＴＯＩがセットされたレジスタ（Ｍｌ）６３の
値を乗算してその値をレジスタ（ＭＲ）７１にセットす
る（ＭＯＸＭｌ−ＭＲ）。

すなわち、第２図において、タップディレィ２４の右チ
ャンネルの最後のタップ出力ＴＯＮに乗算器３６により
右チヤンネルエンベロープ係数ＴＲＬｌを乗算して遅延
信号に重み付けをする処理に対応する（Ｏ参照）。次い
で、ステップＳ５８でレジスタ（ＭＲ）７１の値にレジ
スタ（ＡＲ）７２の値を加算してこの加算値を累算値と
してレジスタ（ＡＲ）７２にセットする（ＭＲ＋ＡＲ→
ＡＲ）。すなわち、第２図において、タップ出力Ｔｏｎ
に乗算器３６で重み付けをした値を今まで処理した右チ
ャンネルの累算値に更に累算する処理に対応する（■参
照）。次いで、ステップＳ５９でレジスタ（ＡＲ）７２
に格納されている右チヤンネル累算値をレジスタ（ＳＲ
）７４に移しくＡＲ−、ＳＲ）　、ステップＳ６０で上
記演算によりレジスタ（ＳＲ）７４にセットされた値を
右チヤンネル累算出力データＲＯＴとしてワークメモリ
（Ｗ）５４の該当するアドレス（９＋２ｎ）に書き込む
（ＳＲ−Ｗ　（ＲＯＴ））。次いで、ステップＳ６１で
ワークメモリ（Ｗ）５４から上記処理で記憶された右チ
ヤンネル出力ＲＯＴを読み出して出力レジスタ（ＯＲ）
７５に転送して（Ｗ（ＲＯＴ）→０Ｒ）Ｒチャンネル処
理を終え、再び上記ステップＳ５１に戻り、同様の処理
を１サンプリング周期毎に繰り返すと第２図に示す右チ
ヤンネル処理が実行され、所望の残響効果付加を得るこ
とができる。また、左チヤンネル累算処理も全く同様に
して処理することができる。

以上説明したように、本実施例によれば、初期反射音形
成のための遅延を行なうタップディレィ２１と残響効果
付加のための遅延を行なうタップディレィ（タップディ
レィ手段）２４との間にオールパスフィルタ（全域通過
フィルタ）２２．２３を２段直列に設けるようにしてい
るので、残響効果を付加すべき入力信号データＩＮはオ
ールパスフィルタ２２．２３を通過するときに沢山の遅
延成分からなる多数の信号となり、タップディレィ２４
に入力される際には遅延成分を持つ多数の信号ＡＯ２し
て入力される。そして、タップディレィ２４では多数の
信号に増加されて入力された信号ＡＯ２それぞれにつき
残響効果を付加するための遅延出力ＴＯ１〜ＴＯ２ｎが
出力される。従って、タップディレィ２４からはいわゆ
るフラッタエコーのない十分な数の遅延出力が出力され
ることになるため、より自然な臨場感のある残響効果を
得ることができる。特に、本実施例では、タップディレ
ィ２４の前段にオールパスフィルタ２２．２３を付加し
、タップディレィ２４からはその出力ＴＯＩ〜ＴＯ２ｎ
を右チャンネルと左チャンネルの２グループに分けてエ
ンベロープ係数ＴＲＬＩ−ＴＬＬＮに重み付けをし、か
つ累算するようにしているので、左右面チャンネルそれ
ぞれに十分な残響密度を得ることができ、任意のエンベ
ロープを持った擬似ステレオ残響音を発生することが可
能になる。また、十分な残響密度を得ることができるこ
とからタップディレィ２４の構造をタップ数が少ない簡
易なものとすることができ、装置を小型化にしてコスト
低減を図ることができる。

なお、本実施例ではオールパスフィルタ２２゜２３を２
段直列に設けているが、１個あるいは２個以上の個数及
び接続方法でもよい。

また、本実施例では初期反射音を形成するため入力信号
データは先ずタップディレィ２１に入力される構成とな
っているが、所定周期でサンプリングされた入力信号デ
ータを夫々異なる遅延時間をもたせて出力する複数の遅
延出力タップを有するタップディレィ手段を有するもの
であれば、かかる初期反射音形成のためのタップディレ
ィ２１を具備しない残響効果付加装置にも適用可能であ
ることは言うまでもない。

また、本実施例ではタップディレィ２４からの出力を左
右２チャンネルのグループに分けて重み付は及び累算処
理をしているが、これに限らず、例えば上記２チャンネ
ル以上の数のチャンネルあるいは１チヤンネル（モノラ
ル）であってもよい。

さらに、上記オールパスフィルタ２２．２３やタップデ
ィレィ２１．２４等を構成する遅延回路の数、波形デー
タメモリの容量などは上述した実施例に限られるもので
はなく、例えばそれぞれを増やすようにしてもよいこと
は言うまでもない。

［発明の効果〕 本発明によれば、所定周期でサンプリングされた入力信
号データを夫々異なる遅延時間をもたせて出力する複数
の遅延出力部を有するタップディレィ手段の前段に、入
力信号データの遅延成分を増加させる全域通過フィルタ
手段を設けるように構成しているので、タップディレィ
手段には全域通過フィルタ手段によって遅延成分が増加
された信号について残響効果が付加されることになり、
十分な残響密度を得ることによって残響効果を格段に向
上させることができ、また、タップディレィ手段の構造
を大幅に簡略化することができる。

さらに、全域通過フィルタ手段をタップディレイ手段の
前段に設けているので、出力が複数チャンネルになって
も全域通過フィルタ手段の数を増やす必要がなく、チャ
ンネルを増やしても装置の複雑化、コストアップにつな
がらない利点がある。

【図面の簡単な説明】

第１図〜第１７図は本発明に係る残響付加装置の一実施
例を示す図であり、 第１図はその残響付加装置の全体構成図、第２図はその
残響付加装置の機能ブロック図、第３図はそのオールパ
スフィルタのブロック図、第４図はその重み付は係数と
エンベロープの関係を示す図、 第５図はそのＤＳＰの内部回路構成図、第６図はその係
数メモリ（Ｐ）の内部構成を示す図、 第７図はそのワークメモリ（Ｗ）の内部構成を示す図、 第８図はその遅延オフセットメモリ（Ｔ）の内部構成を
示す図、 第９図はそのＣＰＵのパラメータ設定処理を示すフロー
チャート、 第１０図はそのエンベロープテーブルＥＶＴ。 遅延メモリのアドレス値ＴＤＴ及びリバーブタイムＲＶ
Ｔ等の関係を説明するための図、第１１図はそのエンベ
ロープテーブルＥＶＴを示す図、 第１２図はそのエンベロープのかかり具合を示すパラメ
ータＥＬＶＬを説明するための図、第１３図はそのエン
ベロープ係数ＴＲＬの算出方法を説明するための図、 第１４図はそのＤＳＰの全体の動作を示すフローチャー
ト、 第１５図はそのタップディレィを実現するためのＤＳＰ
の動作を示すフローチャート、第１６図はそのオールパ
スフィルタを実現するためのＤＳＰの動作を示すフロー
チャート、第１７図はその右チャンネルの累算処理を実
現するためのＤＳＰの動作を示すフローチャートである
。 ｌ・・・・残響付加装置、１１・・・・ＣＰＵ、１２・
・・・ＲＯＭ、１３・・・・ワーク用ＲＡＭ、１４・・
・・ＤＳＰ、１５・・・・操作子、１６・・・・遅延用
メモリ　（Ｅ）、２１・・・・タップディレィ、２２，
２３・・・・オールパスフィルタ（全域通過フィルタ手
段）、２４・・・・タップディレィ（タップディレィ手
段）　、２５，２７．２９〜４０・・・・乗算器（重付
は手段）、２６．２８・・・・累算器（累算手段）、５
１・・・・プログラムメモリ、５３・・・・係数メモリ
（Ｐ）　、５４・・・・ワークメモリ（Ｗ）、５５・・
・・遅延オフセットメモリ（Ｔ）。 特許出願人　カシオ計算機株式会社 第 図 第 図 多重１，１ 第６図 １搬暑虻メｔリ　（Ｐ）メＬリマ・リフ０第 図 第 図 第１４ 図 第１５図 第１６図

Claims (3)

【特許請求の範囲】
1. （１）所定周期でサンプリングされた入力信号データを
   夫々異なる遅延時間を持たせて出力する複数の遅延出力
   部を有するタップディレイ手段と、前記タップディレイ
   手段からの出力を夫々重み付けする重付け手段と、 前記重付け手段の出力を累算する累算手段とを備えた残
   響付加装置において、 前記タップディレイ手段の前段に、前記入力信号データ
   の遅延成分を増加させる全域通過フィルタ手段を設ける
   ように構成したことを特徴とする残響付加装置。
2. （２）前記累算手段は、前記重付け手段からの出力を複
   数のグループに分けて各グループを累算することを特徴
   とする請求項１記載の残響付加装置。
3. （３）前記タップディレイ手段は、前記各遅延出力に対
   応して書き込み用及び読み出し用のオフセットアドレス
   を複数個記憶したパラメータ記憶手段と、 前記入力信号データをサンプリングに対応して前記書き
   込み用オフセットアドレスに対応するエリアに順次記憶
   するとともに、前記読み出し用オフセットアドレスに対
   応するエリアから読み出す遅延用メモリ手段と、 を含んで構成されることを特徴とする請求項１記載の残
   響付加装置。