JPH04127423A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH04127423A
JPH04127423A JP25049190A JP25049190A JPH04127423A JP H04127423 A JPH04127423 A JP H04127423A JP 25049190 A JP25049190 A JP 25049190A JP 25049190 A JP25049190 A JP 25049190A JP H04127423 A JPH04127423 A JP H04127423A
Authority
JP
Japan
Prior art keywords
source
metal
insulating film
deposited
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25049190A
Other languages
Japanese (ja)
Inventor
Takayuki Fujii
隆行 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP25049190A priority Critical patent/JPH04127423A/en
Publication of JPH04127423A publication Critical patent/JPH04127423A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

PURPOSE:To obtain a method of forming a source-drain electrode whose electromigration-resistant property is excellent by a. method wherein, after a high-melting-point metal has been deposited on the whole surface, it is etched anisotropically and the sidewall of the high-melting-point metal is formed only on the side face of a pad. CONSTITUTION:At this manufacturing method of a semiconductor device, an insulating film 2 is deposited on a GaAs substrate 1 having an n-type layer, and a resist 3 in which a source-drain region has been opened is formed on the insulating film 2. Then, the resist 3 and the insulating film 2 are etched anisotropically; a metal 4 used to form a source-drain electrode is vapor- deposited. Then, the resist 3 is wet-etched and removed; a heat treatment is executed to form a source-drain electrode 4. Then, a pad 5 composed of a low-resistance metal is formed. Then, a high-melting-point metal Mo 6 is applied to the whole surface; the whole surface is etched; the sidewall of the Mo 6 is formed on the side face of the pad 5. Then, an insulating film 7 is deposited; a contact hole is formed; after that, an interconnection 9 is formed. As a result, it is possible to restrain the defect of a source-drain metal by an electromigration.

Description

【発明の詳細な説明】 〔産業上の利用分野ゴ この発明は半導体装置の製造方法に関し、特にエレクト
ロマイグレーションの抑制を図った1−ヌ・ドレイン電
極の形成法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming a 1-drain electrode in which electromigration is suppressed.

〔従来の技術〕[Conventional technology]

第2図は従来のシース・ドレイン電極の主製造工程を示
し、以下これを用いて従来の方法を説明する。
FIG. 2 shows the main manufacturing process of a conventional sheath/drain electrode, and the conventional method will be explained below using this diagram.

まず第2図(8)に示すようにnff11層を有するG
a As基板(1)上に絶縁膜(2)をプラズマCVD
法などにより堆積させ、絶縁膜(2)上に転写技術によ
りシース・ドレイン領域が開口したレジスト(3)を形
成する。
First, as shown in Fig. 2 (8), a G
a Plasma CVD insulating film (2) on As substrate (1)
A resist (3) having an open sheath/drain region is formed on the insulating film (2) by a transfer technique.

次に第2図6)に示すようにレジスト(3)をマスクに
、RIE法などにより絶縁膜(2)の異方性エツチング
を行ない、ソース・ドレイン電極を形成するための金属
(4)を蒸着する。
Next, as shown in Figure 2 (6), using the resist (3) as a mask, the insulating film (2) is anisotropically etched by RIE or the like, and the metal (4) for forming the source/drain electrodes is etched. Deposit.

次に第2図(C)に示すようにレジスト(3)をウェッ
トエツチングにより除去し400℃数分の熱処理を行な
うことにより、シース・ドレイン電極(4)を形成する
Next, as shown in FIG. 2(C), the resist (3) is removed by wet etching and heat treatment is performed at 400° C. for several minutes to form a sheath/drain electrode (4).

次に第2図(d)に示すようにプラズマCVD法なとに
より絶縁膜(7)を堆積させ、転写技術、RIE法など
によりコンタクトホール(8)を形成する。
Next, as shown in FIG. 2(d), an insulating film (7) is deposited by a plasma CVD method or the like, and a contact hole (8) is formed by a transfer technique, an RIE method, or the like.

次に第2図(e)に示すように、蒸着・リフトオフ法あ
るいは7バツタ・イオンミリング法により配線(9)を
形成する。
Next, as shown in FIG. 2(e), wiring (9) is formed by a vapor deposition/lift-off method or a seven-butter ion milling method.

[発明が解決しようとする課題] 従来の半導体装置IJ!l造方法では第2図(elに示
すように転写技術の合わせ精度から1μm以上ノーメト
レイン金属だけの部分が存在する。
[Problem to be solved by the invention] Conventional semiconductor device IJ! In the 1 manufacturing method, as shown in FIG. 2 (el), due to the alignment accuracy of the transfer technology, there are parts of nometrain metal that are more than 1 μm thick.

シース・ドレイン電極は通常Ni 、 AuGa共晶を
400℃程度の熱処理を行ない合金化することによりオ
ーミック特性を得ることができるが、この熱処理により
シース・ドレイン金属自体の抵抗が5倍程度高くなる。
The sheath/drain electrode can usually obtain ohmic characteristics by heat-treating Ni and AuGa eutectic at about 400° C. to form an alloy, but this heat treatment increases the resistance of the sheath/drain metal itself by about five times.

そのため電気密度が大きくなった場合エレクトロ・コイ
がレーションによりシース・ドレイン金属だけの部分に
欠損が生じるという問題点があった。
Therefore, when the electric density becomes large, there is a problem in that electro-coil rations cause defects in only the sheath/drain metal parts.

この発明は上記のような問題を解消するためになされた
もので、エレクトロコイがレーションに対する耐性に優
れたシース・ドレイン電極を形成することを目的とする
、 1課題を解決するための手段] この発明に係る半導体装置の製造方法は、シース・ドレ
イン電極上に低抵抗金属からなるパッドを形成し、該パ
ッド側面に高融点金属の側壁を形成するようにしたもの
である。
This invention was made to solve the above-mentioned problems, and aims to form a sheath/drain electrode with excellent resistance to electrocoil ration. A method of manufacturing a semiconductor device according to the invention includes forming a pad made of a low resistance metal on a sheath/drain electrode, and forming a sidewall made of a high melting point metal on the side surface of the pad.

C作用フ この発明においては4ノーヌ・ドレイン金属だけの部分
が減少するため、エレクトロマイがレーションによるシ
ース・ドレイン金属の欠損がかなり抑制され、信頼性の
高いソース・ドレイン電極を容易に形成することができ
る。
In this invention, since the portion of only the drain metal is reduced, defects in the sheath/drain metal due to electromigration are considerably suppressed, and highly reliable source/drain electrodes can be easily formed. I can do it.

[実施例J 以下、この発明の一実施例を図について説明する。[Example J An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例による半導体装置の製造方法
を工程順に示したものである。
FIG. 1 shows a method for manufacturing a semiconductor device according to an embodiment of the present invention in the order of steps.

第1図(8)に示すようにn型層を有するG3As基板
(1)上に絶縁膜(2)をプラズマCVD法などにより
堆積させ、絶縁膜(2)上に転写技術によりシース・ド
レイン領域が開口したレジスト(3)を形成する。
As shown in FIG. 1 (8), an insulating film (2) is deposited on a G3As substrate (1) having an n-type layer by a plasma CVD method, and a sheath/drain region is deposited on the insulating film (2) by a transfer technique. A resist (3) with openings is formed.

次に第1図(b)に示すようにレジスト(3)をマヌク
に、RIE法などにより、絶縁膜(3)の異方性エツチ
ングを行ない、ソース・ドレイン電極を形成するための
金属(4)を蒸着する、 次に第1図(c)に示すように、レジスト(3)をウェ
ットエツチングにより除去し、400℃数分の熱処理を
行なうことによりシース・ドレイン電FM(41t−形
成する。
Next, as shown in FIG. 1(b), using the resist (3) as a mask, the insulating film (3) is anisotropically etched by RIE method or the like, and the metal (4) for forming source/drain electrodes is etched. ) is vapor deposited. Next, as shown in FIG. 1(c), the resist (3) is removed by wet etching, and heat treatment is performed at 400 DEG C. for several minutes to form a sheath/drain electrode FM (41t-).

次に第1図(d)に示すように、蒸着・リフトオフ法あ
るいはヌバツタイオンミリング法により低抵抗な金属、
例えばAu/T1からなるパッド(5)を形成する。
Next, as shown in Figure 1(d), a low-resistance metal is produced using the vapor deposition/lift-off method or the Nubatsuta ion milling method.
For example, a pad (5) made of Au/T1 is formed.

次に第1図(e)に示すように、スパッタ法あるいは蒸
着法により高融点金属 例えばMo(6)を全面に被着
させ、第1図(f)に示すようにCF4+02や5F1
iがスなどを用いた反応性イオンエツチングにより全面
をエツチングし、パッド(5)側面にのみ、Mo (6
)の側壁を形成する。
Next, as shown in FIG. 1(e), a high melting point metal such as Mo(6) is deposited on the entire surface by sputtering or vapor deposition, and as shown in FIG. 1(f), CF4+02 or 5F1
The entire surface is etched by reactive ion etching using a silicone material, and Mo (6) is etched only on the side of the pad (5).
) form the side walls of the

次に第1口伝)に示すようにプラズマCVD法などによ
り絶縁膜(7)を堆積させ転写技微・RIE法などによ
りコンタクトホールを形成後、蒸着・リフトオフ法ある
いはスパッタ・イオンミリング法により配線(9)を形
成する。
Next, as shown in the first oral history, an insulating film (7) is deposited by plasma CVD method, etc., and contact holes are formed by transfer technique, RIE method, etc., and then wiring ( 9).

なお上記実施例ではパッド(5)をA u / T i
により形成したが、MOlWなどの高融点金属、A1.
Auなどの低抵抗金属を主体とした他の多層構造の金属
膜を用いてもよい。
In the above embodiment, the pad (5) is A u / T i
However, high melting point metal such as MOLW, A1.
Other multilayered metal films mainly made of low-resistance metals such as Au may also be used.

またパッド側面にU○の側壁を形成したが、W、Tiな
どの他の高融点金属、あるいは、A1なとを用いてもよ
く、全面エツチングにミリング法を用いればAuを用い
ることもできる。
Further, although the side walls of U◯ are formed on the side surfaces of the pads, other high melting point metals such as W and Ti, or A1 may be used, and Au can also be used if a milling method is used for etching the entire surface.

〔発明の効果J 以上のようにこの発明によれば、シース・ドレイン領域
上に低抵抗金属からなるパッドを形成し該パッド側面に
高融点金属からなる側壁を形成しているため、シース・
ドレイン金属だけの部分が減少り、エレクトロマイがレ
ーションによるシース・ドレイン金属の欠損が抑制でき
、信頼性が高いシース・ドレイン電極を得ることができ
る。
[Effects of the Invention J As described above, according to the present invention, a pad made of a low resistance metal is formed on the sheath/drain region, and a side wall made of a high melting point metal is formed on the side surface of the pad, so that the sheath/drain region is
The portion containing only the drain metal is reduced, and loss of the sheath/drain metal due to electromigration can be suppressed, making it possible to obtain a highly reliable sheath/drain electrode.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例による半導体装置の製造方
法を示す断面図、第2図は従来の半導体装置の製造工程
を示す断面図である。 (1)はn型層を有するGaAs基板、(2)、(7)
は絶縁膜、(3)はレジスト、(4)はシース・ドレイ
ン電極、(5)はパッド、(6)は1ilo層、(8)
はコンタクトホール、(9)は配線金属である。 なお図中同一符号は同−又は相当部分を示す。 代 理 人 大 岩 増 雄 第1図(ゼの1) 第1図(ぞtn2) 平成 3年 4月23日
FIG. 1 is a sectional view showing a method of manufacturing a semiconductor device according to an embodiment of the present invention, and FIG. 2 is a sectional view showing a conventional manufacturing process of a semiconductor device. (1) is a GaAs substrate with an n-type layer, (2), (7)
is an insulating film, (3) is a resist, (4) is a sheath/drain electrode, (5) is a pad, (6) is an 1ilo layer, (8)
(9) is a contact hole, and (9) is a wiring metal. Note that the same reference numerals in the figures indicate the same or equivalent parts. Agent Masuo Oiwa Figure 1 (Zeno1) Figure 1 (Zotn2) April 23, 1991

Claims (1)

【特許請求の範囲】[Claims] n型層を有するGaAs基板上に絶縁膜を形成しソース
・ドレイン領域を開口し、該開口部にソース・ドレイン
電極を形成する工程、該ソース・ドレイン電極上に低抵
抗金属からなるパッドを形成する工程、全面に高融点金
属を堆積後全面を異方性エッチングすることにより該パ
ッド側面にのみ高融点金属の側壁を形成することを特徴
とする半導体装置の製造方法。
Forming an insulating film on a GaAs substrate having an n-type layer, opening source/drain regions, forming source/drain electrodes in the openings, and forming pads made of low resistance metal on the source/drain electrodes. A method for manufacturing a semiconductor device, comprising: depositing a high melting point metal on the entire surface and then anisotropically etching the entire surface to form a sidewall of the high melting point metal only on the side surface of the pad.
JP25049190A 1990-09-18 1990-09-18 Manufacture of semiconductor device Pending JPH04127423A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25049190A JPH04127423A (en) 1990-09-18 1990-09-18 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25049190A JPH04127423A (en) 1990-09-18 1990-09-18 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH04127423A true JPH04127423A (en) 1992-04-28

Family

ID=17208659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25049190A Pending JPH04127423A (en) 1990-09-18 1990-09-18 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH04127423A (en)

Similar Documents

Publication Publication Date Title
JPH0354464B2 (en)
US5422307A (en) Method of making an ohmic electrode using a TiW layer and an Au layer
JPH07161659A (en) Semiconductor device and its manufacture
JP2868008B1 (en) Semiconductor device and manufacturing method thereof
JPH04229618A (en) Integrated circuit device contact and formation method thereof
JPS6190445A (en) Semiconductor device
JPH04127423A (en) Manufacture of semiconductor device
JPH10284437A (en) Method for forming metal interconnection layer of semiconductor device
JPH0697288A (en) Manufacture of semiconductor device
JPS61187369A (en) Manufacture of thin film transistor
JP4147441B2 (en) Compound semiconductor device
KR100191710B1 (en) Metal wiring method of semiconductor device
JPH05167063A (en) Ohmic electrode, its formation method and semiconductor device
JPH0394451A (en) Wiring structure of semiconductor device
JPS60244075A (en) Manufacture of e/d structure integrated circuit
JPH0434939A (en) Semiconductor device and manufacture thereof
JPS6217391B2 (en)
JP2924085B2 (en) Manufacturing method of electrode line
JP3123217B2 (en) Method of forming ohmic electrode
JPH04287973A (en) Manufacture of compound semiconductor device
JPS60123026A (en) Manufacture of semiconductor device
JPS59189657A (en) Manufacture of semiconductor device
JPS6240770A (en) Manufacture of semiconductor device
JPS6279675A (en) Compound semiconductor device
JPS6053020A (en) Manufacture of semiconductor device