JPH04123464A - Ic frame - Google Patents
Ic frameInfo
- Publication number
- JPH04123464A JPH04123464A JP24501690A JP24501690A JPH04123464A JP H04123464 A JPH04123464 A JP H04123464A JP 24501690 A JP24501690 A JP 24501690A JP 24501690 A JP24501690 A JP 24501690A JP H04123464 A JPH04123464 A JP H04123464A
- Authority
- JP
- Japan
- Prior art keywords
- stitch
- gnd
- frame
- chip
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000853 adhesive Substances 0.000 claims abstract description 7
- 230000001070 adhesive effect Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＩＣのＧＮＤラインを強化するＩＣフレー
ムに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an IC frame that strengthens the GND line of an IC.
第２図は従来より使用されているフレームにＩＣチップ
を載置して電極を接続した一例を示す平面である。この
図で、１はＩＣチップ、２，３゜４は前記ＩＣチップ１
と外部リードとを接続する電極（ボンディングパッド）
、５は前記ＩＣチップ１を載置する金属板（ダイパッド
） ６は前記各ボンディングパッド２〜４と外部リード
を接続するワイヤ、７は前記ＩＣチップ１のボンディン
グパッド２〜４とワイヤ６により接続される外部リード
のステッチ部分である。また、８はグイパッド５側に設
けたＩＣチップ１のボンディングパッド２〜４の所定の
ものと接続するステッチ部分である。９は前記ダイパッ
ド５および外部リードのステッチ部分７，８を含めたＩ
ＣフＬ・−ムである。FIG. 2 is a plan view showing an example of a conventionally used frame in which an IC chip is mounted and electrodes are connected. In this figure, 1 is an IC chip, and 2,3°4 is the IC chip 1.
Electrodes (bonding pads) that connect the and external leads
, 5 is a metal plate (die pad) on which the IC chip 1 is placed; 6 is a wire connecting each of the bonding pads 2 to 4 with external leads; and 7 is connected to the bonding pads 2 to 4 of the IC chip 1 by the wire 6. This is the stitched part of the external lead. Further, 8 is a stitch portion connected to a predetermined one of the bonding pads 2 to 4 of the IC chip 1 provided on the Gui pad 5 side. 9 is I including the die pad 5 and the stitched parts 7 and 8 of the external leads.
It is C frame.
最近の高集積化が進むＩＣ，例えばゲートアレイ方式、
スタンダードセル方式等で作るチップではかなり回路電
流が多くなってきた。それとともに、動作周波数も高く
なり、ますますロジックを使うＩＣでは回路電流が増大
する傾向となっている。それに対応した方法として、上
記した第２図の方法がとられている。つまり、ダイパッ
ド５にＩＣチップ１を載置してＩＣの外部電極となるス
テッチ部分７とＩＣのボンディングパッド２をワイヤ６
で接続することにより、ＩＣチップ１の内部の電極が外
部ピンに出る乙とになる。また、ＩＣチップ１内のボン
ディングパッド４がＧＮＤラインに接続されていれば、
外部のステッチと接続することにより、外部ピンとして
ＧＮＤラインが外部に出ることになる。このようにして
通常のピンに対して処理してきた。Recently, highly integrated ICs such as gate array type,
Chips made using the standard cell method require considerably more circuit current. At the same time, operating frequencies have also increased, and ICs that increasingly use logic tend to require increased circuit currents. As a method corresponding to this, the method shown in FIG. 2 described above has been adopted. That is, the IC chip 1 is placed on the die pad 5, and the stitched portion 7 that becomes the external electrode of the IC and the bonding pad 2 of the IC are connected to the wire 6.
By making the connection, the internal electrodes of the IC chip 1 will be exposed to the external pins. Moreover, if the bonding pad 4 in the IC chip 1 is connected to the GND line,
By connecting to an external stitch, the GND line will come out as an external pin. In this way, normal pins were processed.
しかし、上述の回路電流増大に対しての対応については
、ＧＮＤピンを外部に多く出すことにより行うが、ＩＣ
の制約からピンを多く出せない場合が多い。その対応と
して、第２図に示したように、グイパッド５側に突起、
すなわちステッチ部分８を設けてこのステッチ部分８と
ＩＣチップ１のボンディングパッド３，４とをワイヤ６
で接続することにより、ＩＣチップ１のＧＮＤを外部に
接続したのと同等の機能を果すようにしている。However, the above-mentioned increase in circuit current can be countered by extending more GND pins to the outside.
In many cases, it is not possible to produce as many pins as possible due to constraints. As a countermeasure, as shown in FIG.
That is, a stitched portion 8 is provided, and this stitched portion 8 and the bonding pads 3 and 4 of the IC chip 1 are connected by a wire 6.
By connecting the GND of the IC chip 1 to the outside, the same function as connecting the GND of the IC chip 1 to the outside is achieved.
〔発明が解決しようとする課題〕
従来のＩＣフレームは、以上のように構成されているが
、ＩＣチップ１のボンディングパッド２〜４のピノの機
能が個々に遅うため、グイパッド５側にステッチ部分８
を設けても、共通にそのフし・−ムが使えることはあま
りなく、シたがって、個々のＩＣチップごとにフレーム
を開発していた。[Problems to be Solved by the Invention] The conventional IC frame is configured as described above, but since the functions of the pins of the bonding pads 2 to 4 of the IC chip 1 are delayed individually, stitching is required on the side of the pad 5. part 8
Even if a frame was established, it was not often that the frame could be used in common, and therefore a frame was developed for each individual IC chip.
また、共通に使用する場合には、第２図に示した突起箇
所８Ａが出ているため、この部分をワイヤ６がクロスし
てしまい、これがグイパッド５とショートシてしまう危
険性があるという問題点があった。In addition, when used in common, since the protrusion 8A shown in FIG. There was a point.
この発明は、上記のような問題点を解消するためになさ
れたもので、個々のＩＣチップで共通に使用でき、かつ
各ステッチ部分のワイヤがグイパッドとジョーＩ・シな
いＩＣフレームを得ることを目的とする。This invention was made in order to solve the above-mentioned problems, and it is possible to obtain an IC frame that can be used in common with individual IC chips, and in which the wires of each stitched part do not connect to the guide pad or the jaw I. purpose.
この発明に係るＩＣフレームは、ＩＣチップを載置する
グイパッドの周囲にリング状のステッチを設け、このリ
ング状のステッチと外部リードのステッチ部分との所要
箇所を絶縁して接着したものである。In the IC frame according to the present invention, a ring-shaped stitch is provided around a guide pad on which an IC chip is placed, and the ring-shaped stitch and the stitched portion of the external lead are insulated and bonded at required locations.
この発明においては、ステッチをリング状にして通常の
ステッチ部分の下に設けたことにより、ボッディングパ
ッドをＩＣチップ内に自由ニ設定でき、これに自由に接
続できる。In this invention, by forming the stitch in a ring shape and providing it below the normal stitch portion, the bodding pad can be freely set within the IC chip and can be freely connected thereto.
以下、この発明の一実施例を第１図について説明する。 An embodiment of the present invention will be described below with reference to FIG.
第１図において、１〜７は第２図と同じものであり、１
０は前記グイパッド５の周囲に設けられたリング状のス
テッチで、例えばＧＮＤ専用ステッチ、１１は前記ステ
ッチ部分７とＧＮＤ専用のリング状のステッチ１ｏとを
絶縁性の接着剤で接着する接着部分である。これらでＩ
Ｃフレーム１２が構成されている。In Figure 1, 1 to 7 are the same as in Figure 2, and 1
0 is a ring-shaped stitch provided around the Gui pad 5, for example, a GND-dedicated stitch, and 11 is an adhesive part where the stitch part 7 and the GND-dedicated ring-shaped stitch 1o are bonded with an insulating adhesive. be. With these I
A C frame 12 is configured.
第１図において、ステッチ部分７とＩＣチップ１内のボ
ンディングパッド２〜４を接続する方法については、従
来方法と同じであるが、回路電流増大によりＧＮＤライ
ンを強化しようと考えた場合、ボンディングパッド３と
ＧＮＤ専用のリング状のステッチ１０とを接続すれば良
く、さらに、ＧＮＤ専用のステッチ１０はリング状にな
っているため、ＩＣチップ１内の任意の個所にＧＮＤ用
ボンディングパッドを設置すれば簡単にＧＮＤライノを
強化できる。また、ステッチ部分７とＧＮＤ専用のリン
グ状のステッチ１ｏとは交差するすべての接着部分１１
で絶縁性が保たれていることにより、ＩＣフレームが製
造しやすい。In Fig. 1, the method of connecting the stitched portion 7 and the bonding pads 2 to 4 in the IC chip 1 is the same as the conventional method, but when considering strengthening the GND line by increasing the circuit current, the bonding pad 3 and the ring-shaped stitch 10 dedicated to GND.Furthermore, since the stitch 10 dedicated to GND is ring-shaped, a bonding pad for GND can be installed anywhere within the IC chip 1. You can easily strengthen GND Rhino. In addition, all adhesive parts 11 intersect with the stitch part 7 and the ring-shaped stitch 1o dedicated to GND.
Since the insulation properties are maintained, it is easy to manufacture IC frames.
なお、上記実施例では、強化するラインをＧＮＤとして
説明したが、電源ラインの強化の場合についても同様に
行えばよい。In the above embodiment, the line to be strengthened is GND, but the same method may be applied to strengthen the power supply line.
以上説明したように、乙の発明は、グイパッドの周囲の
外部リードのステッチ部分の下にリング状のステッチを
設け、このリング状のステッチと外部リードのステッチ
部分との所要個所を絶縁性ノ接’ＩＩＩ 剤で接着した
ので、ＩＣチップごとにフレムを開発することがなくな
り、効率よくフレームが使用でき、安価にＩＣフレーム
が得られるという効果がある。As explained above, the invention of B provides a ring-shaped stitch under the stitched part of the external lead around the Guipad, and connects the ring-shaped stitch and the stitched part of the external lead at required points with an insulating connection. Since the 'III agent was used to adhere the IC chips, it was no longer necessary to develop a frame for each IC chip, and the frame could be used efficiently, resulting in an IC frame being obtained at a low cost.
第１図はこの発明の一実施例を示すＩＣフレムの平面図
、第２図は従来のＩＣ″７ Ｌ−−ムの平面図である。
図において、１ばＩＣチップ、２〜４はボンディングパ
ッド、５はグイパッド、６はワイヤ、７は外部リードの
ステッチ部分、１０はＧＮＤ専用のリング状のステッチ
、１１は接着部分、１２はＩＣフレームである。
なお、各図中の同一符号は同一または相当部分を示す。
代理人 大 岩 増 雄 （外２名）第
図
■
Ｃ’７Ｌ、−ムFig. 1 is a plan view of an IC frame showing an embodiment of the present invention, and Fig. 2 is a plan view of a conventional IC frame. 5 is a pad, 5 is a Gui pad, 6 is a wire, 7 is a stitched part of an external lead, 10 is a ring-shaped stitch exclusively for GND, 11 is an adhesive part, and 12 is an IC frame. Note that the same reference numerals in each figure are the same. or a corresponding portion. Agent: Masuo Oiwa (2 others) Figure ■ C'7L, -M
Claims (1)
ＩＣチップのボンディングパッドとＩＣのピンとなる外
部リードのステッチ部分をワイヤで接続するＩＣフレー
ムにおいて、前記ダイパッドの周囲の前記外部リードの
ステッチ部分の下にリング状のステッチを設け、このリ
ング状のステッチと前記外部リードのステッチ部分との
所要個所を絶縁性の接着剤で接着したことを特徴とする
ＩＣフレーム。In an IC frame that includes a die pad on which an IC chip is placed, and further connects a bonding pad of the IC chip and a stitched portion of an external lead that becomes a pin of the IC with a wire, a wire is provided below the stitched portion of the external lead around the die pad. An IC frame characterized in that a ring-shaped stitch is provided, and the ring-shaped stitch and the stitched portion of the external lead are bonded at required locations with an insulating adhesive.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2245016A JP2522455B2 (en) | 1990-09-13 | 1990-09-13 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2245016A JP2522455B2 (en) | 1990-09-13 | 1990-09-13 | Semiconductor integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04123464A true JPH04123464A (en) | 1992-04-23 |
| JP2522455B2 JP2522455B2 (en) | 1996-08-07 |
Family
ID=17127323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2245016A Expired - Lifetime JP2522455B2 (en) | 1990-09-13 | 1990-09-13 | Semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522455B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003077315A3 (en) * | 2002-03-06 | 2004-01-08 | Motorola Inc | Multi-row leadframe |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6393139A (en) * | 1986-10-07 | 1988-04-23 | Nec Corp | Semiconductor integrated circuit device |
| JPH0180951U (en) * | 1987-11-20 | 1989-05-30 |
-
1990
- 1990-09-13 JP JP2245016A patent/JP2522455B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6393139A (en) * | 1986-10-07 | 1988-04-23 | Nec Corp | Semiconductor integrated circuit device |
| JPH0180951U (en) * | 1987-11-20 | 1989-05-30 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003077315A3 (en) * | 2002-03-06 | 2004-01-08 | Motorola Inc | Multi-row leadframe |
| US6838751B2 (en) | 2002-03-06 | 2005-01-04 | Freescale Semiconductor Inc. | Multi-row leadframe |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2522455B2 (en) | 1996-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09512961A (en) | Multi-layer lead frame for semiconductor devices | |
| JPH04307943A (en) | Semiconductor device | |
| JPH04123464A (en) | Ic frame | |
| JPH01143246A (en) | Semiconductor device | |
| CN101404271B (en) | Audio power amplifier package | |
| JPS6141246Y2 (en) | ||
| JPH0770666B2 (en) | Package for mounting integrated circuit devices | |
| JPS6081852A (en) | Semiconductor device | |
| JP3184384B2 (en) | Semiconductor device | |
| JPH0350842A (en) | Semiconductor device | |
| JPH06120426A (en) | Semiconductor integrated circuit | |
| JPH06326235A (en) | Semiconductor device | |
| JPH0513658A (en) | Lead frame for semiconductor device | |
| JPH02189956A (en) | Package for semiconductor device | |
| JPH01124227A (en) | Semiconductor device | |
| JPS6127646A (en) | Integrated circuit | |
| JP2000012770A (en) | Semiconductor device and manufacture thereof | |
| JPS59181656A (en) | Semiconductor device | |
| JPH04199670A (en) | Ic package lead frame | |
| JPH05315529A (en) | Resin-sealed semiconductor device | |
| JPH02307233A (en) | Integrated circuit | |
| JPH02295143A (en) | Integrated circuit | |
| JPH05129520A (en) | Semiconductor integrated circuit device and manufacture thereof | |
| JPH03222442A (en) | Ic package | |
| JPH0645503A (en) | Lead frame for resin seal type semiconductor device |