JPH04121778U - printed circuit board pad - Google Patents

printed circuit board pad

Info

Publication number
JPH04121778U
JPH04121778U JP3464591U JP3464591U JPH04121778U JP H04121778 U JPH04121778 U JP H04121778U JP 3464591 U JP3464591 U JP 3464591U JP 3464591 U JP3464591 U JP 3464591U JP H04121778 U JPH04121778 U JP H04121778U
Authority
JP
Japan
Prior art keywords
pad
pattern
printed circuit
circuit board
solid pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3464591U
Other languages
Japanese (ja)
Inventor
良隆 榎本
徳夫 阿萬
Original Assignee
日本電気データ機器株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気データ機器株式会社 filed Critical 日本電気データ機器株式会社
Priority to JP3464591U priority Critical patent/JPH04121778U/en
Publication of JPH04121778U publication Critical patent/JPH04121778U/en
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 信号線のパターンと接続されるパッドと電源
やグランド等のベタパターンと接続されるパッドとを等
しい熱容量を持って形成する。 【構成】 電源やグランド等のベタパターンとパッドと
の間に引出パターン部を形成して接続することによって
他の信号線のパターンと接続されているパッドと熱容量
を同等にする。
(57) [Summary] [Purpose] To form a pad connected to a signal line pattern and a pad connected to a solid pattern such as a power supply or ground to have the same heat capacity. [Structure] By forming and connecting a lead pattern portion between a solid pattern such as a power supply or ground pattern and a pad, the heat capacity is made equal to that of a pad connected to another signal line pattern.

Description

【考案の詳細な説明】[Detailed explanation of the idea]

【0001】0001

【産業上の利用分野】[Industrial application field]

本考案は表面実装部品をリフロー半田付するプリント基板のパッドに関し、特 に信号パターンと接続されるパッドとベタパターンと接続されるパッドとの熱容 量を等しくしたプリント基板のパッドに関する。 This invention relates to pads of printed circuit boards for reflow soldering of surface mount components. The heat capacity between the pad connected to the signal pattern and the pad connected to the solid pattern Concerning pads on printed circuit boards with equal amounts.

【0002】0002

【従来の技術】[Conventional technology]

従来、フラットICやチップ等の表面実装部品を半田付して接合するプリント 基板では、このプリント基板に形成された信号線,電源,グランド等のパターン に対応して夫々表面実装部品のリードと接続されるパッドが形成されている。信 号パターンは極めて微細な寸法で形成され、また電源やグランドのパターンはベ タパターンで形成されるのが一般である。 Conventionally, printing involves soldering and joining surface mount components such as flat ICs and chips. On the board, patterns for signal lines, power supply, ground, etc. formed on this printed circuit board. Pads to be connected to the leads of the surface mount components are formed corresponding to the respective leads. Faith The number pattern is formed with extremely fine dimensions, and the power and ground patterns are It is generally formed in a pattern.

【0003】 また電源およびグランドに対応するパッドは、図5または図6に示すようにフ ラットICのパッド5或いはチップのパッド8と電源やグランド等のベタパター ン4が直接接続されるように設計されていた。0003 In addition, the pads corresponding to power and ground are connected to the pads as shown in Figure 5 or 6. Pad 5 of the rat IC or pad 8 of the chip and a solid pattern for power supply, ground, etc. 4 was designed to be directly connected.

【0004】0004

【考案が解決しようとする課題】[Problem that the idea aims to solve]

上記従来の電源,グランド等のパッドはベタパターンに直接接続されているの で、信号パターンと接続されているパッドと熱容量の差が生じ、パッドの半田付 性が不均一となる。このため、リフロー半田付作業を行う場合に熱容量の大きい パッドでは未半田付部分が生じたり、或いは熱容量の小さいパッドでは半田が流 動して半田ショートが発生する虞がある。 The above conventional power supply, ground, etc. pads are directly connected to the solid pattern. , there is a difference in heat capacity between the signal pattern and the pad connected to it, resulting in a difference in the soldering of the pad. gender becomes uneven. For this reason, when performing reflow soldering work, Pads may have unsoldered parts, or pads with low heat capacity may cause solder to flow. There is a risk that solder short may occur due to movement.

【0005】 本考案の目的は、電源やグランド等のベタパターンと接続されるパッドと信号 パターンと接続されるパッドとの熱容量を等しくして未半田部分や半田ショート 等の発生を防止し得るプリント基板のパッドを提供することにある。[0005] The purpose of this invention is to connect pads and signals connected to solid patterns such as power supply and ground. Make the heat capacity equal between the pattern and the connected pad to prevent unsoldered areas and solder shorts. An object of the present invention is to provide a pad for a printed circuit board that can prevent the occurrence of such problems.

【0006】[0006]

【課題を解決するための手段】[Means to solve the problem]

本考案のプリント基板のパッドは、電源やグランド等のパッドとベタパターン との間に引出パターン部を備えて接続している。 The pad of the printed circuit board of this invention is a solid pattern with pads such as power supply and ground. A drawer pattern section is provided between the two for connection.

【0007】[0007]

【実施例】【Example】

次に本考案について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

【0008】 図1はフラットICの実装状態図、図2はチップの実装状態図、図3は本考案 の一実施例のフラットICパッド接続状態図,図4は本考案の一実施例のチップ パッド接続状態図である。[0008] Figure 1 is a diagram of the mounting state of a flat IC, Figure 2 is a diagram of the mounting state of a chip, and Figure 3 is a diagram of the present invention. Figure 4 shows a flat IC pad connection state diagram of an embodiment of the present invention. FIG. 3 is a diagram of a pad connection state.

【0009】 図1(A),(B)に示すようにプリント基板1には、実装部品となるフラッ トIC2のリード2aに応じて複数のパッド3が形成されており、これ等のパッ ド3とリード2aをリフロー半田付によって接合することで、フラットIC2を プリント基板1に表面実装している。[0009] As shown in FIGS. 1(A) and 1(B), the printed circuit board 1 has a flash mounted on it, which is a mounted component. A plurality of pads 3 are formed according to the leads 2a of the IC 2. By joining lead 3 and lead 2a by reflow soldering, flat IC 2 can be made. It is surface mounted on the printed circuit board 1.

【0010】 パッド3はプリント基板1に形成された信号パターンに接続されるパッド3と 電源やグランド等のベタパターン4に接続されるパッド5とによって構成されて いる。また図3に示すように、ベタパターン4とパッド5との間には引出パター ン部6が形成されている。このように、ベタパターン4とパッド5とを直接接続 することなく、引出パターン部6を介して接続することによって、パッド5を他 の信号パターンと接続されるパッド3と等しい熱容量を持って形成することが可 能である。0010 The pad 3 is connected to a signal pattern formed on the printed circuit board 1. It is composed of a pad 5 connected to a solid pattern 4 for power supply, ground, etc. There is. Furthermore, as shown in FIG. 3, there is a pull-out putter between the solid pattern 4 and the pad 5. A contact portion 6 is formed. In this way, connect the solid pattern 4 and pad 5 directly. By connecting the pad 5 through the drawer pattern part 6 without having to It can be formed to have the same thermal capacity as pad 3, which is connected to the signal pattern of It is Noh.

【0011】 また図2(A),(B)および図4に示すように、チップ7をプリント基板1 に接合する場合も同様に、ベタパターン4と接続されるパッド8とこのベタパタ ーン4との間に引出パターン部6が形成されている。[0011] In addition, as shown in FIGS. 2(A), (B) and FIG. Similarly, when bonding to the solid pattern 4, the pad 8 connected to the solid pattern 4 and this solid pattern A pull-out pattern portion 6 is formed between the ring 4 and the lead-out pattern portion 6 .

【0012】0012

【考案の効果】 以上説明したように本考案は、ベタパターンとパッドの間に引出パターン部を 形成することによって、ベタパターンと接続されるパッドと他の信号パターンと 接続されているパッドとが同等の熱効率となり、リフロー半田付によって実装部 品を接合した場合に半田ショートや未半田部分が発生することを減少させる効果 がある。[Effect of the idea] As explained above, the present invention has a drawer pattern section between the solid pattern and the pad. By forming pads connected to the solid pattern and other signal patterns, The thermal efficiency is the same as that of the connected pad, and the mounting area can be fixed by reflow soldering. The effect of reducing the occurrence of solder shorts and unsoldered parts when joining products. There is.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】フラットICの実装状態図である。FIG. 1 is a diagram of a mounting state of a flat IC.

【図2】チップの実装状態図である。FIG. 2 is a diagram of a chip mounting state.

【図3】本考案の一実施例のフラットICパッド接続状
態図である。
FIG. 3 is a diagram of a flat IC pad connection state according to an embodiment of the present invention.

【図4】本考案の一実施例のチップパッド接続状態図で
ある。
FIG. 4 is a diagram illustrating a chip pad connection state according to an embodiment of the present invention.

【図5】従来のフラットICパッド接続状態図である。FIG. 5 is a diagram of a conventional flat IC pad connection state.

【図6】従来のチップパッド接続状態図である。FIG. 6 is a diagram of a conventional chip pad connection state.

【符号の説明】[Explanation of symbols]

1 プリント基板 2 フラットIC 3,5,8 パッド 4 ベタパターン 6 引出パターン部 7 チップ 1 Printed circuit board 2 Flat IC 3,5,8 pad 4 Solid pattern 6 Drawer pattern section 7 chips

Claims (2)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】表面実装部品を接続するプリント基板のパ
ッドにおいて、信号パターンと接続されるパッドと電源
のベタパターンと接続されるパッドおよびグランドのベ
タパターンと接続されるパッドとの熱容量を等しくした
ことを特徴とするプリント基板のパッド。
Claim 1: In the pads of a printed circuit board that connect surface-mounted components, the heat capacities of the pads connected to the signal pattern, the pads connected to the power supply solid pattern, and the pads connected to the ground solid pattern are made equal. A printed circuit board pad characterized by:
【請求項2】電源のベタパターンとこのベタパターンと
接続されるパッドとの間およびグランドのベタパターン
とこのベタパターンと接続されるパッドとの間に夫々引
出パターン部を形成したことを特徴とする請求項1記載
のプリント基板のパッド。
2. A lead pattern portion is formed between a power supply solid pattern and a pad connected to this solid pattern, and between a ground solid pattern and a pad connected to this solid pattern, respectively. The printed circuit board pad according to claim 1.
JP3464591U 1991-04-18 1991-04-18 printed circuit board pad Pending JPH04121778U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3464591U JPH04121778U (en) 1991-04-18 1991-04-18 printed circuit board pad

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3464591U JPH04121778U (en) 1991-04-18 1991-04-18 printed circuit board pad

Publications (1)

Publication Number Publication Date
JPH04121778U true JPH04121778U (en) 1992-10-30

Family

ID=31917007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3464591U Pending JPH04121778U (en) 1991-04-18 1991-04-18 printed circuit board pad

Country Status (1)

Country Link
JP (1) JPH04121778U (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8263875B2 (en) 2006-09-15 2012-09-11 Kabushiki Kaisha Toyota Jidoshokki Surface mounting structure for a surface mounting electronic component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8263875B2 (en) 2006-09-15 2012-09-11 Kabushiki Kaisha Toyota Jidoshokki Surface mounting structure for a surface mounting electronic component

Similar Documents

Publication Publication Date Title
JPS594873B2 (en) printed wiring board
JPH0523569U (en) Printed circuit board pattern structure
JPH04121778U (en) printed circuit board pad
JPS6380595A (en) Printed wiring board
JPH04121781U (en) Printed circuit board pad structure
JPS6038292Y2 (en) Printed board
JP2636332B2 (en) Printed board
JPH0742162U (en) Hybrid IC structure
JP2845034B2 (en) Printed wiring board
JPH0621269Y2 (en) Ceramic circuit board
JPS631093A (en) Electronic parts mounting board device
JPH0459931U (en)
JP2510466Y2 (en) High-density mounting structure
JPH0546066U (en) Printed circuit board soldering land
JPS59180470U (en) Printed circuit board connection structure
JPH0710969U (en) Printed board
JPS62158865U (en)
JPS6114791A (en) Printed board for mounting electronic part
JPS645476U (en)
JPS6386462A (en) Manufacture of solid state relay
JPS6295858A (en) Surface mounting integrated circuit chip case
JPS62109481U (en)
JPH0459182U (en)
JPH0567048U (en) Printed circuit board equipment
JPH0279076U (en)