JPH04116959A - 密着型イメージセンサ - Google Patents

密着型イメージセンサ

Info

Publication number
JPH04116959A
JPH04116959A JP2237487A JP23748790A JPH04116959A JP H04116959 A JPH04116959 A JP H04116959A JP 2237487 A JP2237487 A JP 2237487A JP 23748790 A JP23748790 A JP 23748790A JP H04116959 A JPH04116959 A JP H04116959A
Authority
JP
Japan
Prior art keywords
image sensor
light
semiconductor image
chips
sensor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2237487A
Other languages
English (en)
Inventor
Kazumi Sadamatsu
和美 貞松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2237487A priority Critical patent/JPH04116959A/ja
Publication of JPH04116959A publication Critical patent/JPH04116959A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/10155Shape being other than a cuboid
    • H01L2924/10158Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明ζ友 ファクシミリやデジタル複写機などの画像
人力装置に用いられる密着型イメージセンサに関するも
のであム 従来の技術 返電 ファクシミリやデジタル複写機などのの画像入力
装置に用いられるイメージセンサ(よ 小型軽量化や高
性能化を図る目的で、フォトトランジスタやフォトダイ
オードからなる光検知素子アレイとバイポーラトランジ
スタやMOS、CCDなどの走査回路を内蔵した単結晶
シリコンの半導体イメージセンサチップを用いた密着型
イメージセンサが主に使用されていも この単結晶シリコンの半導体イメージセンサチップの実
装は フェースアップのワイヤーボンディング実装とフ
ェースダウンのフリップチップ実装やマイクロバンブボ
ンディング実装が提案され一部実用化されていも 以下図面を参照しなか仮 上記した従来の密着型イメー
ジセンサの一例について説明すも第5諷 第6図は従来
のワイヤーボンディング実装とマイクロバンブボンディ
ング実装を行った密着型イメージセンサの断面図であa 第5医 第6図において21は絶縁基板、 22は絶縁
基板21上に形成した回路導体層 23は半導体イメー
ジセンサチップ、 24は半導体イメージセンサチップ
23に内蔵した光検知素子アレイ、 25は半導体イメ
ージセンサチップ23を接着、固定するためのダイボン
ド剋 26は半導体イメージセンサチップ23と回路導
体層22を電気的に接続する金属線@  27は半導体
イメージセンサチップ23を保護するためのカバーガラ
ス28は半導体イメージセンサチップ23のボンデング
パット上に形成したバンブ、 11は情報光で原稿から
の反射光であa 以下第5図にもとずいて、フェースアップのワイヤーボ
ンディング実装した密着型イメージセンサについて詳細
に述べも アルミナやガラス等の絶縁基板21の表面に金や銀−白
金などの貴金属により所望する回路導体層22を形成し
た回路基板上J:、、単結晶シリコン型センサからなる
半導体イメージセンサチップ23をフェースアップで複
数個直線状又は千鳥状に高精度に配列して組入リエポキ
シ系の導電性を有するダイボンド剤25により回路基板
上に接着固定し ダイボンド後各半導体イメージセンサ
チップ23のボンディングパットと回路導体層22とを
ワイヤーボンド法により金やアルミニウムなどの金属細
線26で接続し しかる後接着剤を用いてカバーガラス
27と回路基板22を接着固定したハーメチック封止構
造を有したセンサ基板をクリップ端子で電気回路部品実
装済プリント基板とを電気的に接続してい九 以上のように構成した密着形イメージセンサ(よ原稿か
らの反射光である情報光11をカバーガラス27を透過
して半導体イメージセンサチップ23に内蔵した光検知
素子アレイ24に照射し 情報光11の強弱に応じた電
気信号を時系列的に得ていた (例えは 特開昭第60
−42974号公報) 次に第6図にもとずいて、フェースダウンのマイクロバ
ンブボンディング実装した密着型イメージセンサについ
て詳細に述べも ガラス等透光性を有する絶縁基板21の表面に金や銀−
白金などの貴金属により所望する回路導体層22を形成
した透光性回路基板上へ 単結晶シリコン型センサから
なる半導体イメージセンサチップ23のボンディングパ
ット上に金やアルミ等の導電性のバンブ28を形成し 
透光性回路基板上にバンブ付半導体イメージセンサチッ
プ23を透光性のダイボンド剤25を介してフェースダ
ウンで複数個直線状又は千鳥状に高精度に配列し加圧接
着固定することにより、回路導体層22と半導体イメー
ジセンサチップ23の電気的接続を行ったセンサ基板を
クリップ端子を用いて電気回路部品実装済プリント基板
とを電気的に接続してい九 以上のように構成した密着形イメージセンサは原稿から
の反射光である情報光11を回路導体層付き透光性の絶
縁基板21を透過して半導体イメージセンサチップ23
に内蔵した光検知素子アレイ24に照射し 情報光11
0強弱に応じた時系列の電気信号を得てい島 (例えば
 特開平第2−44742号公報) 発明が解決しようとする課題 しかしながら上記のようなフェースアップのワイヤーボ
ンディング実装した構成でζよ カバーガラスと絶縁基
板との接着封止材料に有機樹脂を用いた場合、有機樹脂
の水分浸透性が高いため耐湿性が乏しく、低融点ガラス
を用いた場合、カバーガラスと絶縁基板との熱膨張係数
の差で低融点ガラスに歪が入りマイクロクラックや剥離
が生じてしまい耐熱衝撃に乏しいなど信頼性に問題があ
りへ またカバーガラスが成形品であるため高価で低コ
スト化が図りにくいという問題点を有していた 次にフェースダウンのマイクロバンプボンディング実装
した構成では 回路導体層基板との電気的接続をとるに
必要な透光性絶縁接着剤の圧縮応力が熱衝撃や高温高温
状態で劣化し 電気的接続不良が発生するという問題点
を有してい九 またフリップチップ実装の場合にζよ 
半導体イメージセンサチップと絶縁基板との熱膨張係数
の差や絶縁基板に外部応力がかかった場合、直接バンプ
に歪を与え電気的接続不良が発生するなど信頼性が乏し
いという問題点を有していた 本発明は上記問題点に鑑へ 低コストで高信頼性の密着
型イメージセンサを提供するものであも課題を解決する
ための手段 上記問題点を解決するために本発明の密着型イメージセ
ンサC上  回路導体層を有する透光絶縁性の基板上に
半導体イメージセンサチップを複数個直線状に透光性接
着剤で接着固定し 半導体イメージセンサチップと回路
導体層を電気的に接続したもので、情報光を透光性の絶
縁基板側から半導体イメージセンサチップ裏面を通し光
検知素子アレイに照射して時系列の電気信号を得るもの
であする。
作用 本発明は上記した構成によってわかるように回路導体層
付き透光絶縁性基板や半導体イメージセンサチップ等の
構成材料に熱膨張係数差があっても電気接続にフレキシ
ビリティ−のある金属細線を用いているため置 耐熱衝
撃性や耐高温高湿性が向上するとともに外部応力に対し
ても強くなるなど信頼性が良くなも また半導体イメージセンサチップの裏面から情報光を照
射することにより、半導体イメージセンサチップの保護
は 安価な樹脂でモールドすることでカバーガラスが不
用になり、耐湿性や機械的振動など信頼性向上と低コス
ト化が図られることとなも 実施例 以下本発明の一実施の密着型イメージセンサについて、
図面を参照しながら説明すも 第1@ 第2皿 第3@ 第4図は本発明の実施例にお
ける密着型イメージセンサの断面図を示すものであム 第1@ 第2@ 第3医 第4図において1は透光性の
絶縁基板 2は透光性絶縁基板l上に形成した回路導体
層 3は半導体イメージセンサチップ、 4は半導体イ
メージセンサチップ3に内蔵した光検知素子アレイ、 
5は半導体イメージセンサチップ3を接着固定するため
の透光絶縁性のダイボンド剋 6は半導体イメージセン
サチップ3と回路導体層2を電気的に接続する金属線I
L9は半導体イメージセンサチップ3を保護するための
絶縁樹脂 10は光遮蔽jL  11は情報光で原稿か
らの反射光であム 以上のように構成された密着型イメージセンサについて
、以下第1@ 第2@ 第3@ 第4図を用いその製造
方法を説明すも (実施例1) 半導体プロセスを用いて400〜800μmの厚みがあ
る単結晶シリコン基板表面上圏 フォトトランジスタや
フォトダイード等の光検知素子アレイ4とCCD、MO
S、バイポーラIC等からなる走査回路を内蔵した半導
体イメージセンサを作成すも 次にこの単結晶シリコン
基板の裏面と人工皮革のパッド間に 酸化シリコン粉入
り水酸化ナトリウム水溶液の研磨剤を介在させた状態で
押し付けて回転運動を行uL  単結晶シリコン基板の
厚みが5〜100μmまで機械的・化学的に研磨した丸
 高精度ダイシング技術を駆使して切断加工することに
より半導体イメージセンサチップ3を作成すも また 
ガラスなどの透光性絶縁基板1上に金や銀−白金等の貴
金属をスクリーン印刷法または薄膜形成法とフォトリソ
法を用い回路導体層2を形成すも この透光性絶縁基板
l上の所定の位置にアクリル系の光硬化型樹脂やシリコ
ーン系の熱硬化型樹脂などの透光絶縁性ダイボンド5を
スクリーン印刷やデイスペンサ等で所定量を塗布し そ
の上に先の半導体イメージセンサチップ3をフェースア
ップで複数個直線状に配列して接着・固定してダイボン
ドすも その眞 半導体イメージセンサ3のボンディン
グバットと回路導体層2とをワイヤーボンド法により金
やアルミなどの金属細線6で接続して実装を完了すムこ
の密着型イメージセンサ(よ 原稿からの反射光である
情報光11を透光性絶縁基板1を通して半導体イメージ
センサ3裏面から光検知素子アレイ4に照射して、時系
列の電気信号を得ていも以上のように本実施例によれば
 ワイヤーボンド実装した半導体イメージセンサチップ
の裏面から情報光を照射して電気信号変換することによ
り、信頼性が高(低コストの密着型イメージセンサを得
ることができも また 研磨後の単結晶シリコン裏面を
フッ酸と硝酸の混液でエツチングすることにより、裏面
の凹凸が小さくなりなることにより情報光の散乱がなく
均一な光が光検知素子に入射されも (実施例2) 実施例1におけ本 ワイヤーボンド実装済み半導体イメ
ージセンサチップ3表面をエポキシ系やシリコーン系の
絶縁樹脂9で所定量塗布し硬化させも 以上のように半
導体イメージセンサチップ3表面や金属細線を絶縁樹脂
でモールドして保護することにより、機械的振動や外部
応力に対する信頼性がより向上すも また 絶縁樹脂に
光遮蔽の絶縁樹脂を用いることにより、半導体イメージ
センサチップ表面からの光を遮断することにより疑似信
号成分が小さくなるためセンサ特性がより向上すム (実施例3) 実施例1におけゑ 研磨後の単結晶シリコン裏面にアル
ミや金など金属性の光遮蔽膜をスパッタリング法や抵抗
加熱法等の真空蒸着を用い可視光が遮断される膜厚まで
蒸着した抵 フォトリソ法とエツチング法を用いて情報
光入射領域以外の裏面に光遮蔽膜10を形成すも 以上
のように半導体イメージセンサチップ裏面に光遮蔽膜を
形成した事により、情報光が走査回路に照射されないた
数 走査回路の光による誤動作が無くなも(実施例4) 実施例1におけべ 光検知素子と走査回路を内蔵し単結
晶シリコン基板の裏面を研磨して、シリコン基板の厚み
を300μmに削も この単結晶シリコン基板の裏面に
フォトリソプロセスを用いて光検知素子アレイ直下の情
報光入射領域以外にレジストを形成し フッ酸と硝酸の
混液でエツチングして情報光入射領域の単結晶シリコン
基板の厚みを10μmにして凹状の半導体イメージセン
サチップ3にすも 以上のように情報光入射領域を薄く
した凹状したことにより、構造約に丈夫になるためダイ
ボンド工程で発生する半導体イメージセンサチップの破
損が減少するととも凶 光検知素子アレイ直下のチップ
厚みをより薄くできるので情報光がシリコン基板中で減
衰しなくなりセンサ特性の感度が高くなも 発明の効果 以上のように本発明ζ上 回路導体層を有する透光絶縁
性基板上に半導体イメージセンサチップを透光絶縁性の
ダイボンド剤で接着固定し 半導体イメージセンサチッ
プと回路導体層を金属細線で電気的に接続したもので、
情報光を透光絶縁性基板側を通して半導体イメージセン
サチップの裏面から光検知素子に照射し時系列の電気信
号を得ることにより、信頼性や歩留りが高く低コストの
密着型イメージセンサを実現することができも
【図面の簡単な説明】
第1図は本発明の第1の実施例における密着型イメージ
センサの断面図 第2図は本発明の第2の実施例におけ
る密着型イメージセンサの断面医第3図は本発明の第3
の実施例における密着型イメージセンサの断面図 第4
図は本発明の第4の実施例における密着型イメージセン
サの断面阻第5@ 第6図は従来例における密着型イメ
ージセンサの断面図であ翫 1・・・透光性の絶縁基板 2・・・回路導体[3・・
・半導体イメージセンサチップ、 4・・・半導体イメ
ージセンサチップに内蔵した光検知素子アレイ、5・・
・透光絶縁性のダイボンド剋 6・・・金属線IL9・
・・絶縁樹脂 10・・・光遮蔽K  11・・・情報
光 代理人の氏名 弁理士 小鍜治 明 ほか2名 第 図 第 図 第 図 第 図

Claims (4)

    【特許請求の範囲】
  1. (1)回路導体層を有する透光性絶縁基板上に半導体イ
    メージセンサチップを複数個直線状に透光絶縁性ダイボ
    ンド剤で接着固定し、前記半導体イメージセンサチップ
    と前記回路導体層を電気的に接続した構成において、前
    記透光性絶縁基板側から情報光を半導体イメージセンサ
    チップの裏面に照射する事を特徴とする密着型イメージ
    センサ。
  2. (2)半導体イメージセンサチップ表面を絶縁樹脂でモ
    ールドした事を特徴とする請求項1記載の密着型イメー
    ジセンサ。
  3. (3)半導体イメージセンサチップと透光性絶縁基板の
    間に少なくとも情報光が半導体イメージセンサチップの
    光検知素子アレイに入射する領域以外に光遮蔽膜を形成
    する事を特徴とする請求項1記載の密着型イメージセン
    サ。
  4. (4)少なくとも半導体イメージセンサチップの光検知
    素子アレイ直下のチップ厚みを、周辺より薄くした事を
    特徴とする請求項1記載の密着型イメージセンサ。
JP2237487A 1990-09-07 1990-09-07 密着型イメージセンサ Pending JPH04116959A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2237487A JPH04116959A (ja) 1990-09-07 1990-09-07 密着型イメージセンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2237487A JPH04116959A (ja) 1990-09-07 1990-09-07 密着型イメージセンサ

Publications (1)

Publication Number Publication Date
JPH04116959A true JPH04116959A (ja) 1992-04-17

Family

ID=17016054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2237487A Pending JPH04116959A (ja) 1990-09-07 1990-09-07 密着型イメージセンサ

Country Status (1)

Country Link
JP (1) JPH04116959A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5251816A (en) * 1975-10-23 1977-04-26 Sony Corp Solid pickup equipment
JPS6297370A (ja) * 1985-10-24 1987-05-06 Seiko Epson Corp イメ−ジセンサ
JPS62221139A (ja) * 1986-03-24 1987-09-29 Seiko Epson Corp イメ−ジセンサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5251816A (en) * 1975-10-23 1977-04-26 Sony Corp Solid pickup equipment
JPS6297370A (ja) * 1985-10-24 1987-05-06 Seiko Epson Corp イメ−ジセンサ
JPS62221139A (ja) * 1986-03-24 1987-09-29 Seiko Epson Corp イメ−ジセンサ

Similar Documents

Publication Publication Date Title
US7001797B2 (en) Optical device and method of manufacturing the same, optical module, circuit board, and electronic instrument
JP3880278B2 (ja) 固体撮像装置及びその製造方法
US4857746A (en) Method for producing an optocoupler
US6727431B2 (en) Optical module, circuit board and electronic device
US6774481B2 (en) Solid-state image pickup device
JPH0875580A (ja) 半導体圧力センサ
JP2002329850A (ja) チップサイズパッケージおよびその製造方法
JPH06204442A (ja) 固体撮像装置およびその製造方法
US6528857B1 (en) Chip size image sensor bumped package
US6509560B1 (en) Chip size image sensor in wirebond package with step-up ring for electrical contact
JP2010245121A (ja) 半導体装置
JPH05218230A (ja) 半導体装置
JPS61123288A (ja) 固体撮像デバイス
US5751059A (en) Pyroelectric sensor
WO2005031872A1 (ja) 半導体装置及びその製造方法
JPH04116959A (ja) 密着型イメージセンサ
US6629633B1 (en) Chip size image sensor bumped package fabrication method
JP2004328386A (ja) 固体撮像装置
JP3241385B2 (ja) 電子部品およびそのパッケージ内への装着方法
JP2574559B2 (ja) イメージセンサの製造方法
JP3416697B2 (ja) 光結合素子
JPH0719895B2 (ja) 密着型イメージセンサ
US6620646B1 (en) Chip size image sensor wirebond package fabrication method
EP0475370A2 (en) Compact imaging apparatus for electronic endoscope with improved optical characteristics
JPS62131555A (ja) 半導体集積回路装置