JPH04116628A - 電気光学装置 - Google Patents

電気光学装置

Info

Publication number
JPH04116628A
JPH04116628A JP2238670A JP23867090A JPH04116628A JP H04116628 A JPH04116628 A JP H04116628A JP 2238670 A JP2238670 A JP 2238670A JP 23867090 A JP23867090 A JP 23867090A JP H04116628 A JPH04116628 A JP H04116628A
Authority
JP
Japan
Prior art keywords
nonlinear resistance
resistance elements
electrode
electro
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2238670A
Other languages
English (en)
Inventor
Tomoyoshi Fukuda
知喜 福田
Takeshi Maeda
武 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2238670A priority Critical patent/JPH04116628A/ja
Publication of JPH04116628A publication Critical patent/JPH04116628A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は駆動電極に沿って並んだ各画素毎に画素電極と
非線形抵抗素子を有する電気光学装置に関する。
[発明の概要] 本発明は各画素電極と各画素電極毎にn個(n−45,
6・・・・・・)設けられた非線形抵抗素子とを各画素
電極を挟むようにして各画素電極に隣接する2木の駆動
用電極と接続することにより、非線形抵抗素子のどれか
が破壊した場合には残りの非線形抵抗素子のいくつかを
短絡または切断することにより画素欠陥の救済ができる
ような電気光学装置を提供するものである。
(従来の技術〕 薄型、軽量、低消費電力のデイスプレィパネルとして液
晶表示バフルは優れた特徴を存しており、現在ラップト
ノブやブック型のパソコン等をはしめ多く用いられてい
る。その中でアクティブマトリクス方式によるデイスプ
レィパネルは、表示情報量の増大化と高画質化が可能な
方法として注目を浴びている。アクティブ素子としては
、薄膜トランジスタ(T P T)等を用いた端子素子
、MIM等の非線形抵抗素子やPN接合薄膜ダイオード
等に代表される二端子素子がある。
この中で、三端子素子は形成膜数が多いため工程は複雑
であり、歩留りは悪く、コスト高になる欠点がある。ま
た、ダイオードの場合は耐圧が低く、静電気に対して弱
い等の問題がある。これに対し、非線形抵抗素子は構造
が単純で、耐圧も高くできるため、低コストで大面積表
示パネルへの応用に有利である。
第2図(alは非線形抵抗素子を用いた従来の電気光学
装置のX−Yマトリクスパネル回路図であり、第21山
)は装置の構造を示す一部断面図であり、第2図tel
は非線形抵抗素子の構造を示す平面図である。行電極(
駆動用電極)21と列電極(対向電極)22は、基板B
及び対向基板Aにそれぞれ通常100から1000本程
度形成される。X−Y公差部には画素電極26を有し、
各画素電極26毎に非線形抵抗層25a、25bをそれ
ぞれ介しそれぞれ異なる2本の駆動用電極21a、21
bと各画素電極26を接続する非線形抵抗素子24a、
24bが設けられている。
基板A、B間には電気光学材料が保持されている。
通常の液晶パネルでは、基板A、Bにはガラス、対向電
極22と画素電極26にはITo、駆動用電極21には
CrやN等の金属、非線形抵抗層25a、25bにはS
iリンチな窒化シリコン膜等が用いられる。
この種のデイスプレィパネルの駆動は次のように行う。
即ち、第2図の多数の駆動電極21a、21bを1対ず
つ上の方から線順次に選択し、その選択期間内に対向電
極によってデータを充電する。
第3図は、電気光学装置の駆動波形を示したものであり
、第3図+alは第1の駆動用電極21aへ加わる走査
信号、第3図(blは第2の駆動用電極21bへ加わる
走査信号、第3図(C1、+d+は対向電極22へ加わ
るデータ信号の波形を示している。第3図(alにおい
て、第1の駆動用電極21aの電位は非選択期間におい
て■。+■、に保たれ選択期間にV0十v、pに立ち上
がる。第31山)では、第2の駆動電極21bは非選択
期間に■。+■、の電位、選択期間にV0=V。2゛の
電位となる。従って、1対の非線形抵抗素子24a、2
4bの両端(第2図(alに示す(イ)、(2))間)
に加わる電圧は非選択期間には■。
+V1、選択期間には■。、±V02 となり、■。
+■、を充分小さく、V、、+Vo、’ を充分大きく
とってやれば、非線形抵抗素子24a、24bがスイッ
チとして働くようになる。また、■。は選択期間におけ
る画素電極26の電位を示していて、■。2/v03′
 、V、/Vbの比率が等しければ、非選択期間におい
ても画素電極26の電位は■。を中心に働くことになる
0表示するデータは、画素電極26と対向電極22の電
位を、■。を基準にして、データに対応する分だけ変え
てやれば、任意の表示が可能となり、グレースケール等
も比較的容易に出せる。第3図(C1は、−列の画素の
全てがONとなるときに対向電極22へ加わるデータ信
号の波形を示したもので、第3[Dfd+は一列の画素
のうち、1個だけONで、残りの全てがOFFとなると
きに対向電極22へ加わるデータ信号の波形を示したも
のである。このような駆動方法においては、データ信号
は非線形抵抗素子24a、24bの特性と独立している
ため、素子特性にパネル面内で多少)\ラッキがあった
としても、■。2+■。2°を充分大きくとっておけば
、表示特性に問題なく駆動できる。
〔発明が解決しようとする課題〕
このように各画素毎にそれぞれ画素電極と各画素電極に
隣接する2本の駆動用電極とを接続する複数個の非線形
抵抗素子が設けられたデイスプレィパネルでは、素子の
大容量化と高画質化が可能となるが、1つのパネル内に
大量の非線形抵抗素子を作りこむため、全ての非線形抵
抗素子が正常に動作するように作製することは極めて困
難であり、従って、画素欠陥が発生しやすく、歩留りを
悪くする原因になっていた。
そこで本発明は、非線形抵抗素子の欠陥が発生しても、
画素欠陥とならないようにすることが可能な電気光学装
置を提供することを目的としている。
〔課題を解決するための手段〕
本発明は上記問題点を解決するために、各画素電極毎に
非線形抵抗素子をn個(n=4.5.6・・・)設け、
それぞれm個(2≦m≦n−2)とnm個の非線形抵抗
素子を介して各画素電極に隣接する2本の駆動用電極と
接続し、一方の側の非線形抵抗素子のどれかがショート
欠陥となった場合には他方の側の対応する非線形抵抗素
子を対応する数だけ切断することにより、双方の非線形
抵抗素子群の特性のバランスを保ち、画素欠陥とならな
いようにしたものである。
〔実施例〕
以下に本発明の実施例を図面に基づいて説明する。第1
図(a)は本発明の詳細な説明する電気光学装置のX−
Yマトリクスバフル回路図であり、第1図中)は本発明
の電気光学装置のjI線形抵抗素子の構造を示す平面図
である。第1図5二おいて、基板上には複数個の画素電
極16と駆動用;極11a、11bが形成されており、
画素電極16の4つのコーナ部には非線形抵抗層15a
、I5b、1.5c、15dと接続用電極17a、17
b、17c、17dが形成され、画素電極16と駆動用
電極11a、11bとを1個のシL線形抵抗素子14a
、14eと3個直列の非線形抵抗素子群14b−14c
m14d、14f −14g−14hとを構成しながら
接続している。対向電極12と画素電極】6間には電気
光学材料13が保持されている0通常の液晶表示バフル
では、対向電極12と画素電極16にはITo、接続用
電極17a、17b、17c、17dにはCrやN等の
金属、非線形抵抗層15a、15b、15c、15dに
はSiリンチな窒化シリコン膜等、駆動用電極11a、
llbにはCrやN又はITO等が用いられる。
ここで、例えば非線形抵抗素子14aがショートしてい
る場合には、それが画素欠陥に結びつかないようにする
ことを考える。まず、通常の駆動方法において画素電極
16の電位が全ての非線形抵抗素子が正常な場合の電位
と変わらないようにしなければならないが、それには画
素電極16と駆動用電極11aを接続する非線形抵抗素
子群14a、I4b、14c、14dと、画素電極16
と駆動用電極11bを接続する非線形抵抗素子群14e
、14f、14g、14hとが対称に近い特性になれば
よいから、非線形抵抗素子14aをレーザ等によりオー
ブンにし、非線形抵抗素子群14b、14C314dの
うちいずれか2個をレーザ等によりショートさせればよ
い。こうすることにより、駆動用電極11aは1個の非
線形抵抗素子を介して画素電極16に接続し、駆動用電
極11bは1個の非線形抵抗素子と3個直列に接続され
た非線形抵抗素子群を並列に介して画素電極16に接続
する。この場合、1個の非線形抵抗素子と3個直列の非
線形抵抗素子群の並列では、1個の非線形抵抗素子の抵
抗値に比べ、3個直列の非線形抵抗素子群の抵抗値は極
めて大きな値であり、流れる電流は極めて小さい値とな
り、無視できる値である。そのため、双方の非線形抵抗
素子群の特性は、はとんど対称な特性と考えることがで
きるため、欠陥の発生は防くことができる。
〔発明の効果〕
以上説明したように、本発明によれば各画素電極と各画
素電極毎にn個(n=4. 5. 6)設けられた非線
形抵抗素子とを各画素電極を間に挟むようにして各画素
電極に隣接する2木の駆動用電極と接続し、一方の側の
非線形抵抗素子のどれかが破壊した場合には他の非線形
抵抗素子を短絡または切断することにより、双方の非線
形抵抗素子群の特性のバランスを保ち、全ての非線形抵
抗素子が正常なときと変わらずにデータの充電と保持が
できるようにすることが可能である。従って、非線形抵
抗素子の欠陥が発生しても画素欠陥とならないようにす
ることができる。
【図面の簡単な説明】
第1図(5)は本発明の詳細な説明する電気光学装置E
ノX  Yマトリクスパネル回路図、第1[l11i1
1(b+は本発明の詳細な説明する非線形抵抗素子の横
造を示す平面図、第2図+a+は非線形抵抗素子を用い
た従来の電気光学装置のX−Yマトリクスパネル回路図
、第2図(blは非線形抵抗素子を用いた従来の電気光
学装置の構造を示す断面図、第2図(C1は従来の電気
光学装置の非線形抵抗素子の構造を示す平面図、第3図
(alは第1の駆動用電極へ加わる走査信号の波形を示
す図、第3図(blは第2の駆動用電極へ加わる走査信
号の波形を示す図、第3図(C1は一列の画素の全てが
ONとなるときに対向電極へ加わるデータ信号の波形を
示す図、第3図fd+は一列の画素のうち1個だけがO
Nで、残りの全てがOFFとなるときに対向電極へ加わ
るデータ信号の波形を示す図である。 14a、14b、  14c、14d、  14e、1
4f、  14g。 14h  24a、24b・・・・非線形抵抗素子15
a、15b、25a、25b−・・非線形抵抗層16、
26・・・・・・・・・画素電極17a、+7b、17
c、 17d、、、接続用電極以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林  敬 之 助 A・・・対向基板 B・・・基板 11、 lla、 llb ・ 2L 21a、 21b ・ 12、22・・・・・ 1323・・・・・ 行電極(駆動用電極) 行電極(駆動用電極) 列電極(対向電極) 電気光学材料(液晶) メ2 第1図(a) ¥発日月の朴I」月収4尾十子の傷遵、をガー、1千面
■月第1図(わ) A −−−− 一−t、−、−23 5a / 7+α 111″I、II It’ I川く5.″叩1潰?j子
= 7 「] (C) ?・4b (・Lσ+)f、1 25 IX] ″211+

Claims (2)

    【特許請求の範囲】
  1. (1)2枚の対抗する基板と該基板間に挟持された電気
    光学効果を有する材料、一方の基板に形成した多数の行
    電極群と他方の基板に形成した多数の列電極群、少なく
    とも一方の基板にマトリクス状に配置された画素電極か
    らなる電気光学装置において、前記画素電極群の各電極
    毎にそれぞれn個(n=4、5、6)の非線形抵抗素子
    を設け、前記画素電極を第1から第m(2≦n−2)の
    非線形抵抗素子を介して第1の行(列)電極に、第m+
    1から第nの非線形抵抗素子を介して第2の行(列)電
    極に接続したことを特徴とする電気光学装置。
  2. (2)前記第1から第mの非線形抵抗素子は、1個の非
    線形抵抗素子と、直列に接続されたm−1個の非線形抵
    抗素子群とからなり、前記第m+1から第nの非線形抵
    抗素子は、1個の非線形抵抗素子と、直列に接続された
    n−m−1個の非線形抵抗素子群とからなることを特徴
    とする請求項1記載の電気光学装置。
JP2238670A 1990-09-07 1990-09-07 電気光学装置 Pending JPH04116628A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2238670A JPH04116628A (ja) 1990-09-07 1990-09-07 電気光学装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2238670A JPH04116628A (ja) 1990-09-07 1990-09-07 電気光学装置

Publications (1)

Publication Number Publication Date
JPH04116628A true JPH04116628A (ja) 1992-04-17

Family

ID=17033574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2238670A Pending JPH04116628A (ja) 1990-09-07 1990-09-07 電気光学装置

Country Status (1)

Country Link
JP (1) JPH04116628A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289172A (en) * 1992-10-23 1994-02-22 Texas Instruments Incorporated Method of mitigating the effects of a defective electromechanical pixel
US5548301A (en) * 1993-01-11 1996-08-20 Texas Instruments Incorporated Pixel control circuitry for spatial light modulator
US5659374A (en) * 1992-10-23 1997-08-19 Texas Instruments Incorporated Method of repairing defective pixels
US5745088A (en) * 1993-01-11 1998-04-28 Texas Instruments Incorporated Time multiplexed addressing circuitry

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289172A (en) * 1992-10-23 1994-02-22 Texas Instruments Incorporated Method of mitigating the effects of a defective electromechanical pixel
US5659374A (en) * 1992-10-23 1997-08-19 Texas Instruments Incorporated Method of repairing defective pixels
US5548301A (en) * 1993-01-11 1996-08-20 Texas Instruments Incorporated Pixel control circuitry for spatial light modulator
US5745088A (en) * 1993-01-11 1998-04-28 Texas Instruments Incorporated Time multiplexed addressing circuitry

Similar Documents

Publication Publication Date Title
JP3092537B2 (ja) 液晶表示装置
USRE37906E1 (en) Display device and method of driving such a device
CN1331000C (zh) 薄膜晶体管液晶显示器以及其驱动方法
JP2537810B2 (ja) 表示装置
JP3069930B2 (ja) 液晶表示装置
US6226057B1 (en) Liquid crystal display having overlapped pixel electrodes and method for fabricating the same
KR960007476B1 (ko) 디스플레이 장치 및 그 구동 방법
US4995703A (en) Active matrix liquid crystal color display panel having split pixel electrodes
US5473449A (en) Liquid crystal display with a ferroelectric film control layer
JP3335895B2 (ja) 液晶表示装置
KR940005236B1 (ko) 표시장치
JP3361040B2 (ja) 液晶表示素子
JPH0614154B2 (ja) 液晶マトリクスパネル
EP0372637B1 (en) Display device
JP3322948B2 (ja) 表示装置用アレイ基板及び液晶表示装置
JPH04116628A (ja) 電気光学装置
JPH04122982A (ja) 電気光学装置の駆動方法
JP2547118B2 (ja) 電気光学装置
JP3153369B2 (ja) 液晶表示装置及びその駆動方法
JPS6197626A (ja) 液晶マトリツクスパネル
JP2976346B2 (ja) アクティブマトリクス型液晶表示装置
JPH0527218A (ja) 液晶表示装置
JP2551343B2 (ja) 液晶表示装置
JPS63236012A (ja) 電気光学装置の駆動方法
JP2001183698A (ja) 液晶表示素子