JPH04115554A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04115554A JPH04115554A JP23519590A JP23519590A JPH04115554A JP H04115554 A JPH04115554 A JP H04115554A JP 23519590 A JP23519590 A JP 23519590A JP 23519590 A JP23519590 A JP 23519590A JP H04115554 A JPH04115554 A JP H04115554A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- wiring
- alloy
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 7
- 238000010030 laminating Methods 0.000 claims abstract description 7
- 229910045601 alloy Inorganic materials 0.000 abstract description 24
- 239000000956 alloy Substances 0.000 abstract description 24
- 239000006104 solid solution Substances 0.000 abstract description 13
- 229910018182 Al—Cu Inorganic materials 0.000 abstract description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 2
- -1 Al-Cu Chemical compound 0.000 abstract 1
- 239000002075 main ingredient Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 82
- 239000000758 substrate Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- 229910000881 Cu alloy Inorganic materials 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910001339 C alloy Inorganic materials 0.000 description 1
- 229910001295 No alloy Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、ＬＳＩ等の半導体装置における多層配線構
造の改良に関するものである。
造の改良に関するものである。
［発明の概要］
この発明は、例えばＡ１１−Ｃｕ合金からなる上下の配
線層をそなえ、下層配線層とシリコン基板との間にバリ
アメタル層としてシリサイド層を設けた多層配線構造に
おいて、上層配線層と下層配線層との間にシリコン層を
形成したことによりシリサイド層中のシリコンが上層配
線層にまで固溶するのを防止したものである。
線層をそなえ、下層配線層とシリコン基板との間にバリ
アメタル層としてシリサイド層を設けた多層配線構造に
おいて、上層配線層と下層配線層との間にシリコン層を
形成したことによりシリサイド層中のシリコンが上層配
線層にまで固溶するのを防止したものである。
［従来の技術］
従来、ＭＯＳ型ＬＳＩの多層配線構造としては、第２図
及び第３図に示すものが提案されている。
及び第３図に示すものが提案されている。
第２図において、１２及び１４はそれぞれソース領域及
びドレイン領域、１６はポリシリコン等からなるゲート
電極層、１８．２０．２２はそれぞれソース、ドレイン
、ゲート用の１層目配線、２４はドレイン用の２層目配
線であり、丸印Ｍを付した部分はいずれもコンタクト部
である。
びドレイン領域、１６はポリシリコン等からなるゲート
電極層、１８．２０．２２はそれぞれソース、ドレイン
、ゲート用の１層目配線、２４はドレイン用の２層目配
線であり、丸印Ｍを付した部分はいずれもコンタクト部
である。
第３図は、第２図のＩＩＩ −ＩＨ線に沿う断面を示す
ものである。シリコンからなる半導体基板ｌＯの上面に
は、所定の導電型のドレイン領域１４の一部に対応した
コンタクト孔を有するＳｉｎ、等の絶縁１１ｉ１１が形
成されている。絶縁膜１１の上には、膜１１のコンタク
ト孔を介してドレイン領域１４にオーミック接触するよ
うに１層目配線２０が形成されると共に、配線２０を覆
ってＰＳＧ （リンケイ酸ガラス）等の層間絶縁膜２１
が形成されている。絶縁膜２１には、配線２０の一部に
対応したコンタクト孔が設けられており、このコンタク
ト孔を介して配線２０にオーミック接触するように２層
目配線２４が絶縁膜２１上に形成されている。
ものである。シリコンからなる半導体基板ｌＯの上面に
は、所定の導電型のドレイン領域１４の一部に対応した
コンタクト孔を有するＳｉｎ、等の絶縁１１ｉ１１が形
成されている。絶縁膜１１の上には、膜１１のコンタク
ト孔を介してドレイン領域１４にオーミック接触するよ
うに１層目配線２０が形成されると共に、配線２０を覆
ってＰＳＧ （リンケイ酸ガラス）等の層間絶縁膜２１
が形成されている。絶縁膜２１には、配線２０の一部に
対応したコンタクト孔が設けられており、このコンタク
ト孔を介して配線２０にオーミック接触するように２層
目配線２４が絶縁膜２１上に形成されている。
上記した多層配線構造において、配線２０をＡＰで構成
すると、基板シリコンが配線２０のＡｆｆ中に固溶する
ためアロイスパイクが発生し、接合リーク電流の増加を
招く。このような不都合をな（すため、配線２０．２４
の材料として、０．５〜１．５％程度のＳｉを含むＡＩ
２合金が用いられていた。
すると、基板シリコンが配線２０のＡｆｆ中に固溶する
ためアロイスパイクが発生し、接合リーク電流の増加を
招く。このような不都合をな（すため、配線２０．２４
の材料として、０．５〜１．５％程度のＳｉを含むＡＩ
２合金が用いられていた。
また、集積度の向上に伴ってコンタクト径が１μｍ以下
になると、ＡＰ−３ｉ合金中のＳｉがコンタクト面に固
相エピタキシャル成長し、コンタクト抵抗の増大を招く
。このような不都合をなくすため、配線２０を２層構造
とし、最下層にいわゆるバリヤメタル層としてシリサイ
ド層２０ａを形成し、その上にＡ２合金層２０ｂを形成
していた。
になると、ＡＰ−３ｉ合金中のＳｉがコンタクト面に固
相エピタキシャル成長し、コンタクト抵抗の増大を招く
。このような不都合をなくすため、配線２０を２層構造
とし、最下層にいわゆるバリヤメタル層としてシリサイ
ド層２０ａを形成し、その上にＡ２合金層２０ｂを形成
していた。
［発明が解決しようとする課題］
上記した従来技術によると、配線材料としてＳＬ含含有
Ａ１金合金を用いているため、配線のエレクトロマイグ
レーション耐性が低いという問題点があフた。
Ａ１金合金を用いているため、配線のエレクトロマイグ
レーション耐性が低いという問題点があフた。
すなわち、発明者の研究によれば、配線材料として（イ
） Ａｌ２−Ｃｕ （０，５％）合金を用いた場合、（
ロ） Ａｆｔ−３ｉ （１，０％） −Ｃｕ（０，５％
）合金を用いた場合、（ハ）Ａｌ１−３ｉ（１，０％）
合金を用いた場合について、１９０℃。
） Ａｌ２−Ｃｕ （０，５％）合金を用いた場合、（
ロ） Ａｆｔ−３ｉ （１，０％） −Ｃｕ（０，５％
）合金を用いた場合、（ハ）Ａｌ１−３ｉ（１，０％）
合金を用いた場合について、１９０℃。
１．５ ｘ １０６Ａ ／ ｃａ＋２なる条件で通電す
ることにより５０％累積不良時間（ＭＩＦ）を測定した
ところ、（イ）の場合を１とすると、（ロ）の場合は０
．４、（ハ）の場合は０．２であり、いずれも（イ）の
場合の半分以下であった。
ることにより５０％累積不良時間（ＭＩＦ）を測定した
ところ、（イ）の場合を１とすると、（ロ）の場合は０
．４、（ハ）の場合は０．２であり、いずれも（イ）の
場合の半分以下であった。
そこで、エレクトロマイグレーション耐性を高めるには
、配線２０．２４を構成するＡ２合金としてＡｊ！−Ｃ
ｕ等のＳｔ非含有のものを用いればよいことになる。し
かし、このようにした場合には、次のような不都合があ
ることが判明した。
、配線２０．２４を構成するＡ２合金としてＡｊ！−Ｃ
ｕ等のＳｔ非含有のものを用いればよいことになる。し
かし、このようにした場合には、次のような不都合があ
ることが判明した。
すなわち、第２図及び第３図に示したようにシリコン基
板に対するコンタクトの近傍に大面積の２層目配線２４
が存在すると、シリサイドＪｉ１２０ａ中のＳｉがＡｍ
合金層２０ｂ及び膜２１のコンタクト孔を介して配線２
４のＡ１合金層にまで固溶する。シリサイド層２０ａ中
のＳｔは、本来ならばＡＪＺ合金Ｆ１２０ｂ中に固溶す
ることで基板シリコンのＡ２合金層２０ｂへの固溶を防
止しているものであるが、上記のように配線２４のＡ１
合金層にまで固溶するようになると、固溶するＳｉが不
足し、その不足分を補うべく基板からＡ１合金層２０ｂ
にＳｔが固溶するようになる。このため、アロイスパイ
クが発生し、接合リーク電流が増大する不都合がある。
板に対するコンタクトの近傍に大面積の２層目配線２４
が存在すると、シリサイドＪｉ１２０ａ中のＳｉがＡｍ
合金層２０ｂ及び膜２１のコンタクト孔を介して配線２
４のＡ１合金層にまで固溶する。シリサイド層２０ａ中
のＳｔは、本来ならばＡＪＺ合金Ｆ１２０ｂ中に固溶す
ることで基板シリコンのＡ２合金層２０ｂへの固溶を防
止しているものであるが、上記のように配線２４のＡ１
合金層にまで固溶するようになると、固溶するＳｉが不
足し、その不足分を補うべく基板からＡ１合金層２０ｂ
にＳｔが固溶するようになる。このため、アロイスパイ
クが発生し、接合リーク電流が増大する不都合がある。
この発明の目的は、エレクトロマイグレーション耐性を
向上させると共にアロイスパイクの発生を防止した新規
な多層配線構造を提供することにある。
向上させると共にアロイスパイクの発生を防止した新規
な多層配線構造を提供することにある。
この発明による多層配線構造は、
（ａ）シリコンからなる半導体の表面を覆って形成され
、該表面の一部に対応した第１のコンタクト孔を有する
第１の絶縁膜と、 （ｂ） この第１の絶＋１！膜の上に形成され、前記第
１のコンタクト孔を介して前記半導体の表面にオーミッ
ク接触する第１の配線層であって、最下層としての薄い
シリサイド層にＡｆｆ−Ｃｕ等のシリコン非含有の厚い
アルミニウム合金層を積層して成るものと、 （ｃｌ前記第１の配線層及び前記第１の絶縁膜を覆って
形成され、該第１の配線層の一部に対応した第２のコン
タクト孔を有する第２の絶縁膜と、 ｆｄｌ この第２の絶縁膜の上に形成され、前記第２の
コンタクト孔を介して前記第１の配線層にオーミック接
触する第２の配線層であって、最下層としての薄いシリ
コン層にＡｌ２−Ｃｕ等のシリコン非含有の厚いアルミ
ニウム合金層を積層して成るものと をそなえていることを特徴とするものである。
、該表面の一部に対応した第１のコンタクト孔を有する
第１の絶縁膜と、 （ｂ） この第１の絶＋１！膜の上に形成され、前記第
１のコンタクト孔を介して前記半導体の表面にオーミッ
ク接触する第１の配線層であって、最下層としての薄い
シリサイド層にＡｆｆ−Ｃｕ等のシリコン非含有の厚い
アルミニウム合金層を積層して成るものと、 （ｃｌ前記第１の配線層及び前記第１の絶縁膜を覆って
形成され、該第１の配線層の一部に対応した第２のコン
タクト孔を有する第２の絶縁膜と、 ｆｄｌ この第２の絶縁膜の上に形成され、前記第２の
コンタクト孔を介して前記第１の配線層にオーミック接
触する第２の配線層であって、最下層としての薄いシリ
コン層にＡｌ２−Ｃｕ等のシリコン非含有の厚いアルミ
ニウム合金層を積層して成るものと をそなえていることを特徴とするものである。
［作用］
この発明の構成によれば、第１及び第２の配線層を構成
するシリコン非含有のへβ合金層の間にはシリコン層が
介在するので、第２の配線層を構成するＡＩ２合金層に
は該シリコン層の中のシリコンが固溶し、シリサイド層
中のシリコンは固溶しない。従って、シリサイド層は、
本来のバリアメタル機能を発揮するから、アロイスパイ
クの発生は防止される。
するシリコン非含有のへβ合金層の間にはシリコン層が
介在するので、第２の配線層を構成するＡＩ２合金層に
は該シリコン層の中のシリコンが固溶し、シリサイド層
中のシリコンは固溶しない。従って、シリサイド層は、
本来のバリアメタル機能を発揮するから、アロイスパイ
クの発生は防止される。
また、第１及び第２の配線層は、Ａ１１−Ｃｕ等のシリ
コン非含有のＡｌ２合金層を主体として構成されるので
、良好なエレクトロマイグレーション耐性が得られる。
コン非含有のＡｌ２合金層を主体として構成されるので
、良好なエレクトロマイグレーション耐性が得られる。
［実施例］
第１図は、この発明の一実施例による多層配線構造を示
すもので、第３図と同様の部分には同様の符号を付して
詳細な説明を省略する。
すもので、第３図と同様の部分には同様の符号を付して
詳細な説明を省略する。
第１図の実施例の特徴とするところは、１層目配線２０
を薄いＷＳｉ（タングステンシリサイド）層２ＯＡに厚
いＡｌ２−Ｃｕ合金層２０Ｂを積層して構成すると共に
、２Ｎ目配線２４を薄いＳｉ層２４Ａに厚いＡｌ２−Ｃ
ｕ合金層２４Ｂを積層して構成したことである。ここで
、ｌ’５２０Ｂ及び２４Ｂを構成するＡｆｌ−Ｃｕ合金
は、−例として０．５％のＣｕを含むものである。また
、各層の厚さを例示すると、層２０Ａは５０〜１００
ｎｍ、層２０Ｂは５００〜５５０ ｎｍ、層２４Ａは１
０ｎｍ、層２４Ｂは１ｕＩ１１程度である。
を薄いＷＳｉ（タングステンシリサイド）層２ＯＡに厚
いＡｌ２−Ｃｕ合金層２０Ｂを積層して構成すると共に
、２Ｎ目配線２４を薄いＳｉ層２４Ａに厚いＡｌ２−Ｃ
ｕ合金層２４Ｂを積層して構成したことである。ここで
、ｌ’５２０Ｂ及び２４Ｂを構成するＡｆｌ−Ｃｕ合金
は、−例として０．５％のＣｕを含むものである。また
、各層の厚さを例示すると、層２０Ａは５０〜１００
ｎｍ、層２０Ｂは５００〜５５０ ｎｍ、層２４Ａは１
０ｎｍ、層２４Ｂは１ｕＩ１１程度である。
Ｓｉ層２４Ａは、−例としてスパッタ法により形成され
たアモルファスシリコンからなっている。
たアモルファスシリコンからなっている。
ＳＬのＡｌ中への固溶は熱処理温度に依存し、例えば４
００℃で評価すると、Ａｌ２−Ｃｕ層２４Ｂに対しては
Ｓｉ層２４Ａ中のＳｉが固溶し、Ａｌ−Ｃｕ層２０Ｂに
対してはＷＳｉ層２０Ａ中のＳＬが固溶する。このとき
、ＷＳｉ層２０Ａ中のＳＬは、Ａｌ２−Ｃｕ層２４Ｂに
までは固溶しない。これは、Ａｌ−Ｃｕ層２４Ｂの必要
とするＳｔ固溶量がＳＬ層２４ＡからのＳｔ固溶により
充足されるからである。従って、ＷＳｉ層２０Ａは、基
板シリコンがＡｆｌ、−Ｃｕ層２０Ｂに固溶するのを防
ぐ作用を十分にはたすことができ、ドレイン領域１４に
はアロイスパイクが発生せず、接合リーク電流の増大も
起こらない。
００℃で評価すると、Ａｌ２−Ｃｕ層２４Ｂに対しては
Ｓｉ層２４Ａ中のＳｉが固溶し、Ａｌ−Ｃｕ層２０Ｂに
対してはＷＳｉ層２０Ａ中のＳＬが固溶する。このとき
、ＷＳｉ層２０Ａ中のＳＬは、Ａｌ２−Ｃｕ層２４Ｂに
までは固溶しない。これは、Ａｌ−Ｃｕ層２４Ｂの必要
とするＳｔ固溶量がＳＬ層２４ＡからのＳｔ固溶により
充足されるからである。従って、ＷＳｉ層２０Ａは、基
板シリコンがＡｆｌ、−Ｃｕ層２０Ｂに固溶するのを防
ぐ作用を十分にはたすことができ、ドレイン領域１４に
はアロイスパイクが発生せず、接合リーク電流の増大も
起こらない。
また、第１図の配線構造について前述したと同様に５０
％累積不良時間を測定したところ、前記（イ）の場合（
配線２４がＡＸ−Ｃｕ合金の単層の場合）を１とすると
、０．８であり、良好なエレクトロマイグレーション耐
性が得られた。
％累積不良時間を測定したところ、前記（イ）の場合（
配線２４がＡＸ−Ｃｕ合金の単層の場合）を１とすると
、０．８であり、良好なエレクトロマイグレーション耐
性が得られた。
［発明の効果］
以上のように、この発明によれば、上下の配線層をＡｌ
２−Ｃｕ等のシリコン非含有のアルミニウム合金を主体
として構成したので、良好なエレクトロマイグレーショ
ン耐性が得られる。その上、上下の配線層間にシリコン
層を介在させたことにより下層配線層の最下層をなすシ
リサイド層中のシリコンが上層配線層にまで固溶しない
ようにしたので、アロイスパイクの発生やそれに伴う接
合リーク電流の増大を回避することができる。従フて、
信顆性の高い半導体装置を実現できる効果が得られるも
のである。
２−Ｃｕ等のシリコン非含有のアルミニウム合金を主体
として構成したので、良好なエレクトロマイグレーショ
ン耐性が得られる。その上、上下の配線層間にシリコン
層を介在させたことにより下層配線層の最下層をなすシ
リサイド層中のシリコンが上層配線層にまで固溶しない
ようにしたので、アロイスパイクの発生やそれに伴う接
合リーク電流の増大を回避することができる。従フて、
信顆性の高い半導体装置を実現できる効果が得られるも
のである。
第１図は、この発明の一実施例による多層配線構造を示
す基板断面図、 第２図は、従来の多層配線構造の一例を示す上面図、 第３図は、第２図のＩＩＩ −ＩＩＩ線に沿う断面図で
ある。 １０・・・半導体基板、１１・・・絶縁膜、１４・・・
ドレイン領域、２０・・・１層目配線、２ＯＡ・・・Ｗ
Ｓｉ層、２０Ｂ。 ２４Ｂ・・・ＡＩＬ−Ｃｕ層、２１・・・層間絶縁膜、
２４・・・２層目配線、２４Ａ・・・Ｓｉ層。
す基板断面図、 第２図は、従来の多層配線構造の一例を示す上面図、 第３図は、第２図のＩＩＩ −ＩＩＩ線に沿う断面図で
ある。 １０・・・半導体基板、１１・・・絶縁膜、１４・・・
ドレイン領域、２０・・・１層目配線、２ＯＡ・・・Ｗ
Ｓｉ層、２０Ｂ。 ２４Ｂ・・・ＡＩＬ−Ｃｕ層、２１・・・層間絶縁膜、
２４・・・２層目配線、２４Ａ・・・Ｓｉ層。
Claims (1)
- 【特許請求の範囲】 多層配線構造を有する半導体装置において、該多層配線
構造は、 （ａ）シリコンからなる半導体の表面を覆って形成され
、該表面の一部に対応した第１のコンタクト孔を有する
第１の絶縁膜と、 （ｂ）この第１の絶縁膜の上に形成され、前記第１のコ
ンタクト孔を介して前記半導体の表面にオーミック接触
する第１の配線層であって、最下層としての薄いシリサ
イド層にシリコン非含有の厚いアルミニウム合金層を積
層して成るものと、 （ｃ）前記第１の配線層及び前記第１の絶縁膜を覆って
形成され、該第１の配線層の一部に対応した第２のコン
タクト孔を有する第２の絶縁膜と、 （ｄ）この第２の絶縁膜の上に形成され、前記第２のコ
ンタクト孔を介して前記第１の配線層にオーミック接触
する第２の配線層であって、最下層としての薄いシリコ
ン層にシリコン非含有の厚いアルミニウム合金層を積層
して成るものとをそなえていることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23519590A JP2705294B2 (ja) | 1990-09-05 | 1990-09-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23519590A JP2705294B2 (ja) | 1990-09-05 | 1990-09-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04115554A true JPH04115554A (ja) | 1992-04-16 |
| JP2705294B2 JP2705294B2 (ja) | 1998-01-28 |
Family
ID=16982491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23519590A Expired - Fee Related JP2705294B2 (ja) | 1990-09-05 | 1990-09-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2705294B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604382A (en) * | 1993-11-25 | 1997-02-18 | Nec Corporation | Semiconductor device with pillar-shaped contact layer |
-
1990
- 1990-09-05 JP JP23519590A patent/JP2705294B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604382A (en) * | 1993-11-25 | 1997-02-18 | Nec Corporation | Semiconductor device with pillar-shaped contact layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2705294B2 (ja) | 1998-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2660359B2 (ja) | 半導体装置 | |
| JP2593965B2 (ja) | 半導体装置 | |
| US5061985A (en) | Semiconductor integrated circuit device and process for producing the same | |
| US5904556A (en) | Method for making semiconductor integrated circuit device having interconnection structure using tungsten film | |
| JP2533414B2 (ja) | 半導体集積回路装置の配線接続構造およびその製造方法 | |
| JP2655213B2 (ja) | 半導体装置の配線接続構造およびその製造方法 | |
| JPS6419763A (en) | Improved integrated circuit structure and method of forming improved integrated circuit structure | |
| JPH02222148A (ja) | 半導体装置 | |
| JPH04332152A (ja) | 半導体集積回路装置の配線接続構造およびその製造方法 | |
| JP2769331B2 (ja) | 半導体集積回路の製造方法 | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| JP3106493B2 (ja) | 半導体装置 | |
| US6838769B1 (en) | Dual damascene bond pad structure for lowering stress and allowing circuitry under pads | |
| JP3062464B2 (ja) | 半導体装置 | |
| JPH04115554A (ja) | 半導体装置 | |
| JP3375460B2 (ja) | 半導体装置 | |
| JP2757780B2 (ja) | 半導体装置 | |
| JP2626927B2 (ja) | 半導体装置 | |
| JP3526420B2 (ja) | 半導体装置およびその製造方法 | |
| JP2900522B2 (ja) | 半導体装置 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JP2764932B2 (ja) | 半導体装置及びその製造方法 | |
| JP2897313B2 (ja) | 配線形成法 | |
| JP2764934B2 (ja) | 半導体装置 | |
| JP2945010B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |