JPH04111071A - 論理回路の解析装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は大規模集積回路の設計に利用する。特に、本発
明は論理回路の回路解析に利用する。

本発明は解析を必要とする論理回路のみをモデルに変換
して伝播経路の解析を行う論理回路の解析装置に関する
。

〔概要〕

本発明は、論理回路の端子および端子間接続情報に基づ
き論理回路をモデルに変換し、そのモデル上で信号の伝
播経路の回路解析を行う論理回路の解析装置において、 解析に必要な論理回路のみをモデルに変換し解析するこ
とにより、 回路解析に要する処理時間を短縮できるようにしたもの
である。

〔従来の技術〕

従来の回路解析は、論理回路の端子、端子間の接続およ
び各接続に関する情報を基に論理回路全体をモデルに変
換し、そのモデル上で信号の伝播経路の回路解析を行い
、その結果を出力していた。

従来の技術としては、〔大規模回路向はタイミング解析
システムＨＥ　Ａ　ＲＴ　（１）高速化の手法〕　（情
報処理学会第３５口金国大会、７Ｆ−６、昭和６２年後
期）がある。

〔発明が解決しようとする課題〕 上述した従来の回路解析は、論理回路全体をモデルに変
換し、解析する必要のない論理回路もモデルに変換する
処理を行っているた約、無駄な処理時間を生じる欠点が
あった。

本発明はこのような問題を解決するもので、解析する必
要のない論理回路はモデルに変換せず処理時間を短縮す
る装置を提供することを目的とする。

〔課題を解決するための手段〕

本発明は、論理回路の端子、端子間の接続および各接続
に関する情報を記憶する論理回路情報記憶手段と、この
論理回路情報記憶手段に記憶された情報に基づき論理回
路をモデルに変換する論理回路モデル変換手段と、この
論理回路モデル変換手段によって変換されたモデル上で
の信号の伝播経路を解析する論理回路モデル解析手段と
、この論理回路モデル解析手段によって解析された結果
を出力表示する解析結果表示手段とを備えた論理回路の
解析装置において、初期値としての論理回路の始点の端
子情報および解析された論理回路の終点の端子情報を記
憶する端子情報記憶手段を設け、前記論理回路モデル変
換手段に、端子に接続する次の信号伝播経路が前記端子
情報記憶手段に記憶されているか否かを判断し、記憶さ
れているときに次の端子までをモデルに変換する手段を
含むことを特徴とする。

前記論理回路モデル解析手段には、解析した終点の端子
情報を前記端子情報記憶手段に記憶させる手段と、モデ
ルに変換された論理回路の信号伝播経路の遅延時間を算
出する手段とを含むことが望ましい。

〔作用〕

論理回路情報記憶手段によって記憶された論理回路の端
子、端子間の接続および各接続に関する情報を基に端子
情報記憶手段によって記憶された端子に接続する次の信
号伝播経路が存在するか否かを判断し、存在しない場合
にはモデルに変換することを停止する。存在する場合に
は次の端子までをモデルに変換し、変換されたモデルを
基に信号の伝播経路を解析し、解析された終点の端子情
報を端子情報記憶手段に格納して解析された結果を表示
する。

このように解析する必要のない論理回路はモデルに変換
せず、解析に必要な論理回路のみをモデルに変換し解析
することにより、回路の解析に要する処理時間を短縮す
ることができる。

〔実施例〕

次に、本発明実施例を図面に基づいて説明する。

第１図は本発明実施例の構成および動作の流れを示すフ
ローチャート、第３図は従来例および本発明実施例に係
る論理回路設計の流れを示すフローチャートである。

本発明実施例装置は論理回路設計に係るものであり、特
に機能および論理シミュレーションに係るものである。

本発明実施例は、論理回路の端子、端子間の接続および
各接続に関する情報を記憶する論理回路情報記憶手段１
と、この論理回路情報記憶手段１に記憶された情報に基
づき論理回路をモデルに変換する論理回路モデル変換手
段３と、この論理回路モデル変換手段３によって変換さ
れたモデル上での信号の伝播経路を解析する論理回路モ
デル解析手段４と、この論理回路モデル解析手段４によ
って解析された結果を出力表示する解析結果表示手段５
とを備え、さらに、本発明の特徴として、初期値として
の論理回路の始点の端子情報および解析された論理回路
の終点の端子情報を記憶する端子情報記憶手段２を設け
、論理回路モデル変換手段３には、端子に接続する次の
信号伝播経路が端子情報記憶手段２に記憶されているか
否かを判断し、記憶されているときに次の端子までをモ
デルに変換する手段と、端子に接続する次の信号伝播経
路が端子情報記憶手段２に記憶されていないときに論理
回路をモデルに変換することを停止する手段を含み、論
理回路モデル解析手段４には、解析した終点の端子情報
を端子情報記憶手段２に記憶させる手段と、モデルに変
換された論理回路の信号伝播経路の遅延時間を算出する
手段とを含む。

次に、このように構成された本発明実施例の動作につい
て説明する。

論理回路情報記憶手段１は論理回路の端子、端子間の接
続および格納接続に関する情報を記憶し、端子情報記憶
手段２は初期値としての論理回路の始点の端子情報、お
よび解析済みの部分の終点の端子情報を記憶する。

論理回路モデル変換手段３は論理回路情報記憶手段１に
よって記憶された情報を基に端子情報記憶手段２によっ
て記憶された端子に接続する出力方向の信号伝播経路が
存在するか否かを判断し、存在する場合には出力側経路
上に存在する次の端子までをモデルに変換し、存在しな
い場合にはモデルに変換することを停止する。

論理回路モデル解析手段４は論理回路モデル変換手段３
によって変換されたモデルを基に信号の伝播経路を解析
し、端子情報記憶手段２に解析された終点を格納し、解
析結果表示手段５は論理回路モデル解析手段４によって
解析された結果を表示する。

第２図は本発明実施例の対象となる論理回路の一例を示
す図である。ここでは、入力端子から出力端子方向への
信号伝播経路の遅延解析を行う場合を考え、入力端子１
０→接続部１０〇一端子１１→接続部１０１→端子１２
→接続部１０２→出力端子１３の信号伝播経路を遅延解
析の対象とし、入力端子２０→接続部２０〇一端子２１
→接続部２０１一端子２２−接続部２０２→出力端子２
３の信号伝播経路については遅延解析の対象としないも
のとする。

この論理回路の端子、端子間の接続および各接続に関す
る遅延情報は論理回路情報記憶手段１に記憶され、また
、遅延解析の対象である信号伝播経路の始点の端子名と
して入力端子１０の端子名が端子情報記憶手段２に記憶
される。

先ず、論理回路モデル変換手段３が論理回路情報記憶手
段１に記憶されている端子名、ネット塩、および端子と
ネットの接続関係を基に入力端子１０に接続する接続部
１００の存在を判断し、端子１１までを遅延解析効率化
のために論理回路の接続を示したモデルに変換する。

次に、論理回路モデル解析手段４がモデルに変換された
入力端子１０→接続部１００→端子１１の信号伝播経路
の遅延時開を求め、モデルに変換された信号伝播経路の
終点である端子１１の端子名を端子情報記憶手段２に格
納する。

解析結果表示手段５が論理回路モデル解析手段４により
遅延解析された入力端子１０→接続部１０〇一端子１１
の信号伝播経路の遅延時間を出力する。

同様にして、順次、端子１１→接続部１０１→端子１２
、端子１２→接続部１０２−出力端子１３の信号伝播経
路の遅延時間を出力する。

その後、論理回路モデル変換手段３が論理回路情報記憶
手段１に記憶されている端子名、ネット塩、および端子
とネットの接続関係を基に端子情報記憶手段２に記憶さ
れている出力端子１３に接続する信号伝播経路が存在し
ないことを判断し処理を終了する。

解析結果表示手段５は入力端子１０→接続部１００→端
子１１→接続部１０１→端子１２→接続部１０２→出力
端子１３の信号伝播経路の遅延時間解析結果を出力する
。

入力端子２０の端子名は遅延解析の対象である信号伝播
経路の始点の端子名として端子情報記憶手段２に記憶さ
れていないた約に解析の対象とならない入力端子２０→
接続部２０〇一端子２１−接続部２０１一端子２２−接
続部２０２−出力端子２３の信号伝播経路は論理回路モ
デル変換手段３でモデルに変換されない。

〔発明の効果〕

以上膜すしたように本発明によれば、解析する必要のな
い論理回路はモデルに変換せず、解析に必要な論理回路
のみモデルに変換し解析することにより、回路の解析に
必要な処理時間を少なくすることができる効果がある。

１・・・論理回路情報記憶手段、２・・・端子情報記憶
手段、３・・・論理回路モデル変換手段、４・・・論理
回路モデル解析手段、５・・・解析結果表示手段、１０
．２０・・・入力端子、１１．１２．２１．２２・・・
端子、１３．２３・・出力端子、１００．１０１．１０
２．２００．２０１．２０２・・・接続部。

Claims (1)

1. 【特許請求の範囲】 １、論理回路の端子、端子間の接続および各接続に関す
   る情報を記憶する論理回路情報記憶手段と、この論理回
   路情報記憶手段に記憶された情報に基づき論理回路をモ
   デルに変換する論理回路モデル変換手段と、 この論理回路モデル変換手段によって変換されたモデル
   上での信号の伝播経路を解析する論理回路モデル解析手
   段と、 この論理回路モデル解析手段によって解析された結果を
   出力表示する解析結果表示手段と を備えた論理回路の解析装置において、 初期値としての論理回路の始点の端子情報および解析さ
   れた論理回路の終点の端子情報を記憶する端子情報記憶
   手段を設け、 前記論理回路モデル変換手段に、端子に接続する次の信
   号伝播経路が前記端子情報記憶手段に記憶されているか
   否かを判断し、記憶されているときに次の端子までをモ
   デルに変換する手段を含むことを特徴とする論理回路の
   解析装置。 ２、前記論理回路モデル解析手段は、解析した終点の端
   子情報を前記端子情報記憶手段に記憶させる手段を含む
   請求項１記載の論理回路の解析装置。 ３、前記論理回路モデル解析手段は、モデルに変換され
   た論理回路の信号伝播経路の遅延時間を算出する手段を
   含む請求項１記載の論理回路の解析装置。