JPH04110491A - Circuit board - Google Patents

Circuit board

Info

Publication number
JPH04110491A
JPH04110491A JP23115390A JP23115390A JPH04110491A JP H04110491 A JPH04110491 A JP H04110491A JP 23115390 A JP23115390 A JP 23115390A JP 23115390 A JP23115390 A JP 23115390A JP H04110491 A JPH04110491 A JP H04110491A
Authority
JP
Japan
Prior art keywords
plating
parts
land
plated
land parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23115390A
Other languages
Japanese (ja)
Inventor
Yuji Ozaki
裕司 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP23115390A priority Critical patent/JPH04110491A/en
Publication of JPH04110491A publication Critical patent/JPH04110491A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus

Landscapes

  • Electroplating Methods And Accessories (AREA)

Abstract

PURPOSE:To enable partial plating of plural parts by a simple process by bringing probe pins into contact with the separate parts to be plated and carrying out electroplating. CONSTITUTION:An electrically conductive pattern 3, 4A-4L is formed on a board 2 with a prescribed electrically conductive layer. Probe pins 37 are brought into contact with all the land parts 4A-4D and 4I-4L among the land parts 4A-4L by prescribed pressing force except the small land parts 4E-4H connected to the land parts 4A-4D through the circuit pattern 3. The board 2 and an anode 43 connected to the positive electrode side of a power source for plating through an electrically conductive wire 45 are immersed in a plating soln. 47 and electroplating is carried out. Plating layers 9 can be formed on the desired land parts 4A-4L.

Description

【発明の詳細な説明】 A産業上の利用分野 本発明は配線基板に関し、特に配線パターンの一部に部
分メッキを施した配線基板に適用して好適なものである
DETAILED DESCRIPTION OF THE INVENTION A. Field of Industrial Application The present invention relates to a wiring board, and is particularly suitable for application to a wiring board in which a portion of a wiring pattern is partially plated.

B発明の概要 本発明は、配線基板において、被メッキ処理単位部ごと
にプローブピンを当接して電気メッキ処理を実行するこ
とにより、−段と簡易な処理工程によって複数個所に部
分メッキを施すことができる。
B. Summary of the Invention The present invention provides partial plating at multiple locations on a wiring board through a very simple processing process by bringing probe pins into contact with each unit to be plated and performing electroplating. I can do it.

C従来の技術 従来、小型モータ用の鉄系配線基板としては、銅張積層
板をエツチング処理することによって表面に銅箔でなる
所定の配線パターン及びランド部を形成したものが用い
られている。
C. Prior Art Conventionally, as iron-based wiring boards for small motors, copper-clad laminates have been etched to form predetermined wiring patterns and land portions made of copper foil on the surface thereof.

この配線基板においては表面に形成されたランド部の表
面に防錆処理を施すことにより一段と耐久性を高めるよ
うになされている。
The durability of this wiring board is further improved by applying anti-rust treatment to the surface of the land portion formed on the surface.

D発明が解決しようとする課題 ところが銅箔の表面に防錆処理を施してなるランド部に
おいては、電子部品のリードを接触させるだけで電気的
に導通させることが困難であり、さらにはこれをICの
ワイヤーボンディング用のランド部として用いることが
困難であった。
D Problems to be Solved by the Invention However, it is difficult to establish electrical continuity simply by contacting the leads of electronic components in the lands formed by applying anti-corrosion treatment to the surface of the copper foil. It was difficult to use it as a land for IC wire bonding.

この問題を解決するための一つの方法として、第4図に
示すように短絡線5を用いてランド部に部分メッキを施
す方法が考えられている。
As one method for solving this problem, a method has been considered in which the land portions are partially plated using a shorting wire 5, as shown in FIG.

すなわち第4図に示すように、銅張積層板をエツチング
処理することにより基板2の表面に銅箔でなる配線パタ
ーン3及びランド部4A〜4Lを形成しく第4図(A)
)、このうちメッキ処理を施す部分(ランド部4A〜4
L)以外の部分にメッキレジスト7を塗布する(第4図
(B))。
That is, as shown in FIG. 4, by etching the copper-clad laminate, wiring patterns 3 and land portions 4A to 4L made of copper foil are formed on the surface of the substrate 2.
), of which the parts to be plated (land parts 4A to 4
A plating resist 7 is applied to the parts other than L) (FIG. 4(B)).

ここで基板2上に形成された配線パターン3は全てが短
絡線5(第4図(A))によって接続されていることに
より、ランド部4A〜4Lのうちの1個所だけにメッキ
処理用のプローブピンを立て、基板全体をメッキ液の中
に浸すと共に、メッキ処理を実行することによりメッキ
レジスト7を塗布していないランド部4A〜4L全てを
メッキ処理し得、これによりメッキ層9を形成すること
ができる(第4図(C))。
Here, all of the wiring patterns 3 formed on the substrate 2 are connected by shorting wires 5 (FIG. 4(A)), so that only one of the land portions 4A to 4L is used for plating. By setting up the probe pins, immersing the entire board in the plating solution, and performing the plating process, all of the land parts 4A to 4L to which the plating resist 7 is not applied can be plated, thereby forming the plating layer 9. (Figure 4(C)).

従って基板2上に塗布されたメッキレジスト7を除去す
ることにより61i4fgパターンのうちの必要な部分
(ランド部4A〜4L)だけにメッキ処理を施すことが
できると考えられる(第4図(D))。
Therefore, it is considered that by removing the plating resist 7 applied on the substrate 2, it is possible to perform plating only on the necessary portions (land portions 4A to 4L) of the 61i4fg pattern (Fig. 4(D)). ).

ところが第4図(D)の状態においては、全ての配線パ
ターン3は当該配線パターン3の一部として形成された
短絡線5によって接続されており、この短絡線5を除去
する方法としてエツチング処理を施す必要があった。
However, in the state shown in FIG. 4(D), all the wiring patterns 3 are connected by shorting lines 5 formed as a part of the wiring patterns 3, and etching treatment is used as a method for removing these shorting lines 5. It was necessary to apply.

すなわち第4図(E)に示すように除去すべき短絡線5
(第4図(D))の部分12以外の基板の表面全体にレ
ジスト13を塗布し、エツチング処理を施した後当該レ
ジストを除去することにより、第4図(F)に示すよう
に各短絡線5の一部を除去して配線パターン3をそれぞ
れ独立させる。
That is, as shown in FIG. 4(E), the short circuit line 5 to be removed
By applying a resist 13 to the entire surface of the substrate other than the portion 12 (FIG. 4(D)) and removing the resist after etching, each short circuit is removed as shown in FIG. 4(F). Part of the line 5 is removed to make the wiring patterns 3 independent.

かくして当該基板2の表面において、メッキ処理を施し
たランド部4A〜4L以外の部分全体にソルダレジスト
15を塗布することにより、所望とする配線基板10を
得る。
A desired wiring board 10 is thus obtained by applying solder resist 15 to the entire surface of the board 2 other than the plated lands 4A to 4L.

このようにして短絡線5を形成してメッキ処理を施すよ
うにすると、当該短絡線5を除去するエツチング工程が
必要な分、当該配線基板10の製造工程が煩雑化する問
題があり、解決策として未だ不十分な問題があった。
If the shorting line 5 is formed in this way and then plating is performed, there is a problem that the manufacturing process of the wiring board 10 becomes complicated due to the need for an etching process to remove the shorting line 5. However, there were still insufficient issues.

本発明は以上の点を考慮してなされたもので、−段と簡
易な方法によって所望とする複数の部分に部分メッキ処
理を施すことができる配線基板を提案しようとするもの
である。
The present invention has been made in consideration of the above points, and it is an object of the present invention to propose a wiring board that can perform partial plating on a plurality of desired parts using a much simpler method.

8課題を解決するための手段 かかる課題を解決するため本発明においては、基板2上
に所定の導電層によって導電パターン3.4A〜4Lを
形成し、当該導電パターン3.4A〜4Lの一部にメッ
キ処理を施すようになされた配線基板20において、導
電パターン3によって接続された複数の被メッキ処理部
4A〜4D、4E〜4Hでなる被メッキ処理単位部及び
独立した1つの被メッキ処理部41〜4Lでなる被メッ
キ処理単位部に対して、それぞれ1つのプローブピン3
7を当接して電気メッキ処理を実行し、複数の部分メッ
キ処理部9を形成するようにする。
8 Means for Solving the Problems In order to solve the problems, in the present invention, conductive patterns 3.4A to 4L are formed on the substrate 2 by a predetermined conductive layer, and a part of the conductive patterns 3.4A to 4L is In the wiring board 20 configured to be plated, a plating unit unit consisting of a plurality of plating parts 4A to 4D and 4E to 4H connected by a conductive pattern 3 and one independent plating part One probe pin 3 for each unit to be plated consisting of 41 to 4L.
7 are brought into contact with each other and electroplating is performed to form a plurality of partial plating parts 9.

F作用 複数の被メッキ処理部4A及び4F(又は4B及び4E
又は、4C及び4G又は、4D及び4H)でなる被メッ
キ処理単位部、及び独立した1つの被メッキ処理部41
〜4Lに対して、それぞれプローブピン37を当接して
電気メッキ処理を実行することにより、従来のように短
絡線5(第4図)を用いてメッキ処理を実行する場合に
比して、当該短絡線5を除去するエツチング工程を行な
わない分、−段と簡易な工程によって複数部分4A〜4
Lの部分メッキ処理を行うことができる。
F action Plural plating processing parts 4A and 4F (or 4B and 4E
or 4C and 4G or 4D and 4H), and one independent plating processing unit 41
By performing electroplating by contacting the probe pins 37 with the probe pins 37 for each of ~4L, the plating can be performed using the shorting wire 5 (FIG. 4). Since the etching process for removing the shorting wire 5 is not performed, the plurality of parts 4A to 4 are formed by a simple process of -stage.
L partial plating treatment can be performed.

G実施例 以下図面について、本発明の一実施例を詳述する。G example An embodiment of the present invention will be described in detail below with reference to the drawings.

一 第4図との対応部分に同一符号を付して示す第1図は本
発明による配線基!20のメッキ処理工程を示すもので
、基材2Aの表面に絶縁層2Bを形成してなる基板2の
表面にエツチング処理を施すことにより、銅箔でなる配
線パターン3及びランド部4A〜4Lが形成されている
(第1図(A))。
Fig. 1 shows the wiring board according to the present invention, with the same reference numerals attached to the corresponding parts as in Fig. 4! 20, the wiring pattern 3 made of copper foil and the land portions 4A to 4L are formed by etching the surface of the substrate 2 formed by forming the insulating layer 2B on the surface of the base material 2A. (Fig. 1(A)).

ここでこのランド部4A〜4Lにメッキ処理を施す場合
、当該ランド部4A〜4L以外の基板表面全体にソルダ
レジスト15を塗布しく第1図(B)及び(C))、各
ランド部4A〜4D及び4I〜4Lにプローブピンを当
接してメッキ処理を実行する。
When plating the land portions 4A to 4L, the solder resist 15 must be applied to the entire surface of the board other than the land portions 4A to 4L (Fig. 1 (B) and (C)). Probe pins are brought into contact with 4D and 4I to 4L to perform plating.

このときICのワイヤボンディング用の微小なランド部
4E、4F、4G及び4Hは配線パターン3によってラ
ンド部4A、4B、4C及び4Dに接続されていること
により、プローブピンを接触させなくても良く、表面に
メッキ液が接触する状態となっていれば、この部分4E
〜4Hにおいてもメッキ処理を施すことができる。
At this time, the small land parts 4E, 4F, 4G, and 4H for IC wire bonding are connected to the land parts 4A, 4B, 4C, and 4D by the wiring pattern 3, so that there is no need to contact the probe pins. , if the plating solution is in contact with the surface, this part 4E
Plating treatment can also be performed in ~4H.

ここでメッキ処理の方法として第2図に示すメッキ処理
袋W30が用いられる。
Here, as a plating method, a plating bag W30 shown in FIG. 2 is used.

すなわちメッキ処理装置30は液槽32の内部に基板固
定装置33が設けられている。
That is, in the plating processing apparatus 30, a substrate fixing device 33 is provided inside a liquid tank 32.

この基板固定装置33は基板2を固定するようになされ
た固定板34と、当該固定板34に所定間隔を隔ててプ
ローブピン保持部材36が設けられている。
This substrate fixing device 33 includes a fixing plate 34 configured to fix the substrate 2, and a probe pin holding member 36 provided on the fixing plate 34 at a predetermined interval.

プローブピン保持部材36には表面にテフロンコーティ
ングを施してなる複数のプローブピン37がそれぞれ保
持され、このプローブピン37の末端部は導電線42に
よって電源(図示せず)の負極側に接続され、全体とし
てカソード電極を形成する。
The probe pin holding member 36 holds a plurality of probe pins 37 whose surfaces are coated with Teflon, and the ends of the probe pins 37 are connected to the negative electrode side of a power source (not shown) by a conductive wire 42. The whole forms a cathode electrode.

ここでプローブピン37は第3図に拡大して示すように
、プローブピン保持部材36に保持固定された円筒形状
の係合部材38にばね39を介して保持されており、先
端部37Aを基板2上に形成されたランド部4Aに接触
させた後、プローブピン保持部材36及び係合部材38
を矢印aで示す方向に付勢させることにより、プローブ
ピン37の先端部37A及びランド部4A聞にばね39
によって所定の押圧力を得るようになされている。
As shown in an enlarged view in FIG. 3, the probe pin 37 is held via a spring 39 by a cylindrical engagement member 38 that is held and fixed to the probe pin holding member 36. After contacting the land portion 4A formed on the probe pin holding member 36 and the engagement member 38
By biasing the probe pin 37 in the direction shown by arrow a, a spring 39 is applied between the tip 37A of the probe pin 37 and the land 4A.
A predetermined pressing force is obtained by

このようにして基板2上に形成されたランド部4A〜4
Lのうち、ランド部4A〜4Dに配線パターン3を介し
て接続されている微小なランド部4E〜4Hを除く全て
のランド部4A〜4D及び4I〜4Lにプローブピン3
7をそれぞれ所定の押圧力によって接触させ、これをメ
ッキ用電源の正極側に導電線45を介して接続されたア
ノード電極43と共にメッキ液47に浸漬させ、電解メ
ッキ処理を実行することにより、第1図(D)及び(E
)に示すように、所望とするランド部4A〜4Lの表面
にメッキ層9を形成することができる。
Land portions 4A to 4 formed on the substrate 2 in this way
Probe pins 3 are connected to all the land parts 4A to 4D and 4I to 4L except for the small land parts 4E to 4H which are connected to the land parts 4A to 4D via the wiring pattern 3.
7 are brought into contact with each other with a predetermined pressing force, and immersed in the plating solution 47 together with the anode electrode 43 connected to the positive electrode side of the plating power source via the conductive wire 45 to perform electrolytic plating treatment. Figure 1 (D) and (E
), a plating layer 9 can be formed on the surface of the desired land portions 4A to 4L.

因にこのようにしてメッキ処理することにより配線パタ
ーン3によって接続されたランド部4A〜4D及び微小
なランド部4E〜4日に簡易な工程によってメッキ処理
を施すことができることにより、微小なランド部4E〜
4HをICのワイヤボンディング用として用いると共に
、ランド部4A〜4Dに所定の電子部品のリードを接触
させることにより、当該電子部品及びICを電気的に接
続させることができる。
Incidentally, by performing the plating process in this manner, the plating process can be performed on the land parts 4A to 4D and the minute land parts 4E to 4 connected by the wiring pattern 3 through a simple process. 4E~
By using 4H for wire bonding of the IC and bringing the leads of a predetermined electronic component into contact with the land portions 4A to 4D, the electronic component and the IC can be electrically connected.

以上の構成によれば、複数のプローブピン37を用いて
複数個所に部分メッキを施すようにしたことにより、従
来のように短絡線5(第4図)を形成することなく複数
のランド部4A〜4Lにメッキ層9を形成することがで
きる。
According to the above configuration, by partially plating a plurality of locations using a plurality of probe pins 37, a plurality of land portions 4A are formed without forming a short circuit line 5 (FIG. 4) as in the conventional method. The plating layer 9 can be formed on ~4L.

かくするにつき−段と簡易な方法によって複数個所に部
分メッキを施すことができる。
In this way, partial plating can be applied to a plurality of locations by a very simple method.

因に配線パターン3によって接続されたランド部4A(
又は4B、4C14D)及びランド部4F(又は4E、
4G、4H)にそれぞれメッキ処理をすることができる
ことにより、一方のランド部4F(又は4E、4G、4
H)をrcのワイヤボンディング用として用いると共に
、他方のランド部4A(又は4B、4C14D)を電子
部品のリードを接触接続させるランド部として用いる等
、配線パターン3によって接続されたこれら複数のラン
ド部4A(又は4B、4C,4D)及び4F巨 (又は4E、4G、4H)を異なる目的で用いることが
でき、これにより当該配線基板20を共通化することが
できる。
Incidentally, the land portion 4A (
or 4B, 4C14D) and land portion 4F (or 4E,
4G, 4H), one land portion 4F (or 4E, 4G, 4H) can be plated.
H) is used for RC wire bonding, and the other land part 4A (or 4B, 4C14D) is used as a land part for contacting the leads of electronic components, etc. These land parts are connected by the wiring pattern 3. 4A (or 4B, 4C, 4D) and 4F giant (or 4E, 4G, 4H) can be used for different purposes, thereby allowing the wiring board 20 to be used in common.

なお上述の実施例においては、銅箔でなる配線パターン
3及びランド部4A〜4Lを有する配線基板20に本発
明を適用した場合について述べたが、本発明はこれに限
らず、配線パターン及びランド部として他の種々の導電
材料を用いた配線基板に本発明を広(適用することがで
きる。
In the above embodiment, the present invention is applied to the wiring board 20 having the wiring pattern 3 made of copper foil and the land portions 4A to 4L, but the present invention is not limited to this. The present invention can be widely applied to wiring boards using various other conductive materials as parts.

また上述の実施例においては、本発明を小型モータ用の
配線基板に適用した場合について述べたが、本発明はこ
れに限らず、他の種々の電子機器の配線基板に広く適用
することができる。
Furthermore, in the above-described embodiments, a case has been described in which the present invention is applied to a wiring board for a small motor, but the present invention is not limited to this, but can be widely applied to wiring boards for various other electronic devices. .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による配線基板のメッキ処理工程を示す
平面図、第2図はメッキ装置を示す路線図、第3図はそ
のプローブピンの詳細構成を示す部分的拡大図、第4図
は短絡線を用いた場合のメッキ処理工程を示す平面図で
ある。 2・・・・・・基板、2A・・・・・・基材、2B・・
・・・・絶縁層、3・・・・・・配線バタ・−ン、4A
〜4 L・・・・・・ランド部、5・・・・・・短絡線
、9・・・・・・メッキ層、10.20・・・・・・配
線基板、15・・・・・・ソルダレジスト。
Fig. 1 is a plan view showing the process of plating a wiring board according to the present invention, Fig. 2 is a route diagram showing the plating equipment, Fig. 3 is a partially enlarged view showing the detailed structure of the probe pin, and Fig. 4 is FIG. 3 is a plan view showing a plating process when a short-circuit wire is used. 2...Substrate, 2A...Base material, 2B...
...Insulating layer, 3...Wiring batten, 4A
~4 L... Land portion, 5... Short circuit line, 9... Plating layer, 10.20... Wiring board, 15...・Solder resist.

Claims (1)

【特許請求の範囲】 基板上に所定の導電層によつて導電パターンを形成し、
当該導電パターンの一部にメッキ処理を施すようになさ
れた配線基板において、 上記導電パターンによつて接続された複数の上記被メッ
キ処理部でなる被メッキ処理単位部及び独立した1つの
上記被メッキ処理部でなる被メッキ処理単位部に対して
、それぞれ1つのプローブピンを当接して電気メッキ処
理を実行し、複数の部分メッキ処理部を形成した ことを特徴とする配線基板。
[Claims] A conductive pattern is formed on a substrate by a predetermined conductive layer,
In a wiring board in which a part of the conductive pattern is plated, a unit part to be plated consisting of a plurality of parts to be plated connected by the conductive pattern and an independent part to be plated 1. A wiring board characterized in that a plurality of partial plating parts are formed by performing electroplating by bringing one probe pin into contact with each unit part to be plated, which is a processing part.
JP23115390A 1990-08-31 1990-08-31 Circuit board Pending JPH04110491A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23115390A JPH04110491A (en) 1990-08-31 1990-08-31 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23115390A JPH04110491A (en) 1990-08-31 1990-08-31 Circuit board

Publications (1)

Publication Number Publication Date
JPH04110491A true JPH04110491A (en) 1992-04-10

Family

ID=16919128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23115390A Pending JPH04110491A (en) 1990-08-31 1990-08-31 Circuit board

Country Status (1)

Country Link
JP (1) JPH04110491A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1306856C (en) * 2002-09-14 2007-03-21 Lg电子株式会社 Electroplating method of prited circuit board
CN105483805A (en) * 2014-09-16 2016-04-13 深南电路有限公司 Leadless plating device and method
JP2016125087A (en) * 2014-12-26 2016-07-11 トヨタ自動車株式会社 Metal coating deposition apparatus and deposition method
WO2024040888A1 (en) * 2022-08-25 2024-02-29 苏州元脑智能科技有限公司 Method for plating edge connectors on circuit board with gold, and circuit board

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1306856C (en) * 2002-09-14 2007-03-21 Lg电子株式会社 Electroplating method of prited circuit board
CN105483805A (en) * 2014-09-16 2016-04-13 深南电路有限公司 Leadless plating device and method
JP2016125087A (en) * 2014-12-26 2016-07-11 トヨタ自動車株式会社 Metal coating deposition apparatus and deposition method
US10077505B2 (en) 2014-12-26 2018-09-18 Toyota Jidosha Kabushiki Kaisha Metal-film forming apparatus and metal-film forming method
WO2024040888A1 (en) * 2022-08-25 2024-02-29 苏州元脑智能科技有限公司 Method for plating edge connectors on circuit board with gold, and circuit board

Similar Documents

Publication Publication Date Title
US3786172A (en) Printed circuit board method and apparatus
US3256586A (en) Welded circuit board technique
US6948242B2 (en) Process for producing a contact-making device
US3850711A (en) Method of forming printed circuit
US4771236A (en) Multilayered printed circuit board type resistor isolated tray for stress testing integrated circuits and method of making same
JPH01260886A (en) Manufacture of printed board
JPH04110491A (en) Circuit board
JP2000091722A (en) Printed wiring board and its manufacture
JPH1079568A (en) Manufacturing method of printed circuit board
JP3562166B2 (en) Method of forming printed circuit board having inspection electrode
JPH09281145A (en) Inspecting jig with anisotropic conductive material and its manufacture
KR100287738B1 (en) Surface mounting method for printed circuit board
JPH10233568A (en) Manufacturing method of printed wiring board, and jig for plating used therefor
JPS5892291A (en) Method of producing printed circuit board
JP2911273B2 (en) Flexible circuit board for testing circuit components and method of manufacturing the same
JP4635395B2 (en) Manufacturing method of semiconductor circuit inspection jig
JP3896611B2 (en) Wiring circuit board having inspection electrode and method for forming the same
JPH11135907A (en) Wiring circuit board structure equipped with test electrode
JP2000328299A (en) Plating method for wiring board and plating jig used for the same
JPS63260198A (en) Manufacture of multilayer circuit board
GB1145771A (en) Electrical circuit boards
JP2602654Y2 (en) IC chip inspection device, inspection connection structure, and anisotropic conductive film or sheet used therein
JPH0748583B2 (en) Method for manufacturing electrical inspection jig board for high-density printed wiring board
JPS62296595A (en) Method of selective plating of printed wiring circuit board
JPH1022412A (en) Ball grid array circuit board