JPH04107533A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH04107533A
JPH04107533A JP2225222A JP22522290A JPH04107533A JP H04107533 A JPH04107533 A JP H04107533A JP 2225222 A JP2225222 A JP 2225222A JP 22522290 A JP22522290 A JP 22522290A JP H04107533 A JPH04107533 A JP H04107533A
Authority
JP
Japan
Prior art keywords
liquid crystal
metal electrode
data line
lower metal
nonlinear resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2225222A
Other languages
Japanese (ja)
Inventor
Hiroko Takada
高田 弘子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2225222A priority Critical patent/JPH04107533A/en
Publication of JPH04107533A publication Critical patent/JPH04107533A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain the liquid crystal display device which has a small spot defect and excellent display quality by connecting a lower metal electrode to a data line at plural connection places. CONSTITUTION:The lower metal electrode 12 of a nonlinear resistance element 16 is connected to the data line 11 at plural connection places 11a and 11b, which are provided at a specific-distance interval to reduce the possibility that the presence of a metal residue and particulates breaking part of the data line 11 extends to the breakage of the nonlinear resistance element 16. Further, there are plural lead-out lines from the data line 11 to the lower metal electrode 12, so even if one lead-out line is destroyed by the metal residue or particulates, the other lead-out line is usable and there is no trouble as to the supply of a driving voltage to the nonlinear resistance element 16. Consequently, the spot defect is small and the display quality is improved.

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) この発明は、スイッチング素子としてMIM(Meta
l−Insulator−Metal )素子を有する
液晶表示装置に関する。
[Detailed Description of the Invention] [Purpose of the Invention (Industrial Application Field) This invention uses MIM (Meta
The present invention relates to a liquid crystal display device having an l-Insulator-Metal) element.

(従来の技術) 近年、液晶表示器を用いた表示装置は、時計・電卓・計
測機器等の比較的簡単なものから、パーソナル中コンピ
ューター、ワードプロセッサー更にはOA用の端末機器
、TV画像表示等の大容量情報表示用途に使用されてき
ている。こうした大容量の液晶表示装置においては、マ
トリックス表示のマルチプレックス駆動方式が一般に採
用されている。ところがこの方式は、液晶自身の本質的
な特性によって、表示部分(オン画素)と非表示部分(
オフ画素)のコントラスト比の点では、200本程本以
走査線を有する場合でも不十分であり、更に走査線が5
00本以上程度の大規模なマトリクス駆動を行なう場合
には、コントラストの劣化が致命的であった。
(Prior Art) In recent years, display devices using liquid crystal displays have been used in various applications ranging from relatively simple devices such as watches, calculators, and measuring instruments to personal computers, word processors, terminal devices for office automation, and TV image displays. It has been used for displaying large amounts of information. In such large-capacity liquid crystal display devices, a matrix display multiplex driving method is generally adopted. However, with this method, due to the essential characteristics of the liquid crystal itself, there is a difference between the display area (on pixels) and the non-display area (
In terms of the contrast ratio of off-pixels, it is insufficient even when there are more than 200 scanning lines;
When performing large-scale matrix driving of approximately 00 or more lines, deterioration of contrast is fatal.

そして、この液晶表示装置のもつ欠点を解決するための
開発が、各所で盛んに行われている。その一つの方向が
、個々の画素を直接にスイッチ駆動するものがあり、ス
イッチング素子に例えば薄膜トランジスタ(以下、TP
Tと称す)やMIM素子等を用いている。このうちMI
M素子は、TPTの三端子に比べて、基本的に二端子で
構造が簡単であり、製造が容易である。
Developments to solve the drawbacks of this liquid crystal display device are actively being carried out in various places. One direction is to directly switch drive each pixel, and the switching element is, for example, a thin film transistor (hereinafter referred to as TP).
(referred to as T), MIM elements, etc. Of these, MI
The M element basically has two terminals, has a simpler structure, and is easier to manufacture than the three terminals of TPT.

第3図はMIM素子を有するアレイ基板の一例を示す平
面図である。これを製造工程に従って説明すると、まず
、ガラス基板1上に、データ線2とこれに一体化したM
IM素子の下部金属電極3を形成する。次に、データ線
2と下部金属電極3をクエン酸水溶液等を用いた陽極酸
化法により化成し、MIM素子の絶縁体を構成する酸化
膜を形成する。続いて、MIM素子の上部金属電極4を
形成することにより、MIM素子5が完成する。
FIG. 3 is a plan view showing an example of an array substrate having MIM elements. To explain this according to the manufacturing process, first, a data line 2 and an M integrated therein are placed on a glass substrate 1.
A lower metal electrode 3 of the IM element is formed. Next, the data line 2 and the lower metal electrode 3 are chemically formed by anodic oxidation using a citric acid aqueous solution or the like to form an oxide film that constitutes the insulator of the MIM element. Subsequently, the MIM element 5 is completed by forming the upper metal electrode 4 of the MIM element.

更にこの後には、画像表示用の透明電極6を上部金属電
極4と接続するように形成すればよい。
Furthermore, after this, a transparent electrode 6 for image display may be formed so as to be connected to the upper metal electrode 4.

(発明が解決しようとする課題) この種の液晶表示装置では、表示面積の大規模化が進む
につれて、MIM素子等の形成に微細加工が必要となる
。ここで、MIM素子の形成時には、上部及び下部金属
電極のエツチング時に発生する金属残渣、或いはクリー
ンルーム内で発生する種々の微粒子に起因して、MIM
素子の破壊が起こりうる確率は高くなっている。金属残
渣或いは微粒子かアレイ基板上に存在するとき、MIM
素子に付着した場合のみならず、配線電極からMIM素
子の下部金属電極へと接続されている引き出し部分に付
着した場合にも点欠陥が発生するので、何らの冗長性構
造をも有さない構造では、点欠陥の発生する率が高くな
る。
(Problems to be Solved by the Invention) In this type of liquid crystal display device, as the display area becomes larger, fine processing becomes necessary to form MIM elements and the like. Here, when forming an MIM element, metal residue generated during etching of the upper and lower metal electrodes or various fine particles generated in a clean room may cause MIM
The probability of element destruction is increasing. When metal residue or particulates are present on the array substrate, MIM
Point defects occur not only when it adheres to the element, but also when it adheres to the lead-out part connected from the wiring electrode to the lower metal electrode of the MIM element, so the structure does not have any redundancy structure. In this case, the rate of occurrence of point defects increases.

この発明は上記した従来の事情に鑑みなされたものであ
る。
This invention was made in view of the above-mentioned conventional circumstances.

[発明の構成] (課題を解決するための手段) この発明は、基板上に下部金属電極−絶縁体−上部金属
電極(M I M)の構成よりなる非線形抵抗素子をア
レイ状に配置し、非線形抵抗素子に画素電極を直列に配
置し、データ線により各行又は各列方向を接続してなる
マトリクスアレイ基板と、基板上に対向電極を形成して
なる対向基板と、マトリクスアレイ基板と前記対向基板
との間に挟持してなる液晶とを備えた液晶表示装置につ
いてのものである。そして、下部金属電極はデータ線と
複数個の接続箇所で接続されている。
[Structure of the Invention] (Means for Solving the Problems) The present invention arranges nonlinear resistance elements having a configuration of lower metal electrode-insulator-upper metal electrode (MIM) in an array on a substrate, a matrix array substrate in which pixel electrodes are arranged in series on nonlinear resistance elements and connected in each row or each column direction by data lines; a counter substrate in which a counter electrode is formed on the substrate; and a matrix array substrate and the counter substrate. The present invention relates to a liquid crystal display device including a liquid crystal sandwiched between a substrate and a liquid crystal. The lower metal electrode is connected to the data line at a plurality of connection points.

(作 用) この発明では、MIM素子部の下部金属電極をデータ線
と複数部位で接続しているため、例えば下部金属電極と
データ線の接続部分の一部が金属残渣及び微粒子等によ
り断線した場合にも、画素の点欠陥に至ることはない。
(Function) In this invention, since the lower metal electrode of the MIM element portion is connected to the data line at multiple points, for example, a part of the connecting portion between the lower metal electrode and the data line may be disconnected due to metal residue, fine particles, etc. In this case, no pixel point defect occurs.

この結果、製造工程中における金属残渣及び微粒子等に
より生じる欠陥発生率を従来に比べ減少させることがで
きる。
As a result, the incidence of defects caused by metal residues, fine particles, etc. during the manufacturing process can be reduced compared to the conventional method.

(実施例) 以下、この発明の詳細を図面を参照して説明する。(Example) The details of this invention will be explained below with reference to the drawings.

第1図はこの発明の一実施例を説明するための図であり
、第1図(a)はこの実施例におけるマトリクスアレイ
基板を示す平面図、第1図(b)は第1図(a)のA−
A−断面に対応する断面図を表している。
FIG. 1 is a diagram for explaining one embodiment of the present invention, FIG. 1(a) is a plan view showing a matrix array substrate in this embodiment, and FIG. ) of A-
A sectional view corresponding to the A-section is shown.

第1図を用いこの実施例を製造工程に従って説明すると
、まず、例えばガラスからなる基板10上に、Ta等か
らなる第1の金属層をスパッタリング法等により形成し
た後、ドライエツチング等の方法によりデータ線11と
MIM素子部の下部金属電極12にパターニングする。
This embodiment will be explained according to the manufacturing process using FIG. 1. First, a first metal layer made of Ta or the like is formed on a substrate 10 made of glass by a sputtering method or the like, and then by a method such as dry etching. The data line 11 and the lower metal electrode 12 of the MIM element section are patterned.

次に、データ線工1と下部金属電極12の表面を陽極酸
化し、陽極酸化膜を形成することにより、MrM素子部
の絶縁体13を得る。続いて、Cr、Ti、Ta等から
なる第2の金属層をスパッタリング法等により形成した
後、ドライエツチング等の方法によりMIM素子部の上
部金属電極14にパターニングする。次に、ITO等か
らなる透明導電膜をスパッタリング法により形成した後
、ドライエツチング等の方法により画素電極15にパタ
ーニングする。こうして、基板10上に、下部金属電極
12−絶縁体13−上部金属電極14(MIM)の構成
よりなる非線形抵抗素子16をアレイ状に配置し、非線
形抵抗素子16に画素電極15を直列に配置し、データ
線11により各行又は各列方向を接続したマトリクスア
レイ基板17が得られる。
Next, the surfaces of the data line 1 and the lower metal electrode 12 are anodized to form an anodic oxide film, thereby obtaining the insulator 13 of the MrM element portion. Subsequently, a second metal layer made of Cr, Ti, Ta, etc. is formed by sputtering or the like, and then patterned onto the upper metal electrode 14 of the MIM element portion by dry etching or the like. Next, a transparent conductive film made of ITO or the like is formed by a sputtering method, and then patterned into the pixel electrode 15 by a method such as dry etching. In this way, the nonlinear resistance elements 16 having the configuration of lower metal electrode 12 - insulator 13 - upper metal electrode 14 (MIM) are arranged in an array on the substrate 10, and the pixel electrodes 15 are arranged in series with the nonlinear resistance elements 16. A matrix array substrate 17 is obtained in which the data lines 11 connect each row or each column.

そして、マトリクスアレイ基板17における非線形抵抗
素子16の形成面に更に、ポリイミド樹脂からなる配向
膜を塗布・焼成しラビングすることにより、液晶分子の
配向方向を規制する。一方別に、例えばガラスからなる
基板18上に、ストライブ状のITOからなる対向電極
19をデータ線11と直交する方向で液晶20を介して
画素電極15と重なるように形成し、且つポリイミド樹
脂からなる配向膜とラビングによって液晶分子の配向方
向を規制した対向基板21を用意する。そして、液晶2
0の分子長軸方向がマトリクスアレイ基板17と対向基
板21の間で約90°捩れるように、5〜20μmの間
隔を保って保持させ、液晶20を注入する。
Then, an alignment film made of polyimide resin is further coated and baked on the surface of the matrix array substrate 17 on which the nonlinear resistance elements 16 are formed, and then rubbed, thereby regulating the alignment direction of the liquid crystal molecules. Separately, a striped counter electrode 19 made of ITO is formed on a substrate 18 made of glass, for example, so as to overlap the pixel electrode 15 through the liquid crystal 20 in a direction perpendicular to the data line 11, and is made of polyimide resin. A counter substrate 21 is prepared in which the orientation direction of liquid crystal molecules is regulated by an alignment film and rubbing. And LCD 2
The liquid crystal 20 is injected into the matrix array substrate 17 and the counter substrate 21 with a gap of 5 to 20 μm maintained so that the long axis direction of the 0 molecules is twisted by about 90° between the matrix array substrate 17 and the counter substrate 21.

この実施例では、非線形抵抗素子16の下部金属電極1
2は、データ線11と複数個の接続箇所11a、llb
で接続され、且つこれらの接続箇所11a、llbは所
定距離の間隔で離れて設けられていることにより、デー
タ線11の一部を破壊するような金属残渣及び微粒子の
存在が非線形抵抗素子16の破壊に及ぶ可能性を低くし
ている。
In this embodiment, the lower metal electrode 1 of the nonlinear resistance element 16 is
2, the data line 11 and a plurality of connection points 11a, llb
Since these connection points 11a and llb are spaced apart from each other by a predetermined distance, the presence of metal residues and fine particles that could destroy a part of the data line 11 can be prevented from forming on the nonlinear resistance element 16. This reduces the possibility of damage.

また、データ線11から下部金属電極12への弓き出し
線が複数であるため、いずれか一方の引き出し線か金属
残渣及び微粒子によって破壊されても、他方の引き出し
線が使用可能であり、非線形抵抗素子16の駆動電圧の
供給には支障が生じない。
In addition, since there are multiple lead wires from the data line 11 to the lower metal electrode 12, even if one of the lead wires is destroyed by metal residue and fine particles, the other lead wire can be used, resulting in non-linear There is no problem in supplying the drive voltage to the resistance element 16.

第2図はこの発明の他の実施例におけるマトリクスアレ
イ基板を示す平面図であり、第1図と対応する部分には
同一の符号を付しである。第2図においては、画素電極
15は台形状(第2図(a))或いは長方形状(第2図
(b))に2つに分割されており、データ線11の下部
金属電極12への引き出し部分が分割された画素電極1
5の一方を取り囲む構造になっている。これらの実施例
は、第1図に示した実施例と同様の効果を有するのみで
なく、上記引き出し部分か画素電極15の一部を取り囲
んでいるため、開口率の点で第1図に示した実施例より
優れている。
FIG. 2 is a plan view showing a matrix array substrate in another embodiment of the invention, and parts corresponding to those in FIG. 1 are given the same reference numerals. In FIG. 2, the pixel electrode 15 is divided into two parts having a trapezoidal shape (FIG. 2(a)) or a rectangular shape (FIG. 2(b)). Pixel electrode 1 with divided extraction part
It has a structure that surrounds one side of 5. These embodiments not only have the same effect as the embodiment shown in FIG. 1, but also have the same effect as the embodiment shown in FIG. This is superior to the other embodiments.

[発明の効果] この発明は、MIM素子部の下部金属電極をデータ線と
複数部位で接続しているため、点欠陥が少なく表示品位
の良好な液晶表示装置が得られる。
[Effects of the Invention] In the present invention, since the lower metal electrode of the MIM element portion is connected to the data line at a plurality of locations, a liquid crystal display device with few point defects and good display quality can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例を示す平面図及び断面図、
第2図はこの発明の他の実施例におけるマトリクスアレ
イ基板を示す平面図、第3図は従来のマトリクスアレイ
基板の一画素部分の一例を示す平面図である。 10.18・・・基板。 11・・・データ線 11a、llb・・・接続箇所 12・・・下部金属電極、  13・・・絶縁体14・
・・上部金属電極、  15・・・画素電極16・・・
非線形抵抗素子 17・・・マトリクスアレイ基板 19・・・対向電極、    20・・・液晶21・・
・対向基板 17 マトリ7ス7「1111ミ (a) 第1図 (a) 第 図 第 図
FIG. 1 is a plan view and a sectional view showing an embodiment of the present invention;
FIG. 2 is a plan view showing a matrix array substrate according to another embodiment of the present invention, and FIG. 3 is a plan view showing an example of a pixel portion of a conventional matrix array substrate. 10.18...Substrate. 11... Data lines 11a, llb... Connection point 12... Lower metal electrode, 13... Insulator 14.
...Top metal electrode, 15...Pixel electrode 16...
Nonlinear resistance element 17... Matrix array substrate 19... Counter electrode, 20... Liquid crystal 21...
・Counter substrate 17 Matrix 7 7'1111 (a) Figure 1 (a) Figure Figure

Claims (1)

【特許請求の範囲】[Claims]  基板上に下部金属電極−絶縁体−上部金属電極(MI
M)の構成よりなる非線形抵抗素子をアレイ状に配置し
、前記非線形抵抗素子に画素電極を直列に配置し、デー
タ線により各行又は各列方向を接続してなるマトリクス
アレイ基板と、基板上に対向電極を形成してなる対向基
板と、前記マトリクスアレイ基板と前記対向基板との間
に挟持してなる液晶とを備えた液晶表示装置において、
前記下部金属電極は前記データ線と複数個の接続箇所で
接続されていることを特徴とする液晶表示装置。
Lower metal electrode-insulator-upper metal electrode (MI
A matrix array substrate in which nonlinear resistance elements having the configuration M) are arranged in an array, pixel electrodes are arranged in series with the nonlinear resistance elements, and each row or column direction is connected by a data line; A liquid crystal display device comprising a counter substrate formed with a counter electrode, and a liquid crystal sandwiched between the matrix array substrate and the counter substrate,
A liquid crystal display device, wherein the lower metal electrode is connected to the data line at a plurality of connection points.
JP2225222A 1990-08-29 1990-08-29 Liquid crystal display device Pending JPH04107533A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2225222A JPH04107533A (en) 1990-08-29 1990-08-29 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2225222A JPH04107533A (en) 1990-08-29 1990-08-29 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH04107533A true JPH04107533A (en) 1992-04-09

Family

ID=16825905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2225222A Pending JPH04107533A (en) 1990-08-29 1990-08-29 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH04107533A (en)

Similar Documents

Publication Publication Date Title
EP0645663B1 (en) Liquid crystal display
JP2002333639A (en) Liquid crystal display device
US6791634B2 (en) Display device having connecting pads crossing a spare line
JPH08114814A (en) Active matrix array substrate and its production
JPS63195687A (en) Terminal construction of active matrix substrate
JP3209652B2 (en) Liquid crystal display
JPH04107533A (en) Liquid crystal display device
JPH0416930A (en) Active matrix type display device
JPH08286213A (en) Liquid crystal display device
JPH05203997A (en) Liquid crystal display device
JP3130073B2 (en) Method for manufacturing array substrate for liquid crystal display device
JPH0750278B2 (en) Liquid crystal display
JPH03212621A (en) Liquid crystal display device
JP3380857B2 (en) Liquid crystal display
JPH0331823A (en) Production of liquid crystal display device and electrode substrate
JPH04361235A (en) Liquid crystal display device
JPH0419618A (en) Production of active matrix type display device
JP3380855B2 (en) Liquid crystal display
JPH10253980A (en) Liquid crystal display device
JPH04298721A (en) Liquid crystal display device
JPH02100022A (en) Liquid crystal display device
JP3380856B2 (en) Liquid crystal display
JPH0527268A (en) Liquid crystal display device
JP2001174845A (en) Liquid crystal display panel
JPH03209430A (en) Manufacture of liquid crystal display device