JPH04105407A - 増幅装置 - Google Patents
増幅装置Info
- Publication number
- JPH04105407A JPH04105407A JP2223895A JP22389590A JPH04105407A JP H04105407 A JPH04105407 A JP H04105407A JP 2223895 A JP2223895 A JP 2223895A JP 22389590 A JP22389590 A JP 22389590A JP H04105407 A JPH04105407 A JP H04105407A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- amplifier
- capacitor
- resistor
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 21
- 230000003287 optical effect Effects 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は光通信の分野に用いられ、ＩＣ化に適した増幅
装置に関するものである。
装置に関するものである。
従来、光受信器として用いられる増幅装置を集積化する
際には、第６図に示されるように、シングルエンドの前
置増幅器６１と差動増幅器６２とをコンデンサ６３を介
して交流結合とすることが多く行われていた。かかる増
幅装置において、後段の差動増幅器６２の入力端子には
段間のインピーダンス整合をとるため、５０Ωの終端抵
抗が接続される。このため、増幅装置の低域の遮断周波
数を十分に低く設定するためには、コンデンサ６３の容
量が大きいことが必要となる。例えば、遮断周波数をＩ
ＭＨｚに設定するためには、結合容量として約３ｎＦが
必要となる。
際には、第６図に示されるように、シングルエンドの前
置増幅器６１と差動増幅器６２とをコンデンサ６３を介
して交流結合とすることが多く行われていた。かかる増
幅装置において、後段の差動増幅器６２の入力端子には
段間のインピーダンス整合をとるため、５０Ωの終端抵
抗が接続される。このため、増幅装置の低域の遮断周波
数を十分に低く設定するためには、コンデンサ６３の容
量が大きいことが必要となる。例えば、遮断周波数をＩ
ＭＨｚに設定するためには、結合容量として約３ｎＦが
必要となる。
しかしながら、上記従来例に係る増幅装置をモノリシッ
クＩＣによって構成せんとすると、一般的に、１０ｐＦ
以上の容量をＩＣ内に組み込むことは難しく、例えば、
Ｍ Ｉ Ｍ （Ｍｅｔａｌ−１ｓｕｌａｔｏｒ−Ｍｅｔ
ａｌ ）構造と称される一般的な構造により３０Ｆの容
量を作成しようとすると、面積が２４■膳２必要となり
ＩＣに組み込むことは不可能である。
クＩＣによって構成せんとすると、一般的に、１０ｐＦ
以上の容量をＩＣ内に組み込むことは難しく、例えば、
Ｍ Ｉ Ｍ （Ｍｅｔａｌ−１ｓｕｌａｔｏｒ−Ｍｅｔ
ａｌ ）構造と称される一般的な構造により３０Ｆの容
量を作成しようとすると、面積が２４■膳２必要となり
ＩＣに組み込むことは不可能である。
そこで、第７図に示されるように増幅器の段間接続をＤ
Ｃ結合とすることが考えられる。しかし、かかる構成の
増幅装置では、光入力量に応じて前置増幅器６１の直流
レベルが変動することから、後段の差動増幅器６２の参
照電圧（Ｖ ）を上ｅｆ 記直流レベルの変動に応じてコントロールする必要が生
じ、実現が容易でない。
Ｃ結合とすることが考えられる。しかし、かかる構成の
増幅装置では、光入力量に応じて前置増幅器６１の直流
レベルが変動することから、後段の差動増幅器６２の参
照電圧（Ｖ ）を上ｅｆ 記直流レベルの変動に応じてコントロールする必要が生
じ、実現が容易でない。
本発明に係る増幅装置は、シングルエンドの初段増幅器
と、この増幅器の出力端子に第１の入力端子が直接接続
された差動増幅器とを備えており、この差動増幅器の第
１の入力端子と第２の入力端子との間には抵抗が接続さ
れており、かつ、第２の入力端子と接地端子または電源
端子との間にコンデンサが接続され、このコンデンサの
電位によって初段増幅器の出力に基づく電位を差動増幅
器へ与えるようにしたことを特徴とする。
と、この増幅器の出力端子に第１の入力端子が直接接続
された差動増幅器とを備えており、この差動増幅器の第
１の入力端子と第２の入力端子との間には抵抗が接続さ
れており、かつ、第２の入力端子と接地端子または電源
端子との間にコンデンサが接続され、このコンデンサの
電位によって初段増幅器の出力に基づく電位を差動増幅
器へ与えるようにしたことを特徴とする。
本発明に係る増幅器装置は、以上の通りに構成されるの
で、前段と後段との増幅器が直接接続されていることで
大容量のコンデンサが不要であり、かつ、差動増幅器の
第２の入力端子に初段増幅器の出力に基つく電圧、すな
わち、初段増幅器の出力電圧の直流成分が与えられて適
切な参照電圧となるのである。しかも、第２の入力端子
に接続されたコンデンサは、第１の入力端子と第２の入
力端子との間に接続された抵抗とともに積分回路となる
ので、抵抗値を大きくしてコンデンサの容量を小さくし
ても、所定の時定数を得るようにてきる。
で、前段と後段との増幅器が直接接続されていることで
大容量のコンデンサが不要であり、かつ、差動増幅器の
第２の入力端子に初段増幅器の出力に基つく電圧、すな
わち、初段増幅器の出力電圧の直流成分が与えられて適
切な参照電圧となるのである。しかも、第２の入力端子
に接続されたコンデンサは、第１の入力端子と第２の入
力端子との間に接続された抵抗とともに積分回路となる
ので、抵抗値を大きくしてコンデンサの容量を小さくし
ても、所定の時定数を得るようにてきる。
以下、添付図面の第１図ないし第２図を参照して、本発
明の一実施例に係る増幅器装置を説明する。なお、図面
の説明において、同一の要素には同一の符号を付し、重
複する説明を省略する。
明の一実施例に係る増幅器装置を説明する。なお、図面
の説明において、同一の要素には同一の符号を付し、重
複する説明を省略する。
第１図は本発明の一実施例に係る増幅装置の構成を示す
。この実施例では、シングルエンドの前置増幅器１の出
力端子１２に主増幅回路である差動増幅器２の第１の（
信号入力側）入力端子１３か直接接続される。差動増幅
器２の第２の（参照電圧入力側）入力端子１４と上記第
１の入力端子１３との間には抵抗Ｒ１が接続され、第２
の入力端子１４とグランドとの間にはコンデンサＣＩが
接続される。増幅器１の入力端子１１にはフォトダイオ
ードＤｐが接続され、電圧ＶＢによりバイアスされてい
る。符号１５は非反転側のａカ端子を示し、符号１６は
反転側の出力端子を示す。また、Ｒ「は帰還抵抗を示し
ている。
。この実施例では、シングルエンドの前置増幅器１の出
力端子１２に主増幅回路である差動増幅器２の第１の（
信号入力側）入力端子１３か直接接続される。差動増幅
器２の第２の（参照電圧入力側）入力端子１４と上記第
１の入力端子１３との間には抵抗Ｒ１が接続され、第２
の入力端子１４とグランドとの間にはコンデンサＣＩが
接続される。増幅器１の入力端子１１にはフォトダイオ
ードＤｐが接続され、電圧ＶＢによりバイアスされてい
る。符号１５は非反転側のａカ端子を示し、符号１６は
反転側の出力端子を示す。また、Ｒ「は帰還抵抗を示し
ている。
フォトダイオードＤｐによって検出された光信号に対応
する電気信号は、前置増幅器１により増幅されて差動増
幅器２へ与えられる。抵抗Ｒ，とコンデンサＣＩとは積
分回路を構成しているため、前置増幅器１の出力の直流
成分がコンデンサＣ１の電圧となり、差動増幅器２の第
２の入力端子１４に与えられることになる。このため、
外部からの制御を要することなく、差動増幅器２の第２
の入力端子１４に、光入力量に応じた参照電圧Ｖ が
与えられる。上記抵抗ＲＩとコンデンサｅｆ ＣＩとによって形成される積分回路の時定数は、従来技
術における交流係合の増幅装置における場合と同様に、
低域の遮断周波数を十分低く設定するためには、大きな
値であることを要する。しかし、抵抗ＲＩは主増幅を行
う差動増幅器２の入力整合抵抗とは別個の構成であるた
め、大きな値とできるから、コンデンサＣ＋の容量値を
小さくできる。例えば、ＩＭＨｚの低域遮断周波数を実
現するために、抵抗ＲＩＯ値を５０にΩとすれば、コン
デンサＣＩの容量値は３ｐＦとなり、この程度の容量で
あればモノリシックＩＣにおいて十分可能となる。
する電気信号は、前置増幅器１により増幅されて差動増
幅器２へ与えられる。抵抗Ｒ，とコンデンサＣＩとは積
分回路を構成しているため、前置増幅器１の出力の直流
成分がコンデンサＣ１の電圧となり、差動増幅器２の第
２の入力端子１４に与えられることになる。このため、
外部からの制御を要することなく、差動増幅器２の第２
の入力端子１４に、光入力量に応じた参照電圧Ｖ が
与えられる。上記抵抗ＲＩとコンデンサｅｆ ＣＩとによって形成される積分回路の時定数は、従来技
術における交流係合の増幅装置における場合と同様に、
低域の遮断周波数を十分低く設定するためには、大きな
値であることを要する。しかし、抵抗ＲＩは主増幅を行
う差動増幅器２の入力整合抵抗とは別個の構成であるた
め、大きな値とできるから、コンデンサＣ＋の容量値を
小さくできる。例えば、ＩＭＨｚの低域遮断周波数を実
現するために、抵抗ＲＩＯ値を５０にΩとすれば、コン
デンサＣＩの容量値は３ｐＦとなり、この程度の容量で
あればモノリシックＩＣにおいて十分可能となる。
第２図には第１図をより具体的に示し、ＩＣ化可能な実
施例か示されている。この回路では、ＦＥＴＱ、Ｑ２か
らなるインバータ段の出力がＦ■ ＥＴＱ、Ｑ からなるレベルシフト／バッファ段に与
えられ、帰還抵抗Ｒ４で帰還が行われる。
施例か示されている。この回路では、ＦＥＴＱ、Ｑ２か
らなるインバータ段の出力がＦ■ ＥＴＱ、Ｑ からなるレベルシフト／バッファ段に与
えられ、帰還抵抗Ｒ４で帰還が行われる。
ＦＥＴＱ、Ｑ４はゲート・ソース間が短絡されま
た定電流負荷となっている。Ｄｌはレベルシフト用のダ
イオードであり、所定のバイアス点を決定している。Ｆ
ＥＴＱ、Ｑ７が対の実質的な差動増幅器であり、ゲート
・ソース間が短絡されたＦＥＴＱ 、Ｑ８．Ｑ９は定
電流負荷となっている。
イオードであり、所定のバイアス点を決定している。Ｆ
ＥＴＱ、Ｑ７が対の実質的な差動増幅器であり、ゲート
・ソース間が短絡されたＦＥＴＱ 、Ｑ８．Ｑ９は定
電流負荷となっている。
実質的な差動増幅器の２つの出力は、それぞれＦＥＴＱ
Ｑ 及びＦＥＴＱ Ｑ からなるし１０
’ １１ １２’ １３ヘルシフト／バ
ッファ段に与えられ、出力端子１５．１６から出力され
る。Ｄ 、Ｄ は前述のＤｌと同じく、バイアス点
を所定とするレベルシフトダイオードである。なお、こ
の実施例では、ＦＥＴＱ５のゲートとグランドとの間に
、段間のインピーダンス整合用の抵抗ＲＴが設けられて
いる。
Ｑ 及びＦＥＴＱ Ｑ からなるし１０
’ １１ １２’ １３ヘルシフト／バ
ッファ段に与えられ、出力端子１５．１６から出力され
る。Ｄ 、Ｄ は前述のＤｌと同じく、バイアス点
を所定とするレベルシフトダイオードである。なお、こ
の実施例では、ＦＥＴＱ５のゲートとグランドとの間に
、段間のインピーダンス整合用の抵抗ＲＴが設けられて
いる。
この実施例において、ＦＥＴＱ −Ｑ１３は全て■
スレッショールド電圧が−Ｉ■であり、それぞれのＦＥ
Ｔのゲート幅は順に１５０μｍ、７５μｍ。
Ｔのゲート幅は順に１５０μｍ、７５μｍ。
１５０μｍ、１５０μｍ、１５０μｍ、７５μｍ。
１５０、ｃｚｍ、７５μｍ、１５０μｍ、１５０μｍ。
１５０μｍ、１５０μｍ、１５０μｍとした。また、帰
還抵抗Ｒ４の抵抗値はＩＫΩ、整合抵抗Ｒの抵抗値は５
０Ω、抵抗Ｒ，の抵抗値は１０ＫΩ、コンデンサＣ１の
容量値は１０ｐＦである。
還抵抗Ｒ４の抵抗値はＩＫΩ、整合抵抗Ｒの抵抗値は５
０Ω、抵抗Ｒ，の抵抗値は１０ＫΩ、コンデンサＣ１の
容量値は１０ｐＦである。
このような回路のフォトダイオードＤＰに（６２２）Ｍ
ｂｐｓのｒＯＪ、ｒＩＪの繰り返しからなるＮＲＺ信号
による光信号を与え、この光入力を一３０ｄＢｍから一
１０ｄＢｍまで変化させたときの出力波形を、第３図な
いし第５図に示す。いずれの場合も、入力変化に追従す
る良好な出力波形が得られた。
ｂｐｓのｒＯＪ、ｒＩＪの繰り返しからなるＮＲＺ信号
による光信号を与え、この光入力を一３０ｄＢｍから一
１０ｄＢｍまで変化させたときの出力波形を、第３図な
いし第５図に示す。いずれの場合も、入力変化に追従す
る良好な出力波形が得られた。
以上、詳細に説明したように本発明によれば、前置増幅
器と主増幅器との間を直接接続できることで、大型のコ
ンデンサを要せずＩＣ化に適し、前置増幅器の出力に基
づく電位を後段の差動増幅器の参照電圧として与え得る
点で、外部から無制御で安定動作する増幅装置となる。
器と主増幅器との間を直接接続できることで、大型のコ
ンデンサを要せずＩＣ化に適し、前置増幅器の出力に基
づく電位を後段の差動増幅器の参照電圧として与え得る
点で、外部から無制御で安定動作する増幅装置となる。
第１図は本発明の一実施例にかかる増幅装置の構成図、
第２図はＦＥＴにより構成した実施例に係る増幅装置の
構成図、第３図ないし第５図は本発明の一実施例に係る
増幅装置の出力信号を示す図、第６図および第７図は従
来の増幅装置の構成図である。 １・・・初段増幅器、２・・・差動増幅器、１１・・・
入力端子、１２・・・出力端子、１３・・・第１の入力
端子、１４・・・第２の入力端子、１５．１６・・・出
力端子、Ｒ４・・・帰還抵抗、Ｒ１・・・抵抗、Ｒｏ・
・・整合抵抗、Ｃｒ・・・コンデンサ、ＤＩ−Ｄ３・・
・レベルシフトダイオード。
第２図はＦＥＴにより構成した実施例に係る増幅装置の
構成図、第３図ないし第５図は本発明の一実施例に係る
増幅装置の出力信号を示す図、第６図および第７図は従
来の増幅装置の構成図である。 １・・・初段増幅器、２・・・差動増幅器、１１・・・
入力端子、１２・・・出力端子、１３・・・第１の入力
端子、１４・・・第２の入力端子、１５．１６・・・出
力端子、Ｒ４・・・帰還抵抗、Ｒ１・・・抵抗、Ｒｏ・
・・整合抵抗、Ｃｒ・・・コンデンサ、ＤＩ−Ｄ３・・
・レベルシフトダイオード。
Claims (1)
- シングルエンドの初段増幅器と、この増幅器の出力端子
に第１の入力端子が直接接続された差動増幅器と、この
差動増幅器の第１の入力端子と第２の入力端子との間に
接続された抵抗と、前記差動増幅器の第２の入力端子と
接地端子または電源端子との間に接続されたコンデンサ
とを備えることを特徴とする増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2223895A JPH04105407A (ja) | 1990-08-24 | 1990-08-24 | 増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2223895A JPH04105407A (ja) | 1990-08-24 | 1990-08-24 | 増幅装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04105407A true JPH04105407A (ja) | 1992-04-07 |
Family
ID=16805392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2223895A Pending JPH04105407A (ja) | 1990-08-24 | 1990-08-24 | 増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04105407A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015230256A (ja) * | 2014-06-05 | 2015-12-21 | 太平洋工業株式会社 | 車輪の回転位置検出装置 |
-
1990
- 1990-08-24 JP JP2223895A patent/JPH04105407A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015230256A (ja) * | 2014-06-05 | 2015-12-21 | 太平洋工業株式会社 | 車輪の回転位置検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3098461B2 (ja) | ディジタル受信回路 | |
| US4491802A (en) | Wide-band amplifier system | |
| JP3541750B2 (ja) | 光受信前置増幅器 | |
| US7471150B2 (en) | Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier | |
| US4088962A (en) | Self biasing differential amplifier | |
| US7068099B2 (en) | Power amplifier module with distortion compensation | |
| US4758796A (en) | Bridge amplifier operating from an asymmetrical power supply | |
| US4406990A (en) | Direct coupled DC amplification circuit | |
| US7298211B2 (en) | Power amplifying apparatus | |
| US6831521B1 (en) | Method and apparatus for detecting interruption of an input signal with cancellation of offset level | |
| US20050007198A1 (en) | Power amplifier module | |
| US7183859B2 (en) | Power supply rejection for high bandwidth transimpedance amplifier circuits (TIAs) | |
| JPH04105407A (ja) | 増幅装置 | |
| CN111092601A (zh) | 一种限幅放大器和tia电路 | |
| US5070259A (en) | Constant current, highspeed, auto-zeroed, CMOS comparator | |
| JP2008306614A (ja) | トランスインピーダンスアンプ | |
| US7199655B2 (en) | Multistage amplifier circuit without interstage coupling capacitor | |
| JPH04233813A (ja) | 広帯域増幅器 | |
| JP3217806B2 (ja) | 光検出回路 | |
| US7612609B1 (en) | Self-stabilizing differential load circuit with well controlled complex impedance | |
| US7518447B1 (en) | Transimpedance amplifier | |
| JP3538040B2 (ja) | 受光回路 | |
| KR890007654Y1 (ko) | 공진 차동 증폭회로 | |
| JPH02164112A (ja) | 光受信装置 | |
| CN118157597A (zh) | 全差分两级驱动放大电路、物联网芯片及电子设备 |