JPH04105363A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device

Info

Publication number
JPH04105363A
JPH04105363A JP22131090A JP22131090A JPH04105363A JP H04105363 A JPH04105363 A JP H04105363A JP 22131090 A JP22131090 A JP 22131090A JP 22131090 A JP22131090 A JP 22131090A JP H04105363 A JPH04105363 A JP H04105363A
Authority
JP
Japan
Prior art keywords
metal layer
contact hole
barrier metal
barrier
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22131090A
Other languages
Japanese (ja)
Inventor
Daisuke Okada
大介 岡田
Yuji Yatsuda
谷ツ田 雄司
Ichiro Mitamura
三田村 一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP22131090A priority Critical patent/JPH04105363A/en
Publication of JPH04105363A publication Critical patent/JPH04105363A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To prevent the fault of an integrated circuit element caused by such a phenomenon that atoms constituting a metal for electrode move to a substrate by forming a insulating barrier film for compensating for the insufficient coating of a barrier metal layer formed in a contact hole on the barrier metal layer at the bottom corner of the contact hole. CONSTITUTION:A silicide layer 6 of, for example, a compound of Pt and Si is formed on the exposing surface of a substrate 3 at the bottom section of a contact hole 5 and a barrier metal layer 7 of TiN, etc., is deposited on the substrate 3. When the barrier metal layer 7 is formed, the layer 7 does not completely cover the substrate 3 at the bottom corner of the contact hole 5. Therefore, a barrier insulating film 8a is only formed in a self-matching way at the corner section where the substrate 3 is not covered completely with the barrier metal layer 7 by deposing an insulating film 8 of SiO2, etc., on the layer 7 and back-etching the entire surface of the film 8 by an anisotropic dry etching method.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置技術に関し、特に、ショ
ットキーダイオード(以下、SBDという)を有する半
導体集積回路装置に適用して有効な技術に関するもので
ある。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to semiconductor integrated circuit device technology, and particularly relates to a technology that is effective when applied to a semiconductor integrated circuit device having a Schottky diode (hereinafter referred to as SBD). It is something.

〔従来の技術〕[Conventional technology]

SBDは、所定の金属と半導体とを接触させた際に半導
体側の接触面に形成されるショットキー障壁の整流性を
利用した半導体素子である。
An SBD is a semiconductor device that utilizes the rectifying properties of a Schottky barrier that is formed on a contact surface on the semiconductor side when a predetermined metal and a semiconductor are brought into contact.

第7図に従来の5BD50を示す。シリコン(Si)等
からなる半導体基板51の上面には、二酸化ケイ素(S
10□)等からなる絶縁膜52が堆積されている。絶縁
膜52の一部にはコンタクトホール53が穿孔されてい
る。
FIG. 7 shows a conventional 5BD50. On the upper surface of the semiconductor substrate 51 made of silicon (Si), silicon dioxide (S
An insulating film 52 made of 10□) or the like is deposited. A contact hole 53 is formed in a part of the insulating film 52.

コンタクトホール53の底部には、例えば白金(Pt)
とSiとの化合物からなるソリサイド層54が形成され
ている。5BD50は、シリサイド層54と半導体基板
51との接合によって形成されている。
The bottom of the contact hole 53 is made of, for example, platinum (Pt).
A solicide layer 54 made of a compound of and Si is formed. 5BD50 is formed by joining the silicide layer 54 and the semiconductor substrate 51.

また、コンタクトホール53内には、下層から順に窒化
チタン(TiN)等からなるバリヤメタル層55とアル
ミニウム(Aβ)等からなる電極用金属層56とが積層
されている。バリヤメタル層55は、電極用金属層56
のAβ原子が半導体基板51に侵入する現象や反対に半
導体基板51のSi原子が電極用金属層55に拡散する
現象を7防止する機能を有している。半導体基板51に
形成された5BD50から電極を引き出すSBD電極5
7はバリヤメタル層55と電極用金属層56とによって
形成されている。
Further, in the contact hole 53, a barrier metal layer 55 made of titanium nitride (TiN) or the like and an electrode metal layer 56 made of aluminum (Aβ) or the like are laminated in order from the bottom. The barrier metal layer 55 is an electrode metal layer 56.
It has a function of preventing a phenomenon in which Aβ atoms from entering the semiconductor substrate 51 or, conversely, a phenomenon in which Si atoms in the semiconductor substrate 51 diffuse into the electrode metal layer 55. SBD electrode 5 leading out the electrode from 5BD 50 formed on the semiconductor substrate 51
7 is formed by a barrier metal layer 55 and an electrode metal layer 56.

なお、コンタクトホール内に被着されたバリヤメタル層
と、そのバリヤメタル層上に被着された金属層とによっ
て形成された電極構造については、例えば日刊工業新聞
社、昭和62年9月29日発行、rcMoSデバイスハ
ンドブックJP332〜P334に記載がある。
Regarding the electrode structure formed by the barrier metal layer deposited in the contact hole and the metal layer deposited on the barrier metal layer, for example, see Nikkan Kogyo Shimbun, published September 29, 1986, It is described in rcMoS Device Handbook JP332 to P334.

〔発胡が解決しようとする課題〕[Issues that Hathu tries to solve]

ところが、上記従来のSBDの電極構造においては、以
下の問題が生じることを本発明者は見い出した。
However, the present inventors have discovered that the following problems occur in the conventional SBD electrode structure described above.

(1)、近年、半導体集積回路装置においては、デバイ
ス寸法の縮小化に伴い、コンタクトホールの径も微細化
が進められている。しかし、コンタクトホールの径に比
較してコンタクトホールの深さは安易に縮小することは
できない。コンタクトホールが形成される絶縁膜の膜厚
は耐圧や浮遊容量等の制約から薄くすることに限界があ
るからである。
(1) In recent years, in semiconductor integrated circuit devices, as device dimensions have been reduced, the diameter of contact holes has also been reduced. However, the depth of the contact hole cannot be easily reduced compared to the diameter of the contact hole. This is because there is a limit to reducing the thickness of the insulating film in which the contact hole is formed due to restrictions such as withstand voltage and stray capacitance.

このため、コンタクトホールのアスペクト比(孔の深さ
/孔の径)は、コンタクトホールの径の微細化に伴って
自ずと高くなる。
Therefore, the aspect ratio (hole depth/hole diameter) of the contact hole naturally increases as the contact hole diameter becomes finer.

一方、コンタクトホールの形成された絶縁膜は、平坦化
やゲッタリング等の観点から組成の異なる絶縁膜層が積
層され形成されていたり、同一組成でも製造方法の異な
る絶縁膜層が積層され形成されていたりする場合がある
。この場合、コンタクトホールをエツチング法等によっ
て形成する際に、各絶縁膜層のエツチング速度の違いに
より、コンタクトホールの側壁が逆テーパ状やひさし状
になることがある。
On the other hand, an insulating film in which a contact hole is formed may be formed by stacking insulating film layers with different compositions from the viewpoint of planarization or gettering, or may be formed by stacking insulating film layers of the same composition but manufactured using different methods. There may be cases where In this case, when the contact hole is formed by an etching method or the like, the side wall of the contact hole may take on a reverse tapered shape or a canopy shape due to the difference in the etching speed of each insulating film layer.

ところが、上記したようにアスペクト比が高くなったり
、コンタクトホールの側壁が逆テーパ状となったりする
と、シャドウィング効果により、コンタクトホールの底
部隅および側壁におけるバリヤメタル層のステップカバ
レッジが著しく低下する。このため、上記した電極用金
属層を構成するA1原子が組立工程の熱処理中にバリヤ
メタル層のカバレッジの不足した部分、特に、バリヤメ
タル層の底部隔部分を通じて半導体基板に移動する問題
が生じる。このため、半導体基板上には、pt(シリサ
イド層)とSi(半導体基板)とからなるSBDと、A
Iと81とからなる寄生のSBDとが並列に形成された
ような状態となり、SBDの仕事関数が変動し、不良と
なる問題があった。
However, as described above, when the aspect ratio becomes high or the sidewalls of the contact hole have a reverse tapered shape, the step coverage of the barrier metal layer at the bottom corners and sidewalls of the contact hole is significantly reduced due to the shadowing effect. Therefore, a problem arises in that the A1 atoms constituting the electrode metal layer move to the semiconductor substrate through the insufficient coverage portion of the barrier metal layer, particularly the bottom spacing portion of the barrier metal layer, during heat treatment in the assembly process. Therefore, on a semiconductor substrate, an SBD consisting of PT (silicide layer) and Si (semiconductor substrate) and an A
This creates a situation where a parasitic SBD consisting of I and 81 is formed in parallel, causing a problem in that the work function of the SBD fluctuates and becomes defective.

(支))、第二の問題については、第8図により説明す
る。第8図は第7図に示したコンタクトホール53の底
部隅の拡大部分断面図である。従来は、第8図に示すよ
うに、コンタクトホール53内の絶縁膜52の端部がシ
リサイド層54の端部から数十μm程度離間する方向に
位置ずれする場合がある。この場合、同図の破線で示す
領域Aに右いてバリヤメタル層56と半導体基板51と
が直接接触することになる。このため、半導体基板51
上にはPt(シリサイド層)とSi(半導体基板)とか
らなるSBDと、T1 (バリヤメタル層)とSi(半
導体基板)とからなる寄生のSBDとが並列に形成され
たような状態となり、5BD50の仕事関数が変動し、
不良となる問題があった。
The second problem will be explained with reference to FIG. FIG. 8 is an enlarged partial cross-sectional view of the bottom corner of the contact hole 53 shown in FIG. Conventionally, as shown in FIG. 8, the end of the insulating film 52 within the contact hole 53 may be displaced in a direction away from the end of the silicide layer 54 by about several tens of micrometers. In this case, the barrier metal layer 56 and the semiconductor substrate 51 come into direct contact with each other to the right of the region A indicated by the broken line in the figure. Therefore, the semiconductor substrate 51
On top, an SBD made of Pt (silicide layer) and Si (semiconductor substrate) and a parasitic SBD made of T1 (barrier metal layer) and Si (semiconductor substrate) are formed in parallel, and 5BD50 The work function of changes,
There was a problem with it becoming defective.

本発明は上記課題に着目してなされたものであり、その
目的は、電極用金属の構成原子等がバリャメタル層のカ
バレッジ不足部分を通じて半導体基板に移動する現象に
起因する集積回路素子の不良を防止することのできる技
術を提供することにある。
The present invention has been made in view of the above-mentioned problems, and its purpose is to prevent defects in integrated circuit elements due to the phenomenon in which atoms constituting the electrode metal migrate to the semiconductor substrate through the insufficient coverage portion of the barrier metal layer. The aim is to provide technology that can

本発明の他の目的は、バリヤメタル層と半導体基板との
接触に起因する集積回路素子の不良を防止することので
きる技術を提供することにある。
Another object of the present invention is to provide a technique that can prevent defects in integrated circuit elements caused by contact between a barrier metal layer and a semiconductor substrate.

本発明の前記ならびにその他の目的と新規な特徴は、明
細書の記述および添付図面から明らかになるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the specification and the accompanying drawings.

〔課題を解決するための手段〕[Means to solve the problem]

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとおりである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、請求項1記載の発明は、半導体基板上に堆積
された絶縁膜に前記半導体基板に形成された集積回路素
子の電極面に達するコンタクトホールが形成され、かつ
前記コンタクトホール内に被着されたバリヤメタル層と
前記バリヤメタル層上に被着された電極用金属層とから
前記集積回路素子の電極を引き出す引出し電極が形成さ
れた半導体集積回路装置であって、前記コンタクトホー
ル内に被着されたバリヤメタル層上の底部隅に1,1リ
ヤメタル層の被覆不足を補うためのバリヤ絶縁膜を形成
した半導体集積回路装置構造とするものである。
That is, the invention according to claim 1 provides a method in which a contact hole reaching an electrode surface of an integrated circuit element formed on the semiconductor substrate is formed in an insulating film deposited on a semiconductor substrate, and a contact hole is formed in an insulating film deposited on a semiconductor substrate, and a layer is coated in the contact hole. A semiconductor integrated circuit device is provided with a lead-out electrode for drawing out an electrode of the integrated circuit element from a barrier metal layer and an electrode metal layer deposited on the barrier metal layer, the lead-out electrode being deposited in the contact hole. This is a semiconductor integrated circuit device structure in which a barrier insulating film is formed at the bottom corner of the barrier metal layer to compensate for insufficient coverage of the 1,1 layer metal layer.

請求項2記載の発明は、半導体基板上に堆積された絶縁
膜に前記半導体基板に形成された集積回路素子の電極面
に達するコンタクトホールが形成され、かつ前記コンタ
クトホール内に被着されたバリヤメタル層と前記バリヤ
メタル層上に被着された電極用金属層とから前記集積回
路素子の電極を引き出す引出し電極が形成された半導体
集積回路装置であって、前記コンタクトホールの底部隅
にバリヤ絶縁膜を形成した半導体集積回路装置構造とす
るものである。
The invention according to claim 2 is characterized in that a contact hole reaching an electrode surface of an integrated circuit element formed on the semiconductor substrate is formed in an insulating film deposited on a semiconductor substrate, and a barrier metal is deposited in the contact hole. A semiconductor integrated circuit device is provided with a lead-out electrode for drawing out an electrode of the integrated circuit element from a metal layer for electrodes deposited on the barrier metal layer and a metal layer for electrodes deposited on the barrier metal layer, wherein a barrier insulating film is provided at a bottom corner of the contact hole. The formed semiconductor integrated circuit device structure is obtained.

〔作用〕[Effect]

上記した請求項1記載の発明によれば、コンタクトホー
ル内におけるバリヤメタル層の底部隅におけるカバレッ
ジが不足してその部分に段切れや組成異常等が生じてい
ても、バリヤ絶縁膜によりそのカバレッジ不足が補われ
るので、バリヤメタル層のカバレッジの善し悪しに関係
なく、バリヤ性を維持することができる。
According to the above-mentioned invention of claim 1, even if the coverage at the bottom corner of the barrier metal layer in the contact hole is insufficient and a step break or composition abnormality occurs in that part, the barrier insulating film can prevent the insufficient coverage. Therefore, the barrier properties can be maintained regardless of whether the coverage of the barrier metal layer is good or bad.

上記した請求項2記載の発明によれば、コンタクトホー
ル内のバリヤメタル層のカバレッジの善し悪しに関係な
く、バリヤ絶縁膜によりバリヤ性を維持できる上、例え
ばSBDにおいてコンタクトホール内の絶縁膜の端部が
シリサイド層の端部から離間する方向に位置ずれしてい
たとしてもバリヤ絶縁膜によりバリヤメタル層と半導体
基板とが直接接触しないようにすることができる。
According to the invention described in claim 2, the barrier properties can be maintained by the barrier insulating film regardless of the coverage of the barrier metal layer in the contact hole. Even if the silicide layer is misaligned in the direction away from the end of the silicide layer, the barrier insulating film can prevent the barrier metal layer from directly contacting the semiconductor substrate.

〔実施例1〕 第1図は本発明の一実施例である半導体集積回路装置に
ふける半導体基板の要部断面図、第2図はその半導体集
積回路装置の一部を示す回路図、第3図(a)〜(e)
はその半導体集積回路装置の製造方法を説明するための
半導体基板の要部断面図である。
[Embodiment 1] FIG. 1 is a sectional view of a main part of a semiconductor substrate in a semiconductor integrated circuit device according to an embodiment of the present invention, FIG. 2 is a circuit diagram showing a part of the semiconductor integrated circuit device, and FIG. Figures (a) to (e)
FIG. 1 is a cross-sectional view of a main part of a semiconductor substrate for explaining a method of manufacturing the semiconductor integrated circuit device.

本実施例1の半導体集積回路装置は、例えば半導体メモ
リであり、第2図に示すようなメモリセル1ををしてい
る。
The semiconductor integrated circuit device of the first embodiment is, for example, a semiconductor memory, and includes a memory cell 1 as shown in FIG.

メモリセル1は、マルチエミッタのトランジスタQl、
Q2 の負荷に抵抗R1,R2とSBD (集積回路素
子)2.2とが並列に接続されたフリップフロップから
なる。ワード線W、は負荷に接続されている。また、ワ
ード線W2  は、トランジスタQ+、Q2 の一方の
エミッタに接続されている。また、データ線り、Dはト
ランジスタQ、、 Q2 の他方のエミッタに接続され
ている。5BD2は、メモリセル1における高速動作を
実現するために設けられており、負荷のインピーダンス
を下げる役割を備えている。
Memory cell 1 includes a multi-emitter transistor Ql,
It consists of a flip-flop in which resistors R1 and R2 and an SBD (integrated circuit device) 2.2 are connected in parallel to the load of Q2. Word line W, is connected to a load. Further, the word line W2 is connected to the emitter of one of the transistors Q+ and Q2. Also, the data line D is connected to the other emitters of the transistors Q, Q2. 5BD2 is provided to realize high-speed operation in the memory cell 1, and has the role of lowering the impedance of the load.

そのSBD2部分における半導体基板(以下、基板とい
う)の断面図を第1図に示す。基板3は、例えばSi単
結晶からなる。基板3の上面には、例えば5102から
なる絶縁膜4が堆積されている。
A cross-sectional view of the semiconductor substrate (hereinafter referred to as the substrate) in the SBD2 portion is shown in FIG. The substrate 3 is made of, for example, Si single crystal. An insulating film 4 made of, for example, 5102 is deposited on the upper surface of the substrate 3.

絶縁膜4の一部には、基板3に達するコンタクトホール
5が穿孔されている。コンタクトホール5の直径は、例
えば0.8〜lAtm程度である。また、コンタクトホ
ール5の深さは、例えば1μm程度である。
A contact hole 5 reaching the substrate 3 is formed in a part of the insulating film 4 . The diameter of the contact hole 5 is, for example, about 0.8 to 1 Atm. Further, the depth of the contact hole 5 is, for example, about 1 μm.

コンタクトホール5の底部には、シリ→イド層6が形成
されている。シリサイド層6は、例えばPtとS】との
化合物からなる。5BD2は、このシリサイドN6と基
板3との接合によって形成されている。なお、シリサイ
ド層6が接合される基板3部分には、例えばリン(P)
等のようなn形不純物が導入されている。
A silicide layer 6 is formed at the bottom of the contact hole 5 . The silicide layer 6 is made of, for example, a compound of Pt and S. 5BD2 is formed by joining this silicide N6 and the substrate 3. Note that the portion of the substrate 3 to which the silicide layer 6 is bonded is made of, for example, phosphorus (P).
n-type impurities such as

シリサイド層6上、コンタクトホール5側壁および絶縁
wI4上一部分には、バリヤメタル層7が形成されてい
る。バリヤメタル層7は、例えばTiNからなる。バリ
ヤメタル層7の厚さは、例えば1000〜1500人程
度である。な右、バリヤメタル層7は、TiNに限定さ
れるものではなく、種々変更可能であり、例えばTiW
でも良い。
A barrier metal layer 7 is formed on the silicide layer 6, the side wall of the contact hole 5, and a portion of the insulation wI4. Barrier metal layer 7 is made of, for example, TiN. The thickness of the barrier metal layer 7 is, for example, about 1,000 to 1,500 layers. On the right, the barrier metal layer 7 is not limited to TiN, and can be changed in various ways, for example, TiW.
But it's okay.

ところで、第1図に示すように、バリヤメタル層7は、
コンタクトホール5内の底部隅においてカバレッジが不
足している。そこで、本実施例1においては、そのカバ
レッジ不足の部分にバリヤ絶縁膜8aが形成され、バリ
ヤメタル層7のバリヤ性の不足が補われている。このた
め、後述するSBD電極の構成原子等が組立工程の熱処
理中にバリヤメタル層7のカバレッジ不足部分を通じて
基板3に移動する現象を防止することが可能となってい
る。バリヤ絶縁膜8aは、例えば5102やプラグ? 
T E OS (Tetraethoxysilane
)等からなる。なお、第1図においてはバリヤ絶縁膜8
aがコンタクトホール5内のバリヤメタル層7の側壁に
も形成されているが、バリヤ絶縁膜8aは必ずしもバリ
ヤメタル層7の側壁に形成する必要はない。
By the way, as shown in FIG. 1, the barrier metal layer 7 is
There is a lack of coverage at the bottom corner within contact hole 5. Therefore, in the first embodiment, a barrier insulating film 8a is formed in the portion with insufficient coverage to compensate for the lack of barrier properties of the barrier metal layer 7. Therefore, it is possible to prevent atoms constituting the SBD electrode, which will be described later, from migrating to the substrate 3 through the insufficient coverage portion of the barrier metal layer 7 during heat treatment in the assembly process. The barrier insulating film 8a is, for example, 5102 or a plug?
T E OS (Tetraethoxysilane)
) etc. Note that in FIG. 1, the barrier insulating film 8
Although the barrier insulating film 8 a is also formed on the side wall of the barrier metal layer 7 in the contact hole 5 , the barrier insulating film 8 a does not necessarily have to be formed on the side wall of the barrier metal layer 7 .

バリヤメタル層7上には、電極用金属層9が形成されて
いる。電極用金属層9は、例えば、lと81と銅(Cu
)との合金からなる。そして、バリヤメタル層7と電極
用金属層9とから5BD2の電極を引き出すためのSB
D電極(引出し電極)10が形成されている。
An electrode metal layer 9 is formed on the barrier metal layer 7. The electrode metal layer 9 is made of, for example, l, 81, and copper (Cu
). Then, an SB for drawing out the electrode of 5BD2 from the barrier metal layer 7 and the electrode metal layer 9.
A D electrode (extracting electrode) 10 is formed.

次に、本実施例10半導体集積回路装蓋の製造方法を第
3図(a)〜(e)により説明する。
Next, a method of manufacturing the semiconductor integrated circuit cover of Example 10 will be explained with reference to FIGS. 3(a) to 3(e).

まず、第3図(a)に示すように、コンタクトホール5
の底部における基板3の露出面に、通常のシリサイド形
成方法によって、例えばPtとSiとの化合物からなる
シリサイド層6を形成する。すなわち、シリサイド層6
と基板3との接合によって5BD2を形成する。
First, as shown in FIG. 3(a), the contact hole 5
A silicide layer 6 made of, for example, a compound of Pt and Si is formed on the exposed surface of the substrate 3 at the bottom by a normal silicide formation method. That is, the silicide layer 6
and the substrate 3 are bonded to form 5BD2.

続いて、第3図ら)に示すように、基板3上に、例えば
スパッタリング法等によってTiN等からなるバリヤメ
タル層7を堆積する。この際、同図ら)に示すように、
バリヤメタル層7は、コンタクトホール5の底部隅にお
いてカバレッジが不足している。
Subsequently, as shown in FIG. 3, a barrier metal layer 7 made of TiN or the like is deposited on the substrate 3 by, for example, sputtering. At this time, as shown in the same figure,
Barrier metal layer 7 has insufficient coverage at the bottom corner of contact hole 5 .

そこで、本実施例1においては、次のような処理を施す
Therefore, in the first embodiment, the following processing is performed.

まず、第3図(C)に示すように、バリヤメタル層T上
に、例えばCVD法等によって、5x02等からなる絶
縁膜8を堆積する。
First, as shown in FIG. 3C, an insulating film 8 made of 5x02 or the like is deposited on the barrier metal layer T by, for example, the CVD method.

次いで、第3図(6)に示すように、例えば全面異方性
のドライエツチング法等によって、絶縁膜8をエッチバ
ックし、バリヤメタル層7におけるカバレッジ不足部分
のみにバリヤ絶縁膜8aを自己整合的に形成する。すな
わち、コンタクトホール5内のバリヤメタル層7の底部
隅におけるバリヤ性の不足をバリヤ絶縁膜8aによって
補う。
Next, as shown in FIG. 3(6), the insulating film 8 is etched back by, for example, a full-surface anisotropic dry etching method, and the barrier insulating film 8a is formed in a self-aligned manner only in the insufficient coverage area of the barrier metal layer 7. to form. That is, the lack of barrier properties at the bottom corner of the barrier metal layer 7 in the contact hole 5 is compensated for by the barrier insulating film 8a.

バリヤ絶縁膜8aを形成した後、第3図(e)に示すよ
うに、例えばスパッタリング法等によって、バリヤメタ
ル層7上にAj!−5i−Cu合金からなる電極用金属
層9を堆積する。続いて、電極用金属層9およびバリヤ
メタル層7を、例えばフォトレジストをマスクとしたエ
ツチング法によってパターンニングする。これによって
、第1図に示したSBD電極10を形成する。
After forming the barrier insulating film 8a, as shown in FIG. 3(e), Aj! is deposited on the barrier metal layer 7 by, for example, sputtering. An electrode metal layer 9 made of a -5i-Cu alloy is deposited. Subsequently, the electrode metal layer 9 and the barrier metal layer 7 are patterned, for example, by an etching method using a photoresist as a mask. As a result, the SBD electrode 10 shown in FIG. 1 is formed.

このように本実施例1によれば、以下の効果を得ること
が可能となる。
As described above, according to the first embodiment, it is possible to obtain the following effects.

(1)、コンタクトホール5内のバリヤメタル層7の底
部隅におけるカバレッジ不足部分にバリヤ絶縁膜8aを
形成することにより、そのバリヤメタル層7の底部隅に
おけるカバレッジ不足部分に段切れや組成異常等が生じ
ていても、バリヤ絶縁膜8aによりそのカバレッジ不足
が補われるので、バリヤメタル層7のカバレッジの善し
悪しに関係なく、バリヤ性を維持できる。このたt、電
極用金側[を構成するAl原子が組立工程の熱処理中に
バリヤメタル層7のカバレッジ不足部分を通じて基板3
に移動する現象を防止することが可能となる。したがっ
て、電極用金属層9を構成するAl原子が基板3に移動
することに起因する5BD2の仕事関数の変動を防止す
ることが可能となる。
(1) By forming the barrier insulating film 8a in the insufficient coverage portion at the bottom corner of the barrier metal layer 7 in the contact hole 5, breakage or composition abnormality may occur in the insufficient coverage portion at the bottom corner of the barrier metal layer 7. Even if the coverage is poor, the barrier insulating film 8a compensates for the lack of coverage, so the barrier properties can be maintained regardless of the coverage of the barrier metal layer 7. In addition, during the heat treatment in the assembly process, Al atoms constituting the electrode gold side pass through the insufficient coverage area of the barrier metal layer 7 to the substrate 3.
This makes it possible to prevent the phenomenon of movement. Therefore, it is possible to prevent the work function of 5BD2 from changing due to movement of Al atoms constituting the electrode metal layer 9 to the substrate 3.

この結果、5BD2の不良を防止でき、かつ5BD2の
不良に起因するメモリセル1の不良を防止することが可
能となる。
As a result, it is possible to prevent defects in the 5BD2, and it is also possible to prevent defects in the memory cell 1 caused by the defects in the 5BD2.

(2)、上記〔1)により、半導体集積回路装置の信頼
性を向上させることが可能となる。
(2) With [1] above, it is possible to improve the reliability of the semiconductor integrated circuit device.

〔3)、上記(1)により、半導体集積回路装置の組立
歩留りを向上させることが可能となる。
[3) With (1) above, it is possible to improve the assembly yield of semiconductor integrated circuit devices.

〔実施例2〕 第4図は本発明の他の実施例である半導体集積回路装置
における基板の要部断面図、第5図(a)。
[Embodiment 2] FIG. 4 is a sectional view of a main part of a substrate in a semiconductor integrated circuit device according to another embodiment of the present invention, and FIG. 5(a).

ら)は第4図に示した半導体集積回路装置の製造方法を
説明するための基板の要部断面図である。
5) are sectional views of essential parts of a substrate for explaining a method of manufacturing the semiconductor integrated circuit device shown in FIG. 4.

本実施例2においては、第4図に示すように、コンタク
トホール5の側壁および底部隅にもバリヤ絶縁膜8bが
形成されている。このため、5BD2は、コンタクトホ
ール5内の絶縁膜4の端部がソリサイド層6の端部から
離間する方向に位置ずれしていたとしてもバリヤ絶縁膜
8bによりバリヤメタル層7と基板3とが直接接触しな
い構造になっている。したがって、バリヤメタル層7と
基板3との接触に起因して5BD2の仕事関数が変動す
る現象を防止することが可能となっている。
In the second embodiment, as shown in FIG. 4, a barrier insulating film 8b is also formed on the side wall and bottom corner of the contact hole 5. Therefore, in 5BD2, even if the end of the insulating film 4 in the contact hole 5 is misaligned in the direction away from the end of the solicide layer 6, the barrier metal layer 7 and the substrate 3 are directly connected by the barrier insulating film 8b. It has a non-contact structure. Therefore, it is possible to prevent a phenomenon in which the work function of 5BD2 changes due to contact between barrier metal layer 7 and substrate 3.

バリヤ絶縁膜8bは、例えば5102やプラズマTEO
3等からなる。なお、バリヤ絶縁膜8bは、コンタクト
ホール5の底部隅に被着されていれば良く、必ずしもコ
ンタクトホール5の側壁に被着する必要はない。また、
第4図に示す二つのバリヤ絶縁膜3a、3bのうちのバ
リヤ絶縁膜8bを形成するだけでも充分な効果を得るこ
とが可能である。
The barrier insulating film 8b is, for example, 5102 or plasma TEO.
Consists of 3rd class. Note that the barrier insulating film 8b only needs to be deposited on the bottom corner of the contact hole 5, and does not necessarily need to be deposited on the side wall of the contact hole 5. Also,
A sufficient effect can be obtained by simply forming the barrier insulating film 8b of the two barrier insulating films 3a and 3b shown in FIG.

バリヤ絶縁膜8bを形成するには、例えば次のようにす
る。
For example, the barrier insulating film 8b can be formed as follows.

まず、第5図(a)に示すように、コンタクトホール5
の底部にシリサイド層6を形成した後、基板3上にCV
D法等によってSiO□からなる絶縁膜8を堆積する。
First, as shown in FIG. 5(a), the contact hole 5
After forming a silicide layer 6 on the bottom of the substrate 3, a CV
An insulating film 8 made of SiO□ is deposited by the D method or the like.

続いて、全面異方性のドライエツチング法等によって絶
縁膜8をエッチバックし、第5図ら)に示すように、コ
ンタクトホール5内にバリヤ絶縁膜8bを自己整合的に
形成する。
Subsequently, the insulating film 8 is etched back by anisotropic dry etching or the like to form a barrier insulating film 8b in the contact hole 5 in a self-aligned manner, as shown in FIGS.

以上、本実施例2によれば、前記実施例1で得られた効
果の他に次の効果を得ることが可能となる。
As described above, according to the second embodiment, in addition to the effects obtained in the first embodiment, the following effects can be obtained.

すなわち、コンタクトホール5の底部隅にもバリヤ絶縁
膜8bを形成したことにより、コンタクトホール5の底
部隅においてバリヤメタル層7と基板3とが接触するこ
とがないので、その接触に起因する5BD2の仕事関数
の変動現象を防止することが可能となる。このため、バ
リヤメタル層7と基板3とが接触することに起因する5
BD2の不良を防止することが可能となる。
That is, by forming the barrier insulating film 8b also at the bottom corner of the contact hole 5, the barrier metal layer 7 and the substrate 3 do not come into contact at the bottom corner of the contact hole 5, so that the work of 5BD2 due to the contact is reduced. This makes it possible to prevent function fluctuation phenomena. Therefore, due to contact between the barrier metal layer 7 and the substrate 3,
It becomes possible to prevent defects in the BD2.

以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例1.2に限定
されるものではなく、その要旨を逸脱しない範囲で種々
変更可能であることはいうまでもない。
The invention made by the present inventor has been specifically explained based on Examples above, but the present invention is not limited to Examples 1 and 2, and can be modified in various ways without departing from the gist thereof. Needless to say.

例えば、前記実施例1においては、コンタクトホールの
形成された絶縁膜を単に5102としたが、この絶縁膜
は単層に限定されるものではなく、例えば絶縁膜を、S
iO□膜と窒化ソリコン(513N4)膜との積層構造
としても良いし、異なる製造方法によって形成された同
一組成の絶縁膜の積層構造としても良い。この場合、コ
ンタクトホールの形状が逆テーパ状やひさし状となり、
バリヤメタル層のカバレッジが不足する場合があるが、
本発明においてはその不足部分にバリヤ絶縁膜を形成す
るのでそのカバレッジ不足に起因するSBDの仕事関数
の変動等の問題を防止することが可能となる。
For example, in the first embodiment, the insulating film in which the contact hole is formed is simply 5102, but this insulating film is not limited to a single layer.
It may be a laminated structure of an iO□ film and a silicon nitride (513N4) film, or it may be a laminated structure of insulating films of the same composition formed by different manufacturing methods. In this case, the shape of the contact hole becomes reverse tapered or eave-like,
Although the coverage of the barrier metal layer may be insufficient,
In the present invention, since a barrier insulating film is formed in the insufficient coverage, it is possible to prevent problems such as fluctuations in the work function of the SBD caused by insufficient coverage.

また、前記実施例1.2においては、バリヤ絶縁膜を異
方性のドライエツチング法によって形成した場合につい
て説明したが、これに限定されるものではなく、例えば
第6図に示すように、例えばフォトリングラフィ技術に
よってバリヤメタル層上の底部隅にバリヤ絶縁膜8Cを
形成することもできる。
Furthermore, in Example 1.2, the case where the barrier insulating film was formed by an anisotropic dry etching method was explained, but the invention is not limited to this. For example, as shown in FIG. A barrier insulating film 8C can also be formed at the bottom corner on the barrier metal layer by photolithography.

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体メモリのSB
D部分に適用した場合について説明したが、これに限定
されず種々適用可能であり、他の半導体集積回路装置の
他の集積回路素子部分に適用することも可能である。
The above explanation will mainly focus on the SB of semiconductor memory, which is the application field that was the background of the invention made by the present inventor.
Although the case where the present invention is applied to the D portion has been described, the present invention is not limited thereto and can be applied in various ways, and can also be applied to other integrated circuit element portions of other semiconductor integrated circuit devices.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
Among the inventions disclosed in this application, the effects obtained by typical inventions are briefly described below.

(1)、すなわち、請求項1記載の発明によれば、コン
タクトホール内のバリヤメタル層の底部隅におけるカバ
レッジが不足してその部分に段切れや組成異常等が生じ
ても、バリヤ絶縁膜によりそのカバレッジ不足が補われ
るので、バリヤメタル層のカバレッジの善し悪しに関係
なく、バリヤ性を維持することが可能となる。このため
、電極用金属層を構成する原子が組立工程の熱処理中に
バリヤメタル層のカバレッジ不足部分を通じて基板に移
動する現象を防止することが可能となる。したがって、
例えば電極用金属層を構成する原子が基板に移動するこ
とに起因するSBDの仕事関数の変動を防止することが
でき、その不良を防止することが可能となる。
(1), that is, according to the invention set forth in claim 1, even if coverage at the bottom corner of the barrier metal layer in the contact hole is insufficient and breakage or composition abnormality occurs in that part, the barrier insulating film can prevent the problem from occurring. Since the lack of coverage is compensated for, the barrier properties can be maintained regardless of the quality of the coverage of the barrier metal layer. Therefore, it is possible to prevent atoms constituting the electrode metal layer from migrating to the substrate through the insufficient coverage portion of the barrier metal layer during heat treatment in the assembly process. therefore,
For example, it is possible to prevent variations in the work function of the SBD due to the movement of atoms constituting the electrode metal layer to the substrate, thereby making it possible to prevent defects.

(2)、請求項2記載の発明によれば、コンタクトホー
ル内のバリヤメタル層のカバレッジの善し悪しに関係な
く、バリヤ絶縁膜によりバリヤ性を維持できる上、例え
ばコンタクトホール内の絶縁膜の端部がSBDを構成す
るシリサイド層の#部から離間する方向に位置ずれして
いたとしてもバリヤメタル層と基板とがバリヤ絶縁膜に
より直接接触しないので、バリヤメタル層と基板との接
触に起因するSBDの仕事関数の変動を防止することが
でき、その不良を防止することが可能となる。
(2) According to the invention set forth in claim 2, the barrier property can be maintained by the barrier insulating film regardless of the coverage of the barrier metal layer in the contact hole, and, for example, the edge of the insulating film in the contact hole Even if the barrier metal layer and the substrate are displaced in the direction away from the # part of the silicide layer constituting the SBD, the barrier metal layer and the substrate do not come into direct contact with each other due to the barrier insulating film, so the work function of the SBD due to the contact between the barrier metal layer and the substrate It is possible to prevent fluctuations in the temperature and prevent defects thereof.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例である半導体集積回路装置に
おける基板の要部断面図、 第2図はその半導体集積回路装置の一部を示す回路図、 第3図(a)〜(e)はその半導体集積回路装置の製造
方法を説明するたtの基板の要部断面図、第4図は本発
明の他の実施例である半導体集積回路装置における基板
の要部断面図、 第5図(a)、(b)は第4図に示した半導体集積回路
装置の製造方法を説明するための基板の要部断面図、 第6図は本発明の他の実施例である半導体集積回路装置
における基板の要部断面図、 第7図は従来のSBDの部分断面図、 第8図は従来のSBDにおけるコンタクトホールの底部
隅を示す基板の拡大部分断面図である。 1・・・メモリセル、2・・・5BD(集積回路素子)
、3・・・基板、4・・・絶縁膜、5・・・コンタクト
ホール、6・・・シリサイド層、7・・・バリヤメタル
層、8・・・絶縁膜、8a〜8C・・・バリヤ絶縁膜、
9・・・電極用金属層、10・・・SBD電極(引出し
電極)、Ql、  Q2  ・・・トランジスタ、R,
、R,・・・抵抗、W、、W2 ・・・ワード線、D・
・・データ線、50・・・SBD、51・・・基板、5
2・・・絶縁膜、53・・・コンタクトホール、54・
・・シリサイド層、55・・・バリヤメタル層、56・
・・電極用金属層、57・・・SBD電極、A・・・領
域。 第1図  4−2 6  8a 第3図 第3図 第3図 第4図 5   8b 8b:バリヤ絶縁膜 第5図  。 第6図 n  への1
FIG. 1 is a sectional view of a main part of a substrate in a semiconductor integrated circuit device according to an embodiment of the present invention, FIG. 2 is a circuit diagram showing a part of the semiconductor integrated circuit device, and FIGS. 3(a) to (e) ) is a cross-sectional view of a main part of a substrate in a semiconductor integrated circuit device according to another embodiment of the present invention, and FIG. Figures (a) and (b) are sectional views of essential parts of a substrate for explaining the manufacturing method of the semiconductor integrated circuit device shown in Figure 4, and Figure 6 is a semiconductor integrated circuit according to another embodiment of the present invention. FIG. 7 is a partial sectional view of a conventional SBD. FIG. 8 is an enlarged partial sectional view of the substrate showing the bottom corner of a contact hole in a conventional SBD. 1...Memory cell, 2...5BD (integrated circuit element)
, 3... Substrate, 4... Insulating film, 5... Contact hole, 6... Silicide layer, 7... Barrier metal layer, 8... Insulating film, 8a to 8C... Barrier insulation film,
9...Metal layer for electrode, 10...SBD electrode (lead electrode), Ql, Q2...Transistor, R,
, R,...Resistance, W,, W2... Word line, D...
...Data line, 50...SBD, 51...Substrate, 5
2... Insulating film, 53... Contact hole, 54...
...Silicide layer, 55...Barrier metal layer, 56.
...metal layer for electrode, 57...SBD electrode, A...area. Figure 1 4-2 6 8a Figure 3 Figure 3 Figure 3 Figure 4 Figure 4 Figure 5 8b 8b: Barrier insulating film Figure 5. Figure 6 n to 1

Claims (1)

【特許請求の範囲】 1、半導体基板上に堆積された絶縁膜に前記半導体基板
に形成された集積回路素子の電極面に達するコンタクト
ホールが形成され、かつ前記コンタクトホール内に被着
されたバリヤメタル層と前記バリヤメタル層上に被着さ
れた電極用金属層とから前記集積回路素子の電極を引き
出す引出し電極が形成された半導体集積回路装置であっ
て、前記コンタクトホール内に被着されたバリヤメタル
層上の底部隅にバリヤメタル層の被覆不足を補うための
バリヤ絶縁膜を形成したことを特徴とする半導体集積回
路装置。 2、半導体基板上に堆積された絶縁膜に前記半導体基板
に形成された集積回路素子の電極面に達するコンタクト
ホールが形成され、かつ前記コンタクトホール内に被着
されたバリヤメタル層と前記バリヤメタル層上に被着さ
れた電極用金属層とから前記集積回路素子の電極を引き
出す引出し電極が形成された半導体集積回路装置であっ
て、前記コンタクトホールの底部隅にバリヤ絶縁膜を形
成したことを特徴とする半導体集積回路装置。 3、請求項2記載のコンタクトホール内に被着されたバ
リヤメタル層上の底部隅にバリヤメタル層の被覆不足を
補うためのバリヤ絶縁膜を形成したことを特徴とする半
導体集積回路装置。
[Claims] 1. A contact hole reaching an electrode surface of an integrated circuit element formed on the semiconductor substrate is formed in an insulating film deposited on a semiconductor substrate, and a barrier metal is deposited in the contact hole. A semiconductor integrated circuit device comprising an extraction electrode for drawing out an electrode of the integrated circuit element from a layer and an electrode metal layer deposited on the barrier metal layer, the barrier metal layer deposited in the contact hole. A semiconductor integrated circuit device characterized in that a barrier insulating film is formed at an upper bottom corner to compensate for insufficient coverage of a barrier metal layer. 2. A contact hole reaching the electrode surface of an integrated circuit element formed on the semiconductor substrate is formed in the insulating film deposited on the semiconductor substrate, and a barrier metal layer deposited in the contact hole and on the barrier metal layer are formed. A semiconductor integrated circuit device is provided with a lead-out electrode for drawing out an electrode of the integrated circuit element from a metal layer for electrodes deposited on the semiconductor integrated circuit device, characterized in that a barrier insulating film is formed at a bottom corner of the contact hole. Semiconductor integrated circuit device. 3. A semiconductor integrated circuit device, further comprising a barrier insulating film formed at a bottom corner of the barrier metal layer deposited in the contact hole according to claim 2, to compensate for insufficient coverage of the barrier metal layer.
JP22131090A 1990-08-24 1990-08-24 Semiconductor integrated circuit device Pending JPH04105363A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22131090A JPH04105363A (en) 1990-08-24 1990-08-24 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22131090A JPH04105363A (en) 1990-08-24 1990-08-24 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JPH04105363A true JPH04105363A (en) 1992-04-07

Family

ID=16764798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22131090A Pending JPH04105363A (en) 1990-08-24 1990-08-24 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JPH04105363A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502335A (en) * 1991-10-18 1996-03-26 Nec Corporation Semiconductor device with wiring layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502335A (en) * 1991-10-18 1996-03-26 Nec Corporation Semiconductor device with wiring layer

Similar Documents

Publication Publication Date Title
US4628590A (en) Method of manufacture of a semiconductor device
US6451664B1 (en) Method of making a MIM capacitor with self-passivating plates
JPH02220464A (en) Semiconductor device and manufacture thereof
KR100368115B1 (en) Bonding pad structure of semiconductor device and method for fabricating the same
KR20040025540A (en) Semiconductor device
KR900002084B1 (en) Semiconductor device
US5110766A (en) Method of manufacturing a semiconductor device including forming a flattening layer over hollows in a contact hole
JPH04105363A (en) Semiconductor integrated circuit device
WO2022160633A1 (en) Capacitor structure processing method and semiconductor structure
JP2666932B2 (en) Method for manufacturing semiconductor device
JPH11111843A (en) Semiconductor integrated circuit device and its manufacture
KR100679941B1 (en) Method for fabricating contacts of semiconductor device
JP2002141472A (en) Semiconductor device and manufacturing method therefor
JP2663956B2 (en) Method for manufacturing semiconductor device
JPH0955476A (en) Semiconductor device
JP2950620B2 (en) Semiconductor device
JP2720657B2 (en) Semiconductor device and manufacturing method thereof
JPH0620067B2 (en) Semiconductor device and manufacturing method thereof
JPH04109654A (en) Semiconductor device and manufacture thereof
KR0154767B1 (en) Fabrication method of semiconductor device
JP2001093981A (en) Semiconductor device and its manufacturing method
JPH0330467A (en) Semiconductor integrated circuit device
JPS5951130B2 (en) Method for manufacturing semiconductor devices with low leakage current
JPS62257761A (en) Manufacture of semiconductor integrated circuit
JPH04340763A (en) Semiconductor device and its manufacture