KR0154767B1 - Fabrication method of semiconductor device - Google Patents
Fabrication method of semiconductor device Download PDFInfo
- Publication number
- KR0154767B1 KR0154767B1 KR1019940021147A KR19940021147A KR0154767B1 KR 0154767 B1 KR0154767 B1 KR 0154767B1 KR 1019940021147 A KR1019940021147 A KR 1019940021147A KR 19940021147 A KR19940021147 A KR 19940021147A KR 0154767 B1 KR0154767 B1 KR 0154767B1
- Authority
- KR
- South Korea
- Prior art keywords
- barrier metal
- metal layer
- film
- active region
- forming
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 실리콘 기판 상에 패드산화막, 필드산화막, 게이트전극 및 활성영역이 형성되어 있는 반도체 소자를 외부와 전기적으로 연결시키기 위한 접촉창 및 장벽금속을 이용한 전극 배선을 형성하는 방법이다. 먼저, 게이트 전극 하부를 제외한 활성 영역 상부의 패드 산화막을 제거하고, 전면에 티타늄, 텅스텐, 몰리브덴, 백금, 납, 탄탈륨, 코발트, 크롬 및 니켈로 이루어진 일군의 금속에서 하나 이상의 금속으로 장벽 금속층을 증착한다. 장벽 금속층 위에 질화 금속막을 증착한 후, 질화 금속막 및 장벽 금속층을 사진 식각하여 활성 영역 상부에 위치한 부분만 남긴다. 전면에 절연 산화막 및 층간절연막을 차례로 적층하고 식각하여 접촉창을 형성한 다음, 접촉창을 통하여 질화 금속막과 직접 접촉하는 전극 배선을 형성한다. 이와 같이 함으로써, 장벽 금속과 확산 영역간의 접촉 면적을 크게 하여 접촉 저항을 감소시키며, 활성 영역 상부에 장벽 금속층을 미리 형성시킴으로써 접촉창 형성시 플라즈마 식각으로 인한 확산 영역의 손상을 방지할 수 있다.The present invention is a method of forming an electrode wiring using a contact window and a barrier metal for electrically connecting a semiconductor device in which a pad oxide film, a field oxide film, a gate electrode, and an active region are formed on the silicon substrate to the outside. First, remove the pad oxide layer over the active region except the bottom of the gate electrode, and deposit a barrier metal layer with one or more metals from a group of metals consisting of titanium, tungsten, molybdenum, platinum, lead, tantalum, cobalt, chromium, and nickel on the front surface. do. After depositing the metal nitride film on the barrier metal layer, the metal nitride film and the barrier metal layer are photo-etched to leave only the portion located above the active region. An insulating oxide film and an interlayer insulating film are sequentially stacked and etched on the entire surface to form a contact window, and then an electrode wiring directly contacting the metal nitride film is formed through the contact window. In this way, the contact resistance is reduced by increasing the contact area between the barrier metal and the diffusion region, and the damage of the diffusion region due to plasma etching during formation of the contact window can be prevented by forming the barrier metal layer on the active region in advance.
Description
제1도 내지 제4도는 종래의 반도체 장치의 전극 배선 형성방법을 제조 공정 순서에 따라 도시한 단면도.1 to 4 are cross-sectional views showing a method for forming electrode wirings of a conventional semiconductor device, in accordance with a manufacturing process sequence.
제5도 내지 제8도는 본 발명에 따른 반도체 장치의 전극배선 형성방법을 나타내는 바람직한 실시예의 제조공정 순서 단면도이다.5 to 8 are sectional views of the manufacturing process of a preferred embodiment showing a method for forming electrode wirings of a semiconductor device according to the present invention.
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는 인접한 반도체 소자와의 전기적인 연결을 위한 접촉창 내의 접촉부에 형성된 장벽 금속층의 형성 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a barrier metal layer formed in a contact portion in a contact window for electrical connection with an adjacent semiconductor element.
최근, 반도체 장치가 고집적화되어감에 따라 설계치수가 서브미크론(submicron), 또는 하프미크론(halfmicron)화 되면서, 접촉창의 크기가 감소되고, 어스펙트비(aspect ratio)가 증가하는 경향에 있으며, 일반적으로 단차가 큰 접촉창에 금속배선막을 형성하는 경우 접촉창 내부에 실리콘 석출물이 생성될 뿐 아니라, 접촉저항이 증가하고, 누설전류가 증가하는 원인이 되고 있다. 대부분의 반도체 장치들은 도핑영역, 즉, 불순물이 확산되거나 이온이 주입된 영역을 전기적으로 전도성을 띠는 활성영역이 되게 하거나, PN 접합 등을 형성하기 위하여 실리콘 웨이퍼 또는 기판을 사용하여 만들어지며, 실리콘 기판에 있는 활성영역에 전기적으로 연결 또는 접촉하는 배선이나 상호접속을 형성하기 위한 금속으로서 통상 알루미늄이 사용되고 있다. 일적으로, 반도체 장치의 집적밀도와 동작속도를 증가시키기 위해서는 도핑영역이 매우 작고, 얕게 만들어져야 한다. 예를 들면, 전형적인 NMOS소자에는 0.3㎛∼0.3.5㎛의 깊이와 1㎛∼2㎛의 채널길이를 갖는 소오스 및 드레인 도핑영역을 가지고 있다.In recent years, as semiconductor devices become more integrated, design dimensions become submicron or half micron, resulting in a decrease in the size of contact windows and an increase in aspect ratio. Therefore, when the metal wiring film is formed in the contact window having a large step, not only silicon precipitates are generated inside the contact window, but also the contact resistance increases and leakage current increases. Most semiconductor devices are made using silicon wafers or substrates to make doped regions, that is, regions where impurities are diffused or implanted with ions, become electrically conductive, or form PN junctions. Aluminum is commonly used as a metal for forming interconnects or interconnects that electrically connect to or contact an active region in a substrate. In general, in order to increase the integration density and the operating speed of the semiconductor device, the doping region must be made very small and shallow. For example, typical NMOS devices have source and drain doped regions having a depth of 0.3 μm to 0.3.5 μm and a channel length of 1 μm to 2 μm.
채널 길이를 예컨대, 약 0.7㎛∼0.8㎛로 짧게 하기 위해서는 스레쉬홀드 전압이 현저하게 감소하므로 소오스와 드레인 영역의 깊이를 0.1㎛ 이하로 형성시켜야 한다.In order to shorten the channel length to, for example, about 0.7 µm to 0.8 µm, the threshold voltage is remarkably reduced, so the depth of the source and drain regions must be formed to 0.1 µm or less.
그러나, 이것은 실리콘의 결정결함을 통하여 실리콘 기판으로 알루미늄이 이상확산되는 문제를 야기시킴에 따라, 도핑영역과 실리콘기판 사이에 형성된 pn접합이 파괴되는 문제가 있다. 이러한 알루미늄의 이상확산은 반도체 장치의 제조시에 종종 사용되어야 하는 비교적 저온공정에서도 쉽게 일어나며, 결과적으로 실리콘기판에 얕은 도핑영역을 갖는 신뢰할만한 반도체 장치를 얻기가 어렵다는 문제가 있다.However, this causes a problem in that aluminum is abnormally diffused into the silicon substrate through crystal defects of silicon, thereby causing a problem in that the pn junction formed between the doped region and the silicon substrate is destroyed. Such anomalous diffusion of aluminum easily occurs even in a relatively low temperature process, which is often used in the manufacture of a semiconductor device, and as a result, it is difficult to obtain a reliable semiconductor device having a shallow doping region on a silicon substrate.
따라서, 실리콘 기판으로의 알루미늄 이상확산을 억제하기 위하여, 텅스텐, 몰리브덴, 티타늄 등으로 이루어진 장벽금속층을 실리콘기판과 알루미늄 전극 또는 금속배선층 사이에 삽입하는 것이 제안되어 있다.Therefore, in order to suppress the abnormal diffusion of aluminum into the silicon substrate, it is proposed to insert a barrier metal layer made of tungsten, molybdenum, titanium or the like between the silicon substrate and the aluminum electrode or the metal wiring layer.
종래에는 접촉창에 실리콘이 석출되는 것을 방지하기 위한 장벽금속으로 일반적으로 티타늄막과 질화티타늄막을 스퍼터링방법으로 형성하는데, 이 경우에는 티타늄막과 실리콘과의 계면 불안정에 따른 반도체 소자의 전기적 특성이 저하되고, 안정된 조성비를 갖는 질화티타늄막의 재현성이 어려우며, 다량의 파티클(particle)이 발생함으로 인하여 막질이 열화되어서 반도체소자의 접촉불량이 유발되는 문제가 있다.Conventionally, a titanium metal and a titanium nitride film are formed by a sputtering method as a barrier metal for preventing silicon from depositing on the contact window. In this case, the electrical characteristics of the semiconductor device are degraded due to the interface instability between the titanium film and the silicon. In addition, it is difficult to reproduce the titanium nitride film having a stable composition ratio, and a large amount of particles are generated to deteriorate the film quality and cause poor contact of the semiconductor device.
제1도 내지 제4도는 종래의 반도체 장치의 전극배선 형성방법을 제조 고정 순서에 따라 도시한 단면도이다. 상기 도면을 참조하여 종래의 장벽금속층을 이용한 전극배선의 형성방법을 살펴보기로 하자.1 to 4 are cross-sectional views showing a conventional method for forming electrode wirings in a semiconductor device according to manufacturing fixing procedures. A method of forming electrode wirings using a conventional barrier metal layer will be described with reference to the drawings.
먼저, 제1도를 참조하면, 통상의 반도체 장치 제조방법에 따라서 실리콘기판(100) 상에 수백Å 정도의 패드산화막(101)을 형상한 후, 필드산화막(102)을 형성하고, 이어서 폴리실리콘 및 실리사이드로 이루어진 게이트 전극(103)과, 상기 게이트 전극(103)의 측벽을 둘러싼 스페이서(104)를 순차로 형성한 다음, 소오스/드레인의 활성영역(105)을 형성시킨다.First, referring to FIG. 1, a pad oxide film 101 of about several hundred microseconds is formed on a silicon substrate 100 according to a conventional semiconductor device manufacturing method, and then a field oxide film 102 is formed, followed by polysilicon. And a gate electrode 103 made of silicide and a spacer 104 surrounding the sidewalls of the gate electrode 103 in sequence, and then an active region 105 of a source / drain is formed.
그 다음, 제2도를 참조하면, 상기한 상태의 반도체 기판 상부 전면에 절연 산화막(106)을 증착 형성한 다음, 감광막(도시되지 않음)을 도포한 후, 사진공정에 의해 접촉영역을 확정하는 감광막패턴을 형성하여, 이 감광막패턴을 이용하여 활성 영역의 상부에 있는 상기 절연산화막(106)의 소정부분을 식각시켜 접촉창(107)을 형성시킨다.Next, referring to FIG. 2, an insulating oxide film 106 is deposited on the entire upper surface of the semiconductor substrate in the above state, and then a photoresist film (not shown) is applied, and then the contact area is determined by a photographic process. A photoresist pattern is formed, and a contact portion 107 is formed by etching a predetermined portion of the insulating oxide film 106 above the active region using the photoresist pattern.
이어서, 제3도를 참조하면, 불산(HF)수용액을 이용하여 상기 접촉창(107)내의 활성영역(105)상에 형성되어 있는 얇은 패드산화막(101)을 제거한 후, 각각 수백 의 티타늄(Ti) 및 질화티타늄(TiN)의 장벽금속을 인-슈트(in-suit) 방식으로 순차로 적층 증착한 다음, 400 이상의 온도로 열처리하여 장벽금속층(108)을 안정화시킨 후, 상기 장벽금속층(108)상에 알루미늄계의 금속층(109)을 형성시킨다.Next, referring to FIG. 3, after removing the thin pad oxide film 101 formed on the active region 105 in the contact window 107 using an aqueous hydrofluoric acid (HF) solution, each of several hundreds of titanium (Ti) ) And titanium nitride (TiN) barrier metals are sequentially deposited in an in-suit method, and then heat-treated at a temperature of 400 or more to stabilize the barrier metal layer 108, and then the barrier metal layer 108 An aluminum metal layer 109 is formed thereon.
계속해서, 제4도를 참조하면, 상기 금속층(109)상에 감광막을 도포한 다음, 사진공정에 의해 금속배선을 형성하기 위한 감광막패턴(도시되지 않음)을 형성하고, 상기 감광막패턴을 이용하여 상기 금속층(109)과 장벽금속층(108)을 차례로 식각하여 전극배선을 형성시킨다.Subsequently, referring to FIG. 4, a photoresist film is coated on the metal layer 109, and then a photoresist pattern (not shown) for forming metal wirings is formed by a photographic process, and the photoresist pattern is used. The metal layer 109 and the barrier metal layer 108 are sequentially etched to form electrode wiring.
상기한 바의 종래의 금속배선 형성방법에 의하면, 상기 활성영역과 전극 배선의 접촉부에서 알루미늄계의 금속층과 실리콘과의 스파이크(spike) 현상이나, 실리콘 노듈(nodule)을 방지하기 위해서는 상기 알루미늄계의 금속층 하부에 질화티타늄의 장벽금속이 필요하게 된다.According to the conventional metal wiring forming method as described above, in order to prevent the spike phenomenon of the aluminum-based metal layer and silicon or the silicon nodule at the contact portion of the active region and the electrode wiring, A barrier metal of titanium nitride is needed under the metal layer.
그러나, 질화티타늄은 비저항이 매우 높이므로 접촉저항을 감소시키기 위해서는 상기 질화티타늄막의 하부에 티타늄막의 형성이 요구되어진다. 이와 같이 접촉부에서는 일정한 두께의 티타늄막이 확보되어야 함에도 불구하고, 최근 반도체 장치의 고집적화로 접촉부의 폭이 서브미크론 이하의 축소됨에 따라 미세한 접촉부내에 균일한 두께의 장벽금속을 증착시키기가 매우 어렵다. 기존의 공정조건에서의 장벽금속의 두께는 1500Å 이하이며, 질화티타늄은 약 1000Å으로서, 반도체 장치의 설계치수가 미세화함에 따라, 예컨대 폭 0.6㎛ 이하의 접촉창을 통하여 접촉부에 장벽금속을 증착하는 경우 접촉저항이 수 ㏁까지 증가할 수 있으며, 이는 설계치수의 미세화에 따른 어스펙트비의 증가로 인하여 내열금속의 단차피복성이 불량해져 티타늄막이 접촉창 내에 균일하게 증착되지 않기 때문으로, 이와 같은 현상은 반도체 장치의 고집적화에 큰 장애요인이 되고 있다.However, since titanium nitride has a very high specific resistance, it is required to form a titanium film under the titanium nitride film in order to reduce the contact resistance. As described above, although a titanium film having a constant thickness must be secured at the contact portion, it is very difficult to deposit a barrier metal having a uniform thickness in the minute contact portion as the width of the contact portion is reduced to less than submicron due to the recent high integration of semiconductor devices. Under conventional process conditions, the thickness of the barrier metal is 1500Å or less, and the titanium nitride is about 1000Å. As the design dimension of the semiconductor device is refined, for example, when the barrier metal is deposited on the contact portion through a contact window having a width of 0.6 μm or less, The contact resistance can be increased up to several,. This is because the step coverage of the heat-resistant metal is poor due to the increase in the aspect ratio due to the miniaturization of the design dimension, and thus the titanium film is not uniformly deposited in the contact window. Is a major obstacle to the high integration of semiconductor devices.
또한, 절연산화막에 접촉창을 형성시키기 위하여 절연산화막 상의 감광막을 패터닝하고 상기 절연산화막을 식각하는 공정과정에서, 플라즈마(plasma) 식각에 의해 소오스 또는 드레인 등의 활성영역 부위가 식각손상을 받아 구조적인 결함이 유발되는 문제가 있다.In addition, in the process of patterning the photoresist on the insulating oxide film and etching the insulating oxide to form a contact window on the insulating oxide film, an active region such as a source or a drain is etched by plasma etching and thus structurally damaged. There is a problem that causes a defect.
따라서, 본 발명의 목적은 종래 기술의 문제점을 감안하여 이루어진 것으로, 접촉창의 어스펙트비의 증가에 무관하게 활성영역과 전극배선 사이에 균일한 두께의 장벽금속층을 이용하여 전극 배선을 형성하는 방법을 제공하는 데 있다.Accordingly, an object of the present invention has been made in view of the problems of the prior art, and a method of forming an electrode wiring using a barrier metal layer having a uniform thickness between the active region and the electrode wiring regardless of an increase in the aspect ratio of the contact window. To provide.
이러한 목적을 달성하기 위한 본 발명의 바람직한 실시예의 전극 배선 형성 방법은, 실리콘 기판 상에 패드산화막, 필드산화막, 게이트전극 및 활성영역이 형성되어 있는 반도체 소자를 외부와 전기적으로 연결시키기 위한 접촉창 및 장벽금속을 이용한 전극 배선을 형성하는 방법에 있어서, 상기 게이트 전극 하부를 제외한 활성 영역 상부의 상기 패드산화막을 제거하는 단계, 상기 결과물 상부 전면에 티타늄, 텅스텐, 몰리브덴, 백금, 납, 탄탈륨, 코발트, 크롬 및 니켈로 이루어진 일군의 금속에서 하나 이상의 금속으로 장벽 금속층을 증착하는 단계, 상기 장벽금속층 위에 질화 금속막을 증착하는 단계, 상기 질화 금속막 및 장벽 금속층을 사진 식각하여 활성 영역 상부에 위치한 부분만 남기는 단계, 상기한 결과물 전면에 절연 산화막 및 층간절연막을 차례로 적층하는 단계, 상기 층간절연막 및 절연 산화막을 차례로 식각하여 접촉창을 형성하는 단계, 상기 접촉창을 통하여 상기 질화 금속막과 직접 접촉하는 전극 배선을 형성하는 단계를 포함한다.The electrode wiring forming method of the preferred embodiment of the present invention for achieving the above object comprises a contact window for electrically connecting the semiconductor device, the pad oxide film, the field oxide film, the gate electrode and the active region formed on the silicon substrate with the outside; A method of forming an electrode wiring using a barrier metal, the method comprising: removing the pad oxide layer on an upper portion of an active region excluding the lower portion of the gate electrode, titanium, tungsten, molybdenum, platinum, lead, tantalum, cobalt, Depositing a barrier metal layer with one or more metals from a group of chromium and nickel, depositing a metal nitride film on the barrier metal layer, and photoetching the metal nitride film and the barrier metal layer to leave only the portion located above the active region. Step, insulating oxide film and interlayer insulation on the entire surface of the resultant A step of sequentially stacked, forming a contact window, and then etching the interlayer insulating film and an insulating oxide film, and forming a wiring electrode in direct contact with the metal nitride film via the contact window.
이러한 구성에 의하면, 종래의 전극배선에서는 활성영역과 금속배선 간의 접촉면적이 거의 접촉창의 폭정도에 국한되나, 본 발명에서는 장벽금속과 확산 영역간의 접촉면적이 커지게 되어 접촉저항을 크게 감소시킬 수 있으며, 접촉부가 형성될 부위의 활성영역 상부에 장벽금속층을 미리 형성시키므로 접촉창 형성시 플라즈마 식각으로 인한 확산 영역의 손상을 방지하게 된다.According to this configuration, in the conventional electrode wiring, the contact area between the active region and the metal wiring is almost limited to the width of the contact window. However, in the present invention, the contact area between the barrier metal and the diffusion region becomes large, which greatly reduces the contact resistance. In addition, since the barrier metal layer is previously formed on the active region of the portion where the contact portion is to be formed, damage of the diffusion region due to plasma etching is prevented when forming the contact window.
이하, 첨부도면을 참조하여 본 발명에 따른 반도체 장치의 전극배선 형성방법을 보다 상세히 설명하기로 한다.Hereinafter, a method of forming electrode wirings of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
제5도 내지 제8도는 본 발명에 따른 반도체 장치의 전극배선 형성방법의 바람직한 실시예의 제조공정 순서 단면도이다.5 to 8 are sectional views of the manufacturing process of the preferred embodiment of the method for forming the electrode wiring of the semiconductor device according to the present invention.
먼저, 제5도를 참조하여 보면, 통상의 반도체 장치 제조방법에 의해 활성 영역이 형성된 후의 반도체 장치의 단면 상태를 나타내고 있으며, 실리콘 기판(200), 패드산화막(201), 필드산화막(202), 게이트전극(203), 게이트전극 측벽 스페이서(204) 및 확산영역(205)으로 구성되어 있다.First, referring to FIG. 5, the cross-sectional state of the semiconductor device after the active region is formed by a conventional semiconductor device manufacturing method is shown. The silicon substrate 200, the pad oxide film 201, the field oxide film 202, The gate electrode 203 is formed of a gate electrode sidewall spacer 204 and a diffusion region 205.
제6도를 참조하면, 상기 활성영역(205)상의 200Å정도 두께의 상기 패드산화막(201)을 불산(HF) 수용액으로 습식식각하여 제거한 후, 계속해서 수백Å 정도 두께의 티타늄막(206)과, 1000Å정도 두께의 질화티타늄(207)을 인-슈트 스퍼터링(sputtering) 방식으로 연속적으로 증착형성시킨다. 이때, 상기 한 장벽금속을 형성하는 방법으로 예컨대 티타늄, 텅스텐, 몰리브덴, 백금, 납, 탄탈륨, 코발트, 크롬 및 니켈로 이루어진 일군의 금속에서 어느 하나의 금속을 택일하여 단일막으로 형성하거나, 상기 일군의 금속에서 적어도 두 개의 금속으로 이루어진 합금막을 이용하여 형성할 수 있으며, 또는 복수개의 상기 금속을 조합하여 적층한 다층막으로 형성시킬 수도 있다.Referring to FIG. 6, the pad oxide film 201 having a thickness of about 200 μs on the active region 205 is removed by wet etching with an aqueous hydrofluoric acid (HF) solution, and then the titanium film 206 having a thickness of about several hundred μs is formed. Titanium nitride 207 having a thickness of about 1000 μs is continuously deposited by in-shoot sputtering. In this case, as a method of forming the barrier metal, for example, one metal may be selected from a group of metals consisting of titanium, tungsten, molybdenum, platinum, lead, tantalum, cobalt, chromium, and nickel to form a single film, or the group The metal may be formed using an alloy film composed of at least two metals, or may be formed as a multilayer film laminated by combining a plurality of the above metals.
이러한 방식으로 티타늄 등의 장벽금속층들을 증착하는 경우, 실리사이드(silicide) 반응을 일으키기 위한 열처리공정이 불필요하게 된다. 그런 다음, 접촉부가 형성될 부위의 소오스, 드레인 또는 에미터, 베이스, 콜렉터 등 활성 영역이나 게이트 등의 상부에만 장벽금속패턴이 형성되도록 상기 결과물 전면에 감광막을 도포한 후, 상기 장벽금속패턴을 획정하는 감광막패턴(208)을 형성한 다음, 상기 감광막패턴을 식각마스크로 하여 과산화수소를 이용한 습식식각이나, 플라즈마를 이용한 건식방법으로 상기 장벽금속층(207, 206)을 순차로 식각시킨다. 이때, 형성된 장벽금속패턴이 활성영역 전체 또는 일부를 덮어야 하며 장벽금속패턴의 면적은 접촉창의 접촉부 면적보다 커야 한다.In the case of depositing barrier metal layers such as titanium in this manner, a heat treatment process for causing a silicide reaction is unnecessary. Then, a photosensitive film is applied to the entire surface of the resultant so that a barrier metal pattern is formed only on an active region such as a source, a drain, or an emitter, a base, and a collector or a gate, and the like, and then the barrier metal pattern is defined. After the photoresist pattern 208 is formed, the barrier metal layers 207 and 206 are sequentially etched by wet etching using hydrogen peroxide or a dry method using plasma using the photoresist pattern as an etching mask. At this time, the formed barrier metal pattern should cover the whole or part of the active region and the area of the barrier metal pattern should be larger than the contact area of the contact window.
이어서, 제7도를 참조하면, 상기한 결과물 전면에 수천Å 정도의 절연산화막(209)을 화학기상증착방식으로 증착형성한 후, 상기 절연산화막의 치밀화를 위하여 열처리를 한 다음, 다시 수천Å 정도 두께의 BPSG막(210)을 화학기상증착법으로 증착 형성하고, 열처리공정을 통해서 상기 BPSG막(210)을 리플로우(reflow)시킨다. 이때, 상기한 치밀화와 리플로우를 위한 열처리과정을 통해서 일부 티타늄이 실리콘과 반응하여 실리사이드화 될 수 있다. 티타늄의 비저항이 40μΩ·㎝ ∼ 50μΩ·㎝인데 반하여 티타늄실리사이드의 비저항은 13μΩ·㎝ ∼ 16μΩ·㎝로 티타늄 실리사이드가 형성됨으로 인하여 접촉저항을 크게 감소될 수 있다. 이어서, 상기 결과물 전면에 감광막(도시되지 않음)을 도포한 후, 접촉창을 획정하는 감광막패턴을 형성한 다음, 상기 감광막패턴을 식각저지층으로 이용하여 접촉창(211)을 형성하며, 이때 형성된 접촉창(211)저부의 접촉부는 상기한 장벽금속패턴의 소정 부위내에서 형성되어야 한다.Subsequently, referring to FIG. 7, the insulating oxide film 209 having a thickness of about several thousand micrometers is deposited on the entire surface of the resultant by chemical vapor deposition, and then heat-treated for densification of the insulating oxide layer, and then again, several thousand micrometers. A BPSG film 210 having a thickness is deposited by chemical vapor deposition, and the BPSG film 210 is reflowed through a heat treatment process. At this time, some titanium may be silicided by reacting with silicon through the heat treatment process for densification and reflow. While the specific resistance of titanium is 40 μΩ · cm to 50 μΩ · cm, the specific resistance of titanium silicide is 13 μΩ · cm to 16 μΩ · cm, and the contact resistance can be greatly reduced due to the formation of titanium silicide. Subsequently, after the photoresist film (not shown) is applied to the entire surface of the resultant, a photoresist pattern is defined to define a contact window, and then the contact window 211 is formed using the photoresist pattern as an etch stop layer. The contact portion of the bottom of the contact window 211 should be formed within a predetermined portion of the barrier metal pattern described above.
그 다음, 제8도를 참조하면, 상기한 결과물 전면에 알루미늄합금계의 금속을 전면 증착하여 금속층(도시하지 않음)을 형성한 후, 상기 금속층 상에 감광막을 도포한 후, 전극배선을 감광막패턴을 형성한 다음, 상기 감광막패턴을 이용하여 전극배선(212)을 형성한다.Next, referring to FIG. 8, after depositing an aluminum alloy-based metal on the entire surface of the resultant to form a metal layer (not shown), after applying a photosensitive film on the metal layer, the electrode wiring to the photosensitive film pattern Next, the electrode wiring 212 is formed using the photosensitive film pattern.
따라서, 상술한 바의 본 발명에 의하면, 접촉창 저부에 형성된 티타늄막과 질화티타늄막을 미리 형성시킨 후, 절연막 증착하여 접촉창을 형성하고, 전극배선을 형성함으로써 항상 일정한 두께의 장벽금속층을 확보할 수 있으므로 접촉창의 어스펙트비의 증가에 무관하게 접촉저항을 일정하게 유지할 수 있으며, 장벽금속 두께의 균일성 불량이나 단차피복성의 저하를 방지할 수 있을 뿐 아니라, 티타늄막과 활성영역의 계면에서 티타늄실리사이드가 형성되고 장벽금속과 확산영역 간의 접촉면적이 크게 증가되어 접촉저항을 크게 감소시킬 수 있다.Therefore, according to the present invention as described above, after forming the titanium film and the titanium nitride film formed in the bottom of the contact window in advance, the insulating film is deposited to form a contact window, and the electrode wiring is formed to always ensure a barrier metal layer of a constant thickness. As a result, the contact resistance can be kept constant irrespective of the increase in the aspect ratio of the contact window, and it is possible to prevent the uniformity of the barrier metal thickness and the deterioration of the step coating ability, and also to prevent the titanium from the interface between the titanium film and the active region. Silicide is formed and the contact area between the barrier metal and the diffusion region is greatly increased, which can greatly reduce the contact resistance.
또, 종래의 방법에서는 티타늄 및 질화티타늄이나 텅스텐화티타늄 등의 장벽금속을 증착한 후, 열처리를 하지 않을 경우, 알루미늄원자가 불안정한 장벽금속층을 통과하여 침투할 수 있으므로 장벽금속층을 증착한 후에, 열처리를 해야 하지만, 본 발명의 조건에서는 장벽금속층 증착직후, 수행하는 저온열산화막 증착후의 치밀화 및 BPSG막을 증착한 후의 리플로우를 위한 열처리공정을 통하여 장벽금속의 구조를 안정시킬 수 있으므로, 장벽금속 증착형성 후의 별도의 열처리공정을 생략할 수 있다.In the conventional method, after depositing a barrier metal such as titanium, titanium nitride or titanium tungsten, and heat treatment is not performed, aluminum atoms may penetrate through the unstable barrier metal layer, so that the heat treatment is performed after the deposition of the barrier metal layer. However, in the conditions of the present invention, since the structure of the barrier metal can be stabilized through the heat treatment process for the densification after the deposition of the barrier metal layer and the reflow after the deposition of the BPSG film, the barrier metal layer can be stabilized immediately after the deposition of the barrier metal layer. A separate heat treatment process can be omitted.
또, 기존 종래의 방법에서는 접촉창 형성을 위한 절연산화막의 플라즈마 식각과정에서 확산영역의 상부가 플라즈마에 노출되어 손상을 받아 실리콘기판에 구조적인 결함이 유발하는데 반하여, 본 발명에서는 확산영역 상부의 산화막을 불산수용액으로 제거한 후, 티타늄 및 질화티타늄으로 된 장벽금속을 증착하므로, 접촉창 형성시 활성영역 상부의 상기 장벽금속만이 플라즈마에 노출되므로 확산영역의 손상이나 실리콘기판의 구조적인 결함을 방지할 수 있다.In addition, in the conventional method, structural defects occur in the silicon substrate due to damage to the upper portion of the diffusion region in the plasma etching process of the insulating oxide film for forming the contact window. Since the barrier metal of titanium and titanium nitride is deposited after removing the solution with an aqueous hydrofluoric acid solution, only the barrier metal on the top of the active region is exposed to the plasma when forming a contact window, thereby preventing damage to the diffusion region or structural defects of the silicon substrate. Can be.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940021147A KR0154767B1 (en) | 1994-08-26 | 1994-08-26 | Fabrication method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940021147A KR0154767B1 (en) | 1994-08-26 | 1994-08-26 | Fabrication method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR0154767B1 true KR0154767B1 (en) | 1998-12-01 |
Family
ID=19391194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940021147A KR0154767B1 (en) | 1994-08-26 | 1994-08-26 | Fabrication method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0154767B1 (en) |
-
1994
- 1994-08-26 KR KR1019940021147A patent/KR0154767B1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5828130A (en) | Method of forming a landing pad structure in an integrated circuit | |
US4517729A (en) | Method for fabricating MOS device with self-aligned contacts | |
US4984055A (en) | Semiconductor device having a plurality of conductive layers and manufacturing method therefor | |
US4466172A (en) | Method for fabricating MOS device with self-aligned contacts | |
US5084416A (en) | Method of forming a low resistance contact by forming a contact hole within a recess | |
US4562640A (en) | Method of manufacturing stable, low resistance contacts in integrated semiconductor circuits | |
EP0200372A2 (en) | Self-aligned contact window formation in an integrated circuit | |
US4446613A (en) | Integrated circuit resistor and method of fabrication | |
US4584761A (en) | Integrated circuit chip processing techniques and integrated chip produced thereby | |
KR100418644B1 (en) | Semiconductor device and process of manufacturing the same | |
EP0058124A1 (en) | Polycrystalline silicon Schottky diode array and method of manufacturing | |
US4335505A (en) | Method of manufacturing semiconductor memory device having memory cell elements composed of a transistor and a capacitor | |
US4628339A (en) | Polycrystalline silicon Schottky diode array | |
JPH0697297A (en) | Semiconductor element provided with contact and its manufacture | |
US4499653A (en) | Small dimension field effect transistor using phosphorous doped silicon glass reflow process | |
GB2040564A (en) | Method of fabricating MOSFETs | |
KR100282711B1 (en) | CONTACT HOLE PLUG FORMING METHOD | |
KR100198634B1 (en) | Interconnector of semiconductor device and manufacturing method of the same | |
KR0154767B1 (en) | Fabrication method of semiconductor device | |
US5977598A (en) | High load resistance implemented in a separate polysilicon layer with diffusion barrier therein for preventing load punch through therefrom | |
JP3424091B2 (en) | Method for manufacturing semiconductor device | |
KR100243280B1 (en) | Gate pattern of semiconductor device &fabrication method thereof | |
KR19980056170A (en) | Metal wiring formation method of semiconductor device | |
KR100191710B1 (en) | Metal wiring method of semiconductor device | |
KR19980019634A (en) | Gate electrode of semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090615 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |