JPH04100358A - セル転送回路 - Google Patents
セル転送回路Info
- Publication number
- JPH04100358A JPH04100358A JP2217455A JP21745590A JPH04100358A JP H04100358 A JPH04100358 A JP H04100358A JP 2217455 A JP2217455 A JP 2217455A JP 21745590 A JP21745590 A JP 21745590A JP H04100358 A JPH04100358 A JP H04100358A
- Authority
- JP
- Japan
- Prior art keywords
- fifo
- outgoing
- cell transfer
- transfer circuit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims description 4
- 230000003139 buffering effect Effects 0.000 claims 2
- 239000000203 mixture Substances 0.000 abstract 2
- 238000006243 chemical reaction Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ルーチングのだめのヘッダを有する固定長セ
ルを用いて音声、データ等の時分割多重通信情報を転送
するセル転送回路に関する。
ルを用いて音声、データ等の時分割多重通信情報を転送
するセル転送回路に関する。
従来の技術
第５図は、従来の入線ｍ本、出線ｎ本のセル転送回路の
構成を示している。第６図において、６０１はセル１並
変換多重化部、６０２は共有メモリ、５０３はセル並直
列変換多重分離部、５０４はルーチングヘッダ解析部、
５０６は書き込みアトＬ／スＦ Ｉ ＦＯ選択部である
。５０７１ ｉｉ”ｉ７ＦレスＦＩＦｏ（１＝−１〜ｎ
）であシ、ＦＩＦＯ制御部５０７２ｉとキューメモリ５
０７３ ｉによって構成される。また、５０Ｂは読み出
しアドレスＦＩＦＯＪ択部、５１０は読ミ出ＬＪｔｌＪ
御！、５１１は空きアドレス管理部である。
構成を示している。第６図において、６０１はセル１並
変換多重化部、６０２は共有メモリ、５０３はセル並直
列変換多重分離部、５０４はルーチングヘッダ解析部、
５０６は書き込みアトＬ／スＦ Ｉ ＦＯ選択部である
。５０７１ ｉｉ”ｉ７ＦレスＦＩＦｏ（１＝−１〜ｎ
）であシ、ＦＩＦＯ制御部５０７２ｉとキューメモリ５
０７３ ｉによって構成される。また、５０Ｂは読み出
しアドレスＦＩＦＯＪ択部、５１０は読ミ出ＬＪｔｌＪ
御！、５１１は空きアドレス管理部である。
次に上記従来例の共有メモ！Ｊ５０２へのセルの格納お
よびアドレスＦＩＦＯへのセルの格納アドレスの書き込
み動作について説明する。入線へ入力されるセルは第３
図に示すようにあらかじめ先頭に出力光の出線を示すル
ーチングヘツダが付加されているものとする。入線から
入力されたセルはセル直並列変換多重化部５０１におい
て第４図に示すように直並列変換および時分割多重化が
行なわれる。以下、（１）〜（３）の動作が同時に行な
われ、セルが共有メモ！Ｊ ５０２に格納されるととも
にその格納アドレスが該セルの出刃先出線に対応するア
ドレスＦＩＦＯに書き込まれる。
よびアドレスＦＩＦＯへのセルの格納アドレスの書き込
み動作について説明する。入線へ入力されるセルは第３
図に示すようにあらかじめ先頭に出力光の出線を示すル
ーチングヘツダが付加されているものとする。入線から
入力されたセルはセル直並列変換多重化部５０１におい
て第４図に示すように直並列変換および時分割多重化が
行なわれる。以下、（１）〜（３）の動作が同時に行な
われ、セルが共有メモ！Ｊ ５０２に格納されるととも
にその格納アドレスが該セルの出刃先出線に対応するア
ドレスＦＩＦＯに書き込まれる。
（１）空きアドレス管理部５１１からセルの格納アドレ
スが出力される。
スが出力される。
（２）空きアドレス管理部６１１から出力されたアドレ
スを格納アドレス希祷→輪和−−１として七ｐが共有メ
モリ５０２に格納される。
スを格納アドレス希祷→輪和−−１として七ｐが共有メ
モリ５０２に格納される。
（３）ルーチングヘッダ解析部５０４にセルのルーチン
グヘッダが入力され、書き込みアドレスＦＩＦＯ選択部
６０６ヘアドレスＦＩＦＯ番号（出刃先出線番号と同じ
）を出力する。書き込みアドレスＦＩＦＯ選択部５０６
は、アドレスＦＩＦＯ番号に応じてアドレスＦＩＦＯを
選択し、セルの格納アドレスを書き込む。
グヘッダが入力され、書き込みアドレスＦＩＦＯ選択部
６０６ヘアドレスＦＩＦＯ番号（出刃先出線番号と同じ
）を出力する。書き込みアドレスＦＩＦＯ選択部５０６
は、アドレスＦＩＦＯ番号に応じてアドレスＦＩＦＯを
選択し、セルの格納アドレスを書き込む。
次に共有メモ！Ｊ５０２からのセルの読み出しおよび出
線への出力動作について説明する。読み出し制御部５１
０は、出線に対応してサイクリックに出線番号を発生し
、アドレスＦＩＦＯ番号として読み出しアドレスＦＩＦ
Ｏ選択部６０８へ出力する。読み出しアドレスＦＩＦＯ
選択部５０８はアドレスＦＩＦＯ番号に応じてアドレス
ＦＩＦＯを選択し、アドレスを読み出す。読み出したア
ドレスを読み出しアドレスとして共有メモリ５０２へ出
力するとともに、空きアドレスとして空きアドレス管理
部５１１に出力する。共有メモリ５ｏ２は読み出しアド
レスに格納されているセルを読み出し、セル並直列変換
多重分離部５０３を介して出線へ出力する。
線への出力動作について説明する。読み出し制御部５１
０は、出線に対応してサイクリックに出線番号を発生し
、アドレスＦＩＦＯ番号として読み出しアドレスＦＩＦ
Ｏ選択部６０８へ出力する。読み出しアドレスＦＩＦＯ
選択部５０８はアドレスＦＩＦＯ番号に応じてアドレス
ＦＩＦＯを選択し、アドレスを読み出す。読み出したア
ドレスを読み出しアドレスとして共有メモリ５０２へ出
力するとともに、空きアドレスとして空きアドレス管理
部５１１に出力する。共有メモリ５ｏ２は読み出しアド
レスに格納されているセルを読み出し、セル並直列変換
多重分離部５０３を介して出線へ出力する。
また、空きアドレス管理部５１１は、入力された空きア
ドレスをバッファリングし、セルの格納アドレスとして
上述のように共有メモリ５０２に出力する。
ドレスをバッファリングし、セルの格納アドレスとして
上述のように共有メモリ５０２に出力する。
このように上記従来のセル転送回路でも入線と出線間で
セルの転送を行なうことができる。
セルの転送を行なうことができる。
発明が解決しようとする課題
しかしながら、上記従来のセル転送回路では、例えばｐ
倍の速度のインタフェースを収容するために、入線と出
線を２本ずつのグループとして等制約にｐ倍速度の入線
／ａ！、線として用い↓うとする場合において、時分割
多重の順番と入線グループ内での各入線のセルの順序を
合わせることにより入線のグループ化が可能であるのに
対し、アドレスＦＩＦＯが出線毎であるため、出線をグ
ループ化することができず、ｐ倍の速度のインタフェー
スを収容してのセル転送が行なえない問題があった。
倍の速度のインタフェースを収容するために、入線と出
線を２本ずつのグループとして等制約にｐ倍速度の入線
／ａ！、線として用い↓うとする場合において、時分割
多重の順番と入線グループ内での各入線のセルの順序を
合わせることにより入線のグループ化が可能であるのに
対し、アドレスＦＩＦＯが出線毎であるため、出線をグ
ループ化することができず、ｐ倍の速度のインタフェー
スを収容してのセル転送が行なえない問題があった。
本発明はこのような従来の問題を解決するものであり、
高速のインタフェース（例えば、ｐ倍の速度のインタフ
ニー：７．）が混在するような場合にもセル転送が行な
える優れたセル転送回路を提供することを目的とするも
のである。
高速のインタフェース（例えば、ｐ倍の速度のインタフ
ニー：７．）が混在するような場合にもセル転送が行な
える優れたセル転送回路を提供することを目的とするも
のである。
課題を解決するための手段
本発明は上記目的を達成するために、出線数分のキュー
メモりとＦＩＦＯ制御部に代わシ、１つの共有キューメ
モリと出線数分のＦＩＦＯ制御部を設け、また、ＦＩＦ
Ｏ制御部の使用する共有キューメモリの領域を任意に設
定する手段、および複数の出線を一つのＦ Ｉ ＦＯ制
御部で管理する手段を設けたものである。
メモりとＦＩＦＯ制御部に代わシ、１つの共有キューメ
モリと出線数分のＦＩＦＯ制御部を設け、また、ＦＩＦ
Ｏ制御部の使用する共有キューメモリの領域を任意に設
定する手段、および複数の出線を一つのＦ Ｉ ＦＯ制
御部で管理する手段を設けたものである。
作 用
本発明は上記のような構成により次のような作用を有す
る。すなわち、複数の出線を一つのＦＩＦＯ制御部で管
理するとともに、管理する出線数の多いＦＩＦＯ制御部
に共有キューメモリの領域を多く配分し、出線をグルー
プ化する。
る。すなわち、複数の出線を一つのＦＩＦＯ制御部で管
理するとともに、管理する出線数の多いＦＩＦＯ制御部
に共有キューメモリの領域を多く配分し、出線をグルー
プ化する。
実施例
第１図は、本発明の入線数１本、呂線数ｎ本のセル転送
回路としての一実施例の構成を示すものである。第１図
において、１０１はセル直並列変換多重化部、１０２は
共有メモリ、１０３はセル並直列変換多重分離部、１０
４はルーチングヘッダ解析部、１０５は書き込みＦＩＦ
Ｏ番号変換部、１０６は書き込みアドレスＦＩＦＯ選択
部である。
回路としての一実施例の構成を示すものである。第１図
において、１０１はセル直並列変換多重化部、１０２は
共有メモリ、１０３はセル並直列変換多重分離部、１０
４はルーチングヘッダ解析部、１０５は書き込みＦＩＦ
Ｏ番号変換部、１０６は書き込みアドレスＦＩＦＯ選択
部である。
１０７２ｉはＦＩＦＯ制御部（ｉ＝１〜ｎ）であシ、１
ｏ７３は共有キューメモリ、１０７４はメモリ領域設定
部、１０Ｂは読み出しアドレスＦＩＦＯ選択部、１０９
は読み出しＦＩＦＯ番号変換部、１１０は読み出し制御
部、１１１は空きアドレス管理部である。
ｏ７３は共有キューメモリ、１０７４はメモリ領域設定
部、１０Ｂは読み出しアドレスＦＩＦＯ選択部、１０９
は読み出しＦＩＦＯ番号変換部、１１０は読み出し制御
部、１１１は空きアドレス管理部である。
次に上記実施例のメモリ領域設定部１ｏ７４からＦＩＦ
Ｏ制御部１０７２ ｉへのメモリ領域の設定、および書
き込みＦＩＦＯ番号変換部１０５と読み出しＦＩＦＯ番
号変換部１０９への設定動作について説明する。
Ｏ制御部１０７２ ｉへのメモリ領域の設定、および書
き込みＦＩＦＯ番号変換部１０５と読み出しＦＩＦＯ番
号変換部１０９への設定動作について説明する。
メモリ領域の設定は、初期状態においてメモリ領域設定
部１０７４から行なわれる。メモリ領域゛設定部１ｏ７
４は、グループ化の設定に応じて共有キューメモ１Ｊ１
０７３を各ＦＩＦＯ制御部に対応するｎ個の領域に分割
する。そして各領域の上限アドレスと下限アドレスを対
応するＦＩＦＯ制御部へ通知する。各ＦＩＦＯ制御部は
通知された上限アドレスと下限アドレスの間の領域をメ
モリ領域として使用する。また、メモリ領域設定部１ｏ
７４は、書き込みＦＩＦＯ番号変換部１０５と読み出し
ＦＩＦＯ番号変換部１０９内の出線番号とアドレスＦＩ
ＦＯ番号の変換テーブルの設定を行なう。
部１０７４から行なわれる。メモリ領域゛設定部１ｏ７
４は、グループ化の設定に応じて共有キューメモ１Ｊ１
０７３を各ＦＩＦＯ制御部に対応するｎ個の領域に分割
する。そして各領域の上限アドレスと下限アドレスを対
応するＦＩＦＯ制御部へ通知する。各ＦＩＦＯ制御部は
通知された上限アドレスと下限アドレスの間の領域をメ
モリ領域として使用する。また、メモリ領域設定部１ｏ
７４は、書き込みＦＩＦＯ番号変換部１０５と読み出し
ＦＩＦＯ番号変換部１０９内の出線番号とアドレスＦＩ
ＦＯ番号の変換テーブルの設定を行なう。
グループ化の設定がなされない場合について具体的に説
明する。メモリ領域設定部１０７４は、書き込みＦＩＦ
Ｏ番号変換部１０５および読み出しＦＩＦＯ番号変換部
１０９内の出線番号とアドレスＦＩＦＯ番号の変換テー
ブルに対し、入力された出線番号をそのままアドレスＦ
ＩＦＯ番号として出力するように設定する。また、共有
キューメモリ１０７３を第２図ｄに示すようにｎ個の領
域に等分割する。なお、各領域に示す番号が各アドレス
ＦＩＦＯ制御部に対応する。
明する。メモリ領域設定部１０７４は、書き込みＦＩＦ
Ｏ番号変換部１０５および読み出しＦＩＦＯ番号変換部
１０９内の出線番号とアドレスＦＩＦＯ番号の変換テー
ブルに対し、入力された出線番号をそのままアドレスＦ
ＩＦＯ番号として出力するように設定する。また、共有
キューメモリ１０７３を第２図ｄに示すようにｎ個の領
域に等分割する。なお、各領域に示す番号が各アドレス
ＦＩＦＯ制御部に対応する。
次に出線１〜４のグループ化をメモリ領域設定部１ｏア
４に設定した場合について説明す６つメモリ領域設定部
１０７４は、書き込みＦＩＦＯ番号変換部１０５および
読み呂しＦＩＦＯ番号変換部１０９内の出線番号とアド
レスＦＩＦＯ番号の変換テーブルに対し、１〜４の出線
番号をアドレスＦＩＦＯ番号１（グループ化する先頭の
出線番号）に変換して出力し、その他の出線番号をその
ままアドレスＦＩＦＯ番号として出力するように設定す
る。また、共有キューメモ’）１０７３を第２図すに示
すように應１のＦ Ｉ Ｉ’Ｏ制御部（グループ化する
先頭の８線番号用ＦＩＦＯ制御部）に４倍（出線数倍）
の領域を割シ当て、＆２〜＆４のＦ Ｉ ＦＯ制御部に
領域を割り当てず、他のＦＩＦＯ制御部については、領
域の大きさを変更しない。出線のグループ化は、以上の
ようにして設定される。
４に設定した場合について説明す６つメモリ領域設定部
１０７４は、書き込みＦＩＦＯ番号変換部１０５および
読み呂しＦＩＦＯ番号変換部１０９内の出線番号とアド
レスＦＩＦＯ番号の変換テーブルに対し、１〜４の出線
番号をアドレスＦＩＦＯ番号１（グループ化する先頭の
出線番号）に変換して出力し、その他の出線番号をその
ままアドレスＦＩＦＯ番号として出力するように設定す
る。また、共有キューメモ’）１０７３を第２図すに示
すように應１のＦ Ｉ Ｉ’Ｏ制御部（グループ化する
先頭の８線番号用ＦＩＦＯ制御部）に４倍（出線数倍）
の領域を割シ当て、＆２〜＆４のＦ Ｉ ＦＯ制御部に
領域を割り当てず、他のＦＩＦＯ制御部については、領
域の大きさを変更しない。出線のグループ化は、以上の
ようにして設定される。
次に共有メモリ１０２へのセルの格納および共有キュー
メモリ１ｏ７３へのセルの格納アドレスの書き込み動作
について説明する。入線へ入力されるセルは第３図に示
すようにあらかじめ先頭に出力光の出線を示すルーチン
グヘツダが付加されているものとする。入線から入力さ
れたセルはセル直並列変換多重化部１ｏ１において第４
図に示すように直並列変換および時分割多重される。以
下、（１）〜（３）までの動作が同時に行なわれ、セル
が共有メモリ１０２に格納されるとともにその格納アド
レスが該セルの出力光の出線の出線グループに対応する
共有キューメモ！Ｊ１０７３のメモリ領域に書き込まれ
る。
メモリ１ｏ７３へのセルの格納アドレスの書き込み動作
について説明する。入線へ入力されるセルは第３図に示
すようにあらかじめ先頭に出力光の出線を示すルーチン
グヘツダが付加されているものとする。入線から入力さ
れたセルはセル直並列変換多重化部１ｏ１において第４
図に示すように直並列変換および時分割多重される。以
下、（１）〜（３）までの動作が同時に行なわれ、セル
が共有メモリ１０２に格納されるとともにその格納アド
レスが該セルの出力光の出線の出線グループに対応する
共有キューメモ！Ｊ１０７３のメモリ領域に書き込まれ
る。
（１）空きアドレス管理部１１１からセルの格納アドレ
スが出力される。
スが出力される。
＠）空きアドレス管理部１１１から出力されたアドレス
を格納アドレスとして、セルが共有メモリ１０２に格納
される。
を格納アドレスとして、セルが共有メモリ１０２に格納
される。
（３） セルのルーチングヘッダがルーチングヘッダ
解析部１０４に入力されて解析され、書き込みＦＩＦＯ
番号変換部１０５へ出力光の出線番号を出力する。書き
込みＦＩＦ○番号変換部１０５は、出線番号をその出線
が含まれる出線グループ対応のアドレスＦＩＦＯ番号に
変換し、書き込みアドレスＦＩＦＯ選択部１０８へ出力
する。書き込みアドレスＦＩＦＯ選択部１０６は、対応
するＦＩＦＯ制御部を選択して共有キューメモリ１０７
３への入力アドレスを読み出し、共有キューメモＩＪ
１０７３にセルの格納アドレスを入力する。
解析部１０４に入力されて解析され、書き込みＦＩＦＯ
番号変換部１０５へ出力光の出線番号を出力する。書き
込みＦＩＦ○番号変換部１０５は、出線番号をその出線
が含まれる出線グループ対応のアドレスＦＩＦＯ番号に
変換し、書き込みアドレスＦＩＦＯ選択部１０８へ出力
する。書き込みアドレスＦＩＦＯ選択部１０６は、対応
するＦＩＦＯ制御部を選択して共有キューメモリ１０７
３への入力アドレスを読み出し、共有キューメモＩＪ
１０７３にセルの格納アドレスを入力する。
次に共有メモリ１ｏ２からのセルの読み出しおよび出線
への出力動作について説明する。読み出し制御部１１０
は、出線に対応してサイクリックに出線番号を発生して
読み呂しＦＩＦＯ番号変換部１０９に出力する。読み出
しＦＩＦＯ番号変換部は、出線番号をその出線が含まれ
る出線グループ対応のアドレスＦＩＦＯ番号に変換し、
読み出しアドレスＦＩＦ○選択部１０８に出力する。読
み吊しアドレスＦＩＦＯ選択部１０ＢはアドレスＦＩＦ
Ｏ番号に応じてＦＩＦＯ制御部を選択し、共有キューメ
モ！Ｊ １０７３からの出力アドレスを読み出し、共有
メモリ１０２からの読み出しアドレスを出力させる。出
力させた読み出しアドレスを共有メモリ１０２へ出力す
るとともに、空きアドレスとして空きアドレス管理部１
１１に出力する。共有メモ！Ｊ１０２は読み出しアドレ
スに格納されているセルを読み出し、セル並直列変換多
重分離部１０３を介して出線へ出力する。
への出力動作について説明する。読み出し制御部１１０
は、出線に対応してサイクリックに出線番号を発生して
読み呂しＦＩＦＯ番号変換部１０９に出力する。読み出
しＦＩＦＯ番号変換部は、出線番号をその出線が含まれ
る出線グループ対応のアドレスＦＩＦＯ番号に変換し、
読み出しアドレスＦＩＦ○選択部１０８に出力する。読
み吊しアドレスＦＩＦＯ選択部１０ＢはアドレスＦＩＦ
Ｏ番号に応じてＦＩＦＯ制御部を選択し、共有キューメ
モ！Ｊ １０７３からの出力アドレスを読み出し、共有
メモリ１０２からの読み出しアドレスを出力させる。出
力させた読み出しアドレスを共有メモリ１０２へ出力す
るとともに、空きアドレスとして空きアドレス管理部１
１１に出力する。共有メモ！Ｊ１０２は読み出しアドレ
スに格納されているセルを読み出し、セル並直列変換多
重分離部１０３を介して出線へ出力する。
また、空きアドレス管理部１１１は、入力された空きア
ドレスをバッファリングし、セルの格納アドレスとして
上述の↓うに共有メモリ１０２に出力する。
ドレスをバッファリングし、セルの格納アドレスとして
上述の↓うに共有メモリ１０２に出力する。
このように上記実施例によれば、出線を任意にグループ
化できるという利点を有する。そして、ｐ本の出線をグ
ループ化し、出線グループを等価的にｐ倍速度の出線と
して用いることができるため、ｐ倍の速度のインタフェ
ースが混在する場合にもセル転送を行なうことができる
という効果を有する。
化できるという利点を有する。そして、ｐ本の出線をグ
ループ化し、出線グループを等価的にｐ倍速度の出線と
して用いることができるため、ｐ倍の速度のインタフェ
ースが混在する場合にもセル転送を行なうことができる
という効果を有する。
発明の効果
本発明は上記実施例から明らかなように複数の出線を一
つのＦＩＦＯ制御部で管理するとともに、管理する出線
数の多いＦＩＦＯ制御部に共有キューメモリの領域を多
く配分するようにしたものであシ、出線を任意にグルー
プ化できるという利点を有する。そして、ｐ本の出線を
グループ化し、出線グ〜−デを等価的にｐ倍速度の出線
として用いることができるため、ｐ倍の速度のインタフ
ェースが混在する場合にもセル転送を行なうことができ
るという効果を有する。
つのＦＩＦＯ制御部で管理するとともに、管理する出線
数の多いＦＩＦＯ制御部に共有キューメモリの領域を多
く配分するようにしたものであシ、出線を任意にグルー
プ化できるという利点を有する。そして、ｐ本の出線を
グループ化し、出線グ〜−デを等価的にｐ倍速度の出線
として用いることができるため、ｐ倍の速度のインタフ
ェースが混在する場合にもセル転送を行なうことができ
るという効果を有する。
第１図は本発明の一実施例におけるセル転送回路の構成
図、第２図は共有キューメモリのメモリマツプ、第３図
はセルの構成の説明図、第４図はセル直並列多重化の説
明図、第６図は従来のセル転送回路の構成図である。 １０１・・・・・・セル直並列変換多重化部、１０２・
・・・・・共有メモリ、１０３・・・・・・セル並直列
変換多重分離部、１０４・・・・・・）ｖ−チングヘッ
ダ解析部、１０５・・・・・・書き込みＦＩＦＯ番号変
換部、１０６・・−・・・書き込みアドレスＦＩＦＯ選
択部、１０７２ｉ（ｉ ＝１〜ｎ ）＝−＝−Ｆ Ｉ
ＦＯ制御部、１０７３−・・・・・共有キューメモリ、
１ｏ７４・・・・・・メモリ領域設定部、１０８・・・
・・・読み出しアドレスＦＩＦＯ選択部、１０９・・・
・・・読み出しＦＩＦＯ番号変換部、１１０・・・・・
・読み出し制御部、１１１・・・・・・空きアドレス管
理部。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 ？ 第 図 図 （ａ） （ｂ） 図面のｉ！ 、！Ｉ（内（ｉに変更なし）手続補正書（
刃組 平成２ 年１２月 １１８ １事件の表示 ア、補正の内容 図面第１図、第４図、第５図を別紙のとおり補正します
。（内容に変更力し） 発明の名称 セル転送回路 補正をする者 事件との関係 特 許 出 願
大佐 所 大阪府門真市大字門真１００６番地名
称 （５８２）松下電器産業株式会社代表者
谷 井 昭 雄
図、第２図は共有キューメモリのメモリマツプ、第３図
はセルの構成の説明図、第４図はセル直並列多重化の説
明図、第６図は従来のセル転送回路の構成図である。 １０１・・・・・・セル直並列変換多重化部、１０２・
・・・・・共有メモリ、１０３・・・・・・セル並直列
変換多重分離部、１０４・・・・・・）ｖ−チングヘッ
ダ解析部、１０５・・・・・・書き込みＦＩＦＯ番号変
換部、１０６・・−・・・書き込みアドレスＦＩＦＯ選
択部、１０７２ｉ（ｉ ＝１〜ｎ ）＝−＝−Ｆ Ｉ
ＦＯ制御部、１０７３−・・・・・共有キューメモリ、
１ｏ７４・・・・・・メモリ領域設定部、１０８・・・
・・・読み出しアドレスＦＩＦＯ選択部、１０９・・・
・・・読み出しＦＩＦＯ番号変換部、１１０・・・・・
・読み出し制御部、１１１・・・・・・空きアドレス管
理部。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 ？ 第 図 図 （ａ） （ｂ） 図面のｉ！ 、！Ｉ（内（ｉに変更なし）手続補正書（
刃組 平成２ 年１２月 １１８ １事件の表示 ア、補正の内容 図面第１図、第４図、第５図を別紙のとおり補正します
。（内容に変更力し） 発明の名称 セル転送回路 補正をする者 事件との関係 特 許 出 願
大佐 所 大阪府門真市大字門真１００６番地名
称 （５８２）松下電器産業株式会社代表者
谷 井 昭 雄
Claims (5)
- （１）ヘッダ部と情報部からなる固定長のセルを用いて
、複数の入線と複数の出線間で通信情報を該ヘッダ部に
含まれる情報に基づき転送するセル転送回路であって、 複数の入線を時分割多重し、到着したセルをバッファメ
モリに書き込み、これを適当な順序で読み出し、多重分
離し、複数の出線に振り分けることによってセル転送動
作およびバッファリング動作を行なうように構成すると
共に 任意の数の出線毎にグループ化の設定を行なう手段およ
び出線グループ対応に上記バッファメモリへの書き込み
および読み出しを制御する手段を設けたことを特徴とす
るセル転送回路。 - （２）請求項１記載のセル転送回路において、１つの共
有キューメモリと出線の数と同数のＦＩＦＯ制御手段を
上記制御手段内に設け、メモリ共有アドレスＦＩＦＯ形
式のバッファリングを行なうことを特徴とするセル転送
回路。 - （３）請求項２記載のセル転送回路において、上記ＦＩ
ＦＯ制御手段が用いる共有キューメモリのメモリ領域を
設定する手段を設けたことを特徴とするセル転送回路。 - （４）請求項３記載のセル転送回路において、上記出線
数のＦＩＦＯ制御手段のうち、出線グループ数のＦＩＦ
Ｏ制御手段のみに共有キューメモリの領域を設定し、各
出線グループ対応のアドレスＦＩＦＯとして用いる手段
を設けたことを特徴とするセル転送回路。 - （５）請求項４記載のセル転送回路において、上記出線
グループ対応のアドレスＦＩＦＯとして用いるＦＩＦＯ
制御手段に対し、対応する出線グループ内の出線数に応
じて共有キューメモリのメモリ領域の大きさを配分する
手段を設けたことを特徴とするセル転送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2217455A JPH04100358A (ja) | 1990-08-17 | 1990-08-17 | セル転送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2217455A JPH04100358A (ja) | 1990-08-17 | 1990-08-17 | セル転送回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04100358A true JPH04100358A (ja) | 1992-04-02 |
Family
ID=16704502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2217455A Pending JPH04100358A (ja) | 1990-08-17 | 1990-08-17 | セル転送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04100358A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7057784B2 (en) | 2000-12-18 | 2006-06-06 | Olympus Corporation | Mirror rocking member for optical deflector |
| KR100712297B1 (ko) * | 1999-02-26 | 2007-05-02 | 더 니뽄 시그널 컴파니, 리미티드 | 평판형 광주사 장치 및 그 실장 구조 |
| WO2008099472A1 (ja) * | 2007-02-14 | 2008-08-21 | Fujitsu Limited | データスイッチ方法及び回路 |
| JPWO2015125960A1 (ja) * | 2014-02-24 | 2017-03-30 | 株式会社ニコン | 情報処理装置、デジタルカメラおよびプロセッサ |
-
1990
- 1990-08-17 JP JP2217455A patent/JPH04100358A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100712297B1 (ko) * | 1999-02-26 | 2007-05-02 | 더 니뽄 시그널 컴파니, 리미티드 | 평판형 광주사 장치 및 그 실장 구조 |
| US7057784B2 (en) | 2000-12-18 | 2006-06-06 | Olympus Corporation | Mirror rocking member for optical deflector |
| WO2008099472A1 (ja) * | 2007-02-14 | 2008-08-21 | Fujitsu Limited | データスイッチ方法及び回路 |
| JPWO2008099472A1 (ja) * | 2007-02-14 | 2010-05-27 | 富士通株式会社 | データスイッチ方法及び回路 |
| JPWO2015125960A1 (ja) * | 2014-02-24 | 2017-03-30 | 株式会社ニコン | 情報処理装置、デジタルカメラおよびプロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2618327B2 (ja) | 広帯域入力バッファａｔｍスイッチ | |
| EP0299473B1 (en) | Switching system and method of construction thereof | |
| US6445703B2 (en) | ATM cell switching system | |
| JP2848400B2 (ja) | 優先順位付き情報パケット用交換装置 | |
| EP0471344A1 (en) | Traffic shaping method and circuit | |
| JPH03149936A (ja) | 通信切替素子 | |
| US7352766B2 (en) | High-speed memory having a modular structure | |
| US7126959B2 (en) | High-speed packet memory | |
| JP3269273B2 (ja) | セル交換装置及びセル交換システム | |
| KR920015782A (ko) | 광전자식 스위칭 매트릭스 | |
| JPH04100358A (ja) | セル転送回路 | |
| CN101789840B (zh) | 一种全t交叉装置和方法 | |
| JP2937333B2 (ja) | 通話路スイッチの制御方式 | |
| KR100243414B1 (ko) | 가상연결단위의 큐잉장치 및 방법 | |
| JPH02190059A (ja) | バッファ制御装置 | |
| JP2741110B2 (ja) | スイッチングシステム | |
| JP2584868B2 (ja) | セル交換装置 | |
| JPH01161950A (ja) | バッファメモリ制御方式 | |
| JPS6219120B2 (ja) | ||
| JP2700041B2 (ja) | セル交換装置 | |
| JPH05336153A (ja) | セル転送キュー構成方式およびセル転送キュー回路 | |
| JP2555934B2 (ja) | 時間スイッチ | |
| JPS6033796A (ja) | メモリスイツチ制御方式 | |
| JPS6362431A (ja) | パケツトスイツチ網 | |
| JPH073977B2 (ja) | パケツト交換方式 |