JPH0399250A - Mounting state recognizing apparatus - Google Patents

Mounting state recognizing apparatus

Info

Publication number
JPH0399250A
JPH0399250A JP1235783A JP23578389A JPH0399250A JP H0399250 A JPH0399250 A JP H0399250A JP 1235783 A JP1235783 A JP 1235783A JP 23578389 A JP23578389 A JP 23578389A JP H0399250 A JPH0399250 A JP H0399250A
Authority
JP
Japan
Prior art keywords
circuit
shadow
image
recognition
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1235783A
Other languages
Japanese (ja)
Inventor
Mitsuji Inoue
井上 三津二
Kikuyo Koike
小池 菊代
Shinichi Uno
宇野 伸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1235783A priority Critical patent/JPH0399250A/en
Publication of JPH0399250A publication Critical patent/JPH0399250A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Analysis (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

PURPOSE:To enable recognition of a mounted state of a chip part at a high speed by recognizing a mounted state of parts from a shadow image data containing shadow data of the parts to set a recognition area for the shadow data of a part not recognized for re-recognition. CONSTITUTION:A lighting device 25 is lighted with a lighting switching circuit 27 and a camera 28 takes a circuit substrate 23 containing a chip part 22 to output an image signal. The image signal is stored into image memories 31 and 32 via an A/D conversion circuit 29. Then, by a command of a control circuit 38, a lighting circuit 26 is put off with the circuit 27 and a lighting device 26 is lighted. The device 28 takes the substrate 23 again and an image signal is stored into the memories 31 and 32 via the A/D converter 29. A subtraction circuit 34 reads out a shade image data to subtract and the results are stored into an image memory 36 via a binary coding processing circuit 35. A projecting circuit 37 reads out an image data of the memory 36 to recognize a center coordinate, inclination and the like of the part 22 by a projection processing. A window is set for a shadow of a part not recognized to perform an operation for re-recognition.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、例えば回路基板に実装されるチッブ部品の脱
落や位置ずれなどの実装状態を認識する実装状態認識装
置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a mounting state recognition device that recognizes a mounting state such as dropping or misalignment of a chip component mounted on a circuit board, for example.

(従来の技術) 家電機器やオフィスオートメーション(O A)機器な
どの電子機器は小型化が進んでおり、これに伴い各電子
機器に用いられる回路基板も小型化されている。例えば
、リード線付き回路基板に代わってチップ化された小型
の抵抗やコンデンサなどが実装可能な回路基板が用いら
れている。そして、現在ではこのような実装部品の小型
化により回路基板への高密度実装が要求されている。
(Prior Art) Electronic devices such as home appliances and office automation (OA) devices are becoming smaller and smaller, and along with this, the circuit boards used in each electronic device are also becoming smaller. For example, instead of a circuit board with lead wires, a circuit board on which small chipped resistors, capacitors, etc. can be mounted is used. Nowadays, due to the miniaturization of such mounted components, there is a demand for high-density mounting on circuit boards.

チップ部品などの回路基板への実装は、先ず予め所定の
配線パターンが形成された回路基板にチップ部品を実装
装置により自動的に仮実装し、次にはんだ付け装置など
ではんだ付けを行って終了する。ところが、かかる実装
では、チップ部品にしばしば脱落や位置ずれなどが生じ
ており、これがはんだ付け終了の後に検出された場合、
その修正に多大な労力を費さなければならない。そこで
、チップ部品の脱落や位置ずれなどの検査が行われてい
る。
When mounting chip components on a circuit board, the chip components are first automatically temporarily mounted on a circuit board on which a predetermined wiring pattern has been formed using a mounting device, and then soldered using a soldering device. do. However, in such mounting, chip components often fall off or become misaligned, and if this is detected after soldering is completed,
You have to spend a lot of effort to fix it. Therefore, inspections are conducted to check for chip components falling off, misalignment, etc.

この検査は作業員の目視により行われており、このため
検査に多くの人員が必要であり、そのうえ複雑な回路基
板上に複数のチップ部品が実装されているので検査ミス
が多くなる。さらに検査作業は細かくかつ一日中行うの
で眼球疲労が生じて健康管理の面にも問題が生じている
This inspection is performed visually by a worker, which requires a large number of personnel.Furthermore, since a plurality of chip components are mounted on a complex circuit board, there are many inspection errors. Furthermore, the detailed examination work is done all day long, which causes eye fatigue and poses health management problems.

このようなことから実装状態の検査を画像処理技術を用
いる方法が行われている。この方法には、光切断法、パ
ターン比較法及び斜光陰影法があり、このうち光切断法
は切断光を回路基板に対して斜め方向からスキャンさせ
、このとき回路基板の上方から見たときにチップ部品の
高さにより切断光に段差が生じることを利用する技術で
ある。又、パターン比較法は予め記憶された良品の回路
基板の画像を用意し、この画像に対して検査する回路基
板の画像情報例えば濃淡レベルや色を画素ごとに比較す
る技術である。さらに、斜光陰影法は回路基板の斜め上
方でこの回路基板を介して対向する各方向からそれぞれ
光を照射し、これら光を照射したときの各画像データの
差からチップ部品の影情報を抽出してチップ部品の状態
を検査する技術である。例えば第5図はA方向及びB方
向からそれぞれ光を回路基板に対して照射したときの陰
影画像データを示しており、この陰影画像データにおい
てla,lbがチップ部品2に対してA方向及びB方向
からそれぞれ光を照射したときに生じる影の画像となっ
ている。同様に3a,3bはチップ部品4の影、5a,
5bはチップ部品6の影、・・・となっている。
For this reason, a method using image processing technology is being used to inspect the mounting state. This method includes the light cutting method, the pattern comparison method, and the oblique light shadow method. Among these methods, the light cutting method scans the cutting light obliquely with respect to the circuit board, and at this time, when viewed from above the circuit board, This technology takes advantage of the fact that there are steps in the cutting light depending on the height of the chip component. The pattern comparison method is a technique in which a pre-stored image of a good circuit board is prepared and image information of the circuit board to be inspected, such as gradation level and color, is compared for each pixel with this image. Furthermore, in the oblique light shading method, light is irradiated diagonally above the circuit board from opposing directions through the circuit board, and shadow information of the chip components is extracted from the difference in image data when these lights are irradiated. This is a technology for inspecting the condition of chip components. For example, FIG. 5 shows shadow image data when the circuit board is irradiated with light from the A direction and the B direction, respectively, and in this shadow image data, la and lb are relative to the chip component 2 in the A direction and the B direction. This is an image of the shadow that appears when light is irradiated from each direction. Similarly, 3a and 3b are the shadows of the chip component 4, 5a,
5b is the shadow of the chip component 6, and so on.

しかしながら、上記各方法のうち光切断法では切断光を
回路基板全面或いは一部にスキャンさせなければならな
いので、例えば角型のチップ部品の回転ずれを検出する
ためには1部品当たり2回以上照射方向を変えなければ
ならず検査に時間がかかる。又、パターン比較法では各
画素の比較を多数行わなければならず検査に時間がかか
る。さらに、この比較法では回路基板上の配線パターン
,レジストの塗布状態,チップ部品の表面状態の影響を
受けて検査精度及び信頼性が低下する。さらに、斜光陰
影法ではチップ部品の影情報を利用することで高速に検
査ができるが、チップ部品が隣接して実装されていたり
、又回路基板の表面状態により第5図に示すようにチッ
プ部品6及び10の影情報5a及び9bに欠落が生じる
ことがある。
However, among the above methods, the optical cutting method requires the cutting light to scan the entire surface or part of the circuit board, so in order to detect rotational deviation of a square chip component, for example, it is necessary to irradiate each component two or more times. The inspection takes time because the direction has to be changed. Furthermore, in the pattern comparison method, each pixel must be compared many times, and inspection takes time. Furthermore, in this comparative method, the inspection accuracy and reliability are affected by the wiring pattern on the circuit board, the coating state of the resist, and the surface state of the chip component. Furthermore, although the oblique light shading method enables high-speed inspection by using the shadow information of chip components, it is difficult to inspect chip components when they are mounted adjacent to each other or due to the surface condition of the circuit board, as shown in Figure 5. Shadow information 5a and 9b of numbers 6 and 10 may be missing.

ところで、このような陰影画像データからチップ部品2
,4,6,・・・を認識する場合は、チップ部品の位置
ずれを許容する大きさのウィンドウ13を設定するが、
このウィンドウ13を用いて例えばチップ部品6を認識
する場合、ウィンドウ13内にはチップ部品6の影の他
に隣接するチップ部品8,12の影も入る。このため、
チップ部品6を認識しようとしても影5aに欠落が生じ
ているので、チップ部品8の影7bを誤認識してしまう
By the way, chip part 2 can be determined from such shadow image data.
, 4, 6, . . . , the window 13 is set to a size that allows for the misalignment of the chip components.
When recognizing, for example, the chip component 6 using this window 13, in addition to the shadow of the chip component 6, the shadows of the adjacent chip components 8 and 12 also enter the window 13. For this reason,
Even if an attempt is made to recognize the chip component 6, since the shadow 5a is missing, the shadow 7b of the chip component 8 will be mistakenly recognized.

(発明が解決しようとする課題) 以上のように光切断法及びパターン比較法では検査に時
間がかかり、又斜光陰影法ではチップ部品が隣接して実
装されていたり、又回路基板の表面状態によりチップ部
品の影情報が欠落して隣接するチップ部品の影を誤認識
してしまう。
(Problems to be Solved by the Invention) As described above, the light cutting method and the pattern comparison method take a long time to inspect, and the oblique light and shadow method requires chip parts to be mounted adjacent to each other, or the surface condition of the circuit board. Shadow information of chip components is missing, resulting in erroneous recognition of shadows of adjacent chip components.

そこで本発明は、チップ部品が隣接して実装されていた
り、又回路基板の表面状態の影響を受けずに高速でチッ
プ部品の実装状態を認識できる実装状態認識装置を提供
することを目的とする。
SUMMARY OF THE INVENTION Therefore, it is an object of the present invention to provide a mounting state recognition device that can recognize the mounting state of chip components at high speed without being affected by the fact that chip components are mounted adjacent to each other or the surface condition of a circuit board. .

[発明の構成] (課題を解決するための手段) 本発明は、基板上に実装された部品の実装状態を認識す
る実装状態認識装置において、基板の斜め上方に配置さ
れて部品の陰影を生じさせる照明装置と、基板の上方に
配置されてこの基板上に実装された複数の部品を同一視
野内に入れて撮像する撮像装置と、この撮像装置の撮像
により得られた各部品の陰影を含む陰影画像データから
各部品の実装状態を認識しかつこの認識された部品の陰
影の位置から認識されなかった部品の陰影に対する認識
領域を設定して再認識する認識手段とを備えて上記目的
を達威しようとする実装状態認識装置である。
[Structure of the Invention] (Means for Solving the Problems) The present invention provides a mounting state recognition device that recognizes the mounting state of components mounted on a board, which is disposed diagonally above the board to create shadows of the components. an imaging device that is placed above the board to capture images of multiple components mounted on the board within the same field of view, and a shadow of each component obtained by imaging with this imaging device. The above object is achieved by providing a recognition means that recognizes the mounting state of each component from the shadow image data, sets a recognition area for the shadow of the unrecognized component based on the position of the shadow of the recognized component, and performs re-recognition. It is a mounting status recognition device that attempts to

(作用) このような手段を備えたことにより、基板の斜め上方に
配置された照明装置から光を基板に照射して各部品に陰
影を生じさせてこれら部品及びその陰影を撮像装置によ
り撮像し、この撮像装置の撮像により得られた各部品の
陰影データを含む陰影画像データから認識手段によって
各部品の実装状態を認識する。そして、この認識手段で
認識されない部品があると、認識された部品の陰影デー
タの位置から認識されなかった部品の陰影データに対す
る認識領域を設定して再認識する。
(Function) By providing such a means, light is irradiated onto the board from the illumination device disposed diagonally above the board to create shadows on each component, and these components and their shadows are imaged by the imaging device. The recognition means recognizes the mounting state of each component from shadow image data including shadow data of each component obtained by imaging with this imaging device. If there is a component that is not recognized by this recognition means, a recognition area for the shadow data of the unrecognized component is set based on the position of the shadow data of the recognized component, and the recognition is re-recognized.

(実施例) 以下、本発明の一実施例について図面を参照して説明す
る。
(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.

第1図は実装状態認識装置の構成図である。FIG. 1 is a configuration diagram of a mounting state recognition device.

XYテーブル20上には配線パターン21が形成されか
つチップ部品22が実装された回路基板23が載置され
ている。このXYテーブル20はxYテーブル駆動回路
24からの駆動信号を受けてXY平面上を移動するもの
となっている。
A circuit board 23 on which a wiring pattern 21 is formed and chip components 22 are mounted is placed on the XY table 20. This XY table 20 is configured to move on the XY plane in response to a drive signal from an xY table drive circuit 24.

一方、回路基板23の斜め上方で互いに回路基板23を
介して対向する位置にはそれぞれ斜光陰影像用の第1照
明装置25及び第2照明装置26が配置されている。こ
れら第1及び第2照明装置25.26は照明切換え回路
27からの切換信号を受けてそれぞれ別々に点灯するよ
うになっている。
On the other hand, a first illumination device 25 and a second illumination device 26 for oblique light shadow images are arranged diagonally above the circuit board 23 and facing each other with the circuit board 23 interposed therebetween. These first and second lighting devices 25 and 26 are adapted to be turned on separately in response to switching signals from the lighting switching circuit 27.

又、回路基板23のほぼ真上には撮像装置28が配置さ
れて回路基板23を撮像してその画像信号を出力するも
のとなっている。この撮像装置28の出力端子にはA/
D変換回路29を介して画像処理装置30の各画像メモ
リ31.32が共通接続されている。これら画像メモリ
31.32はタイ′ミング回路33からのタイミング信
号を受けてA/D変換回路29からのディジタル画像信
号を記憶するもので、画像メモリ31は第1照明装置2
5が点灯しているときのディジタル画像信号を受けて斜
光陰影画像データとして記憶し、画像メモリ32は第2
照明装置26が点灯しているときのディジタル画像信号
を受けて斜光陰影画像データとして記憶するものとなっ
ている。
Further, an imaging device 28 is arranged almost directly above the circuit board 23 to take an image of the circuit board 23 and output an image signal thereof. The output terminal of this imaging device 28 has an A/
The image memories 31 and 32 of the image processing device 30 are commonly connected via the D conversion circuit 29. These image memories 31 and 32 receive timing signals from the timing circuit 33 and store digital image signals from the A/D conversion circuit 29.
The image memory 32 receives the digital image signal when 5 is lit and stores it as oblique light and shadow image data.
A digital image signal when the illumination device 26 is turned on is received and stored as oblique light and shadow image data.

前記画像処理装置30は各画像メモリ31,32に記憶
された各陰影画像データを画像処理してチップ部品22
の装着状態を認識する機能を有するもので、次のような
構或となっている。各画像メモリ31.32には減算回
路34が接続されるとともにその出力端子に2値化回路
35が接続されている。そして、この2値化回路35に
画像メモリ36を介して投影回路37が接続されている
。この投影回路37は画像メモリ36に記憶された2値
化画像データに対してチップ部品の陰影データの有する
部分にウィンドウを設定して投影処理、すなわち2値化
画像データのX方向及びy方向における各レベルを積算
した各投影データを求める機能を有するものである。こ
の投影回路37には演算制御回路38が接続されており
、この演算制御回路38は投影回路で求められた各投影
データからチップ部品11のエッジ位置を求めてチップ
部品11の実装状態つまりチップ部品22の中心座標な
どを求めて座標記憶回路39に記憶する機能を有してい
る。又、この演算制御回路38は認識されたチップ部品
の陰影データを削除して認識されなかったチップ部品の
陰影データのみの画像データとし、この画像データを再
び投影回路37に送って投影処理して再認識動作させる
機能を有している。なお、この演算制御回路38は以上
機能の他にXYテーブル駆動回路24,照明切換え回路
27及びタイミング回路33にそれぞれ動作指令を発し
て認識動作の制御を行う機能を有するとともに、チップ
部品22の実装状態の認識結果を表示回路40に表示す
る機能を有している。なお、減算回路34及び2値化回
路35はタイミング回路33からのタイミング信号を受
けて動作するものとなっている。
The image processing device 30 performs image processing on each shade image data stored in each image memory 31 and 32 to form a chip component 22.
It has the function of recognizing the wearing state of the device, and has the following structure. A subtraction circuit 34 is connected to each image memory 31, 32, and a binarization circuit 35 is connected to its output terminal. A projection circuit 37 is connected to this binarization circuit 35 via an image memory 36. This projection circuit 37 sets a window in the portion of the shading data of the chip component for the binarized image data stored in the image memory 36, and performs a projection process on the binarized image data in the X direction and the y direction. It has a function of obtaining each projection data by integrating each level. An arithmetic control circuit 38 is connected to this projection circuit 37, and this arithmetic control circuit 38 determines the edge position of the chip component 11 from each projection data obtained by the projection circuit and determines the mounting state of the chip component 11, that is, the chip component. It has a function of determining the center coordinates of 22 and storing them in the coordinate storage circuit 39. Further, this arithmetic control circuit 38 deletes the shadow data of the recognized chip components to create image data containing only the shadow data of the unrecognized chip components, and sends this image data again to the projection circuit 37 for projection processing. It has a function to perform re-recognition operation. In addition to the above-mentioned functions, the arithmetic control circuit 38 also has a function of issuing operation commands to the XY table drive circuit 24, illumination switching circuit 27, and timing circuit 33 to control recognition operations, and also controls the mounting of the chip component 22. It has a function of displaying the status recognition result on the display circuit 40. Note that the subtraction circuit 34 and the binarization circuit 35 operate upon receiving a timing signal from the timing circuit 33.

次に上記の如く構成された装置の作用について説明する
Next, the operation of the apparatus configured as described above will be explained.

照明切換え回路27の切換え動作によって第1照明装置
25のみが点灯される。この状態に撮像装置28はチッ
プ部品22を複数含む撮像視野でもって回路基板23を
撮像してその画像信号を出力する。この画像信号はA−
D変換回路2つでディシタル画像信号に変換されて各画
像メモリ31,32に送られる。このとき、ディジタル
画像信号は、第1照明装置25が点灯しているのでタイ
ミング回路33からのタイミング信号により画像メモリ
31に斜光陰影画像データとして記憶される。
Only the first lighting device 25 is turned on by the switching operation of the lighting switching circuit 27. In this state, the imaging device 28 images the circuit board 23 with an imaging field including a plurality of chip components 22 and outputs the image signal. This image signal is A-
It is converted into a digital image signal by two D conversion circuits and sent to each image memory 31, 32. At this time, since the first lighting device 25 is turned on, the digital image signal is stored in the image memory 31 as oblique light and shadow image data in response to a timing signal from the timing circuit 33.

次に演算制御回路38の指令によって照明切換え回路2
7は第1照明装置25を消灯して第2照明装置26を点
灯する。再び撮像装置28は回路基板23を撮像してそ
の画像信号を出力し、この画像信号はA−D変換回路2
つでディシタル画像信号に変換されて各画像メモリ31
.32に送られる。このとき、ディジタル画像信号は、
第2照明装置26が点灯しているのでタイミング回路3
3からのタイミング信号により画像メモリ32に斜光陰
影画像データとして記憶される。
Next, the lighting switching circuit 2
7, the first lighting device 25 is turned off and the second lighting device 26 is turned on. The imaging device 28 images the circuit board 23 again and outputs the image signal, and this image signal is sent to the A-D conversion circuit 2.
Each image memory 31 is converted into a digital image signal by
.. Sent to 32. At this time, the digital image signal is
Since the second lighting device 26 is lit, the timing circuit 3
3 is stored in the image memory 32 as oblique light and shadow image data.

このように各斜光陰影画像データが各画像メモリ31.
32に記憶されると、減算回路34はこれら画像メモリ
31.32からそれぞれ斜光陰影画像データを読み出し
て減算処理を行う。この減算処理された結果は順次2値
化処理回路35で2値化処理されて画像メモリ36に2
値化画像デー夕として記憶される。m2図は2値化画像
データの模式図であって、同図において41a,4lb
はそれぞれ第1照明装置25、第2照明装置26からの
光照射により生じたチップ部品22−1の影の画像であ
る。同様に42a,42bはチップ部品22−2の影、
43a,43bはチップ部品22−3の影、・=  4
 6 a , 4 6 bはチップ部品22−6の影と
なっている。この場合、各チップ部品22−3及び22
−5の各影43a,45bには欠落が生じている。
In this way, each oblique light and shadow image data is stored in each image memory 31.
32, the subtraction circuit 34 reads out the oblique light and shadow image data from the image memories 31 and 32, respectively, and performs subtraction processing. The results of this subtraction processing are sequentially binarized in the binarization processing circuit 35 and stored in the image memory 36.
It is stored as digitized image data. The m2 diagram is a schematic diagram of binarized image data, and in the same figure, 41a, 4lb
are images of the shadow of the chip component 22-1 caused by light irradiation from the first lighting device 25 and the second lighting device 26, respectively. Similarly, 42a and 42b are the shadows of the chip component 22-2,
43a and 43b are the shadows of the chip component 22-3, .=4
6a and 46b are in the shadow of the chip component 22-6. In this case, each chip component 22-3 and 22-3
-5 shadows 43a and 45b are missing.

次に演算制御回路38は投影回路37に動作指令を発す
る。この動作指令を受けて投影回路37は画像メモリ3
6に記憶されている2値化画像データを読み出してX軸
及びy軸の各軸方向において投影処理を行う。この投影
処理は上記第3図に示すようなウィンドウ13を設定し
てこのウィンドウ13内において各画素の2値化レベル
をX軸及びy軸の各軸方向において加算する。しかるに
、演算制御回路38は投影処理の結果から各チップ部品
22−1、22−2、22−4、22−6の各エッジ位
置を検出し、これらエッジ位置からチップ部品22−1
、22−2、22−4、22−6の中心座標01、02
、04、06や傾きなどを認識して座標記憶回路39に
記憶する。
Next, the arithmetic control circuit 38 issues an operation command to the projection circuit 37. Upon receiving this operation command, the projection circuit 37 moves the image memory 3
The binarized image data stored in 6 is read out and projection processing is performed in each axis direction of the X axis and the y axis. In this projection process, a window 13 as shown in FIG. 3 is set, and within this window 13, the binarization levels of each pixel are added in each direction of the X-axis and the Y-axis. However, the arithmetic control circuit 38 detects each edge position of each chip component 22-1, 22-2, 22-4, and 22-6 from the result of the projection process, and from these edge positions, the chip component 22-1
, 22-2, 22-4, 22-6 center coordinates 01, 02
, 04, 06, inclination, etc. are recognized and stored in the coordinate storage circuit 39.

次に演算制御回路38は再び照明切換え回路27に指令
を発して第1照明装置25及び第2照明装置26を別々
に点灯させる。そして、撮像装置28はこれら第1及び
第2照明装置25.26の各点灯時の回路基板23を撮
像してその画像信号を出力する。以下、上記動作と同様
に各照明装置25.26の点灯時の各斜光陰影画像デー
タが画像メモリ31.32に記憶されて減算処理され、
この後に2値化処理されて画像メモリ36に2値化画像
データとして記憶される。
Next, the arithmetic control circuit 38 issues a command to the lighting switching circuit 27 again to turn on the first lighting device 25 and the second lighting device 26 separately. Then, the imaging device 28 images the circuit board 23 when each of the first and second lighting devices 25 and 26 is turned on, and outputs the image signal. Thereafter, in the same way as the above operation, each oblique light and shadow image data when each illumination device 25.26 is turned on is stored in the image memory 31.32 and subjected to subtraction processing,
Thereafter, the data is binarized and stored in the image memory 36 as binarized image data.

このように2値化画像データが画像メモリ36に記憶さ
れると、演算制御回路38は座標記憶回路39に記憶さ
れている各チップ部品22−1、22−2、22−4、
22−6の中心座標01、02、04、06を読出て第
3図に示すように既に認識された各チップ部品22−1
、22−2、22−4、22−6の影を削除する。第4
図はこれらチップ部品22−1、22−2、22−4、
22−6の影を削除した後の2値化画像データを示して
いる。投影回路37はこの2値化画像データにおける上
記認識動作で認識されなかったチップ部品22−3及び
22−5に対してウィンドゥ13を設定して投影処理を
実行する。しかるに、演算制御回路38は投影処理の結
果から各チップ部品22−3、22−5の各エッジ位置
を検出し、これらエッジ位置からチップ部品22−3、
22一5の中心座標03、o,や傾きなどを認識する。
When the binarized image data is stored in the image memory 36 in this way, the arithmetic control circuit 38 stores each chip component 22-1, 22-2, 22-4,
By reading out the center coordinates 01, 02, 04, 06 of 22-6, each chip component 22-1 that has already been recognized as shown in FIG.
, 22-2, 22-4, and 22-6 are deleted. Fourth
The figure shows these chip parts 22-1, 22-2, 22-4,
22-6 shows the binarized image data after removing the shadow. The projection circuit 37 sets a window 13 for the chip components 22-3 and 22-5 that were not recognized in the above-mentioned recognition operation in this binary image data, and executes a projection process. However, the arithmetic control circuit 38 detects each edge position of each chip component 22-3, 22-5 from the result of the projection process, and detects the edge position of each chip component 22-3, 22-5 from these edge positions.
22-5 center coordinates 03, o, and inclination are recognized.

このように上記一実施例においては、回路基板23の斜
め上方から光を照射して各チップ部品22に陰影を生じ
させ、これを撮像装置28により撮像して得られた各チ
ップ部品22の陰影画像データから各チップ部品22の
実装状態を認識し、このとき認識されないチップ部品が
あると認識されたチップ部品の影を削除して認識されな
かったチップ部品の影に対するウィンドゥ13を設定し
て再び認識動作するようにしたので、各チップ部品22
が隣接していてもこれらチップ部品22の影に影響され
ずに各チップ部品22の輪郭像を確実に抽出できるとと
もに回路基板23の配線パターン21等の表面状態に影
響されずにチップ部品22の実装状態を認識できる。
In this way, in the above embodiment, light is irradiated from diagonally above the circuit board 23 to create a shadow on each chip component 22, and the shadow of each chip component 22 is imaged by the imaging device 28. The mounting state of each chip component 22 is recognized from the image data, and if there is a chip component that is not recognized at this time, the shadow of the recognized chip component is deleted, a window 13 is set for the shadow of the unrecognized chip component, and the process is performed again. Since the recognition operation has been made, each chip component 22
Even if the chip components 22 are adjacent to each other, the outline image of each chip component 22 can be reliably extracted without being affected by the shadows of these chip components 22, and the outline image of each chip component 22 can be extracted without being affected by the surface condition of the wiring pattern 21 of the circuit board 23. The implementation status can be recognized.

なお、本発明は上記一実施例に限定されるものでなくそ
の主旨を逸脱しない範囲で変形しても良い。例えば、上
記一実施例では各画像メモリ31.32にそれぞれ画像
データが記憶されてから減算処理を行っているが、一方
の画像メモリに画像データを記憶してこの画像データを
順次読み出しながら他方のディジタル画像信号と減算処
理を行ってもよい。又、投影回路37に送る画像データ
は2値化処理しているが、この画像データは多値化のま
までもよい。さらに認識されたチップ部品の影は削除し
て再認識するようにしているが、チップ部品の影は削除
せずに認識したチップ部品の座標位置を考慮して認識さ
れてないチップ部品の影に対してウィンドウ13を設定
するようにしても良い。
Note that the present invention is not limited to the above-mentioned embodiment, and may be modified without departing from the spirit thereof. For example, in the above embodiment, the subtraction process is performed after image data is stored in each of the image memories 31 and 32, but image data is stored in one image memory and this image data is sequentially read out while the image data is stored in the other image memory. Subtraction processing may be performed on the digital image signal. Furthermore, although the image data sent to the projection circuit 37 is subjected to binarization processing, this image data may remain multivalued. Furthermore, the shadow of the recognized chip component is deleted and re-recognized, but the shadow of the chip component is not deleted, but is changed to the shadow of the unrecognized chip component by considering the coordinate position of the recognized chip component. Alternatively, a window 13 may be set for this purpose.

[発明の効果] 以上詳記したように本発明によれば、チップ部品が隣接
して実装されていたり、又回路基板の表面状態の影響を
受けずに高速でチップ部品の実装状態を認識できる実装
状態認識装置を提供できる。
[Effects of the Invention] As detailed above, according to the present invention, it is possible to recognize the mounting state of chip components at high speed without being affected by the surface condition of a circuit board or when chip components are mounted adjacent to each other. A mounting state recognition device can be provided.

【図面の簡単な説明】[Brief explanation of drawings]

第1図乃至第4図は本発明に係わる実装状態認識装置の
一実施例を説明するための図であって、第1図は構或図
、第2図は2値化画像データの模式図、第3図は認識し
たチップ部品の影の削除作用を説明するための模式図、
第4図は再認識の作用を説明する為の模式図、第5図は
従来技術を説明するための図である。 20・・・XYテーブル、22・・・チップ部品、23
・・・回路基板、24・・・XYテーブル駆動回路、2
5・・・第1照明装置、26・・・第2照明装置、27
・・・照明切換え回路、28・・・撮像装置、29・・
・A/D変換回路、30・・・画像処理装置、31.3
2・・・画像メモリ、33・・・タイミング回路、34
・・・減算回路、35・・・2値化回路、36・・・画
像メモリ、37・・・投影回路、38・・・演算制御回
路、3つ・・・座標記憶回路、40・・・表示回路。
1 to 4 are diagrams for explaining an embodiment of the mounting state recognition device according to the present invention, in which FIG. 1 is a configuration diagram and FIG. 2 is a schematic diagram of binarized image data. , FIG. 3 is a schematic diagram for explaining the effect of removing the shadow of the recognized chip component,
FIG. 4 is a schematic diagram for explaining the effect of re-recognition, and FIG. 5 is a diagram for explaining the prior art. 20...XY table, 22...chip parts, 23
...Circuit board, 24...XY table drive circuit, 2
5... First lighting device, 26... Second lighting device, 27
...Lighting switching circuit, 28...Imaging device, 29...
・A/D conversion circuit, 30... image processing device, 31.3
2... Image memory, 33... Timing circuit, 34
... Subtraction circuit, 35 ... Binarization circuit, 36 ... Image memory, 37 ... Projection circuit, 38 ... Arithmetic control circuit, three ... Coordinate storage circuit, 40 ... display circuit.

Claims (1)

【特許請求の範囲】[Claims]  基板上に実装された部品の実装状態を認識する実装状
態認識装置において、前記基板の斜め上方に配置されて
前記部品の陰影を生じさせる照明装置と、前記基板の上
方に配置されてこの基板上に実装された複数の前記部品
を同一視野内に入れて撮像する撮像装置と、この撮像装
置の撮像により得られた前記各部品の陰影を含む陰影画
像データから前記各部品の実装状態を認識しかつこの認
識された前記部品の陰影の位置から認識されなかった前
記部品の陰影に対する認識領域を設定して再認識する認
識手段とを具備したことを特徴とする実装状態認識装置
A mounting state recognition device that recognizes the mounting state of a component mounted on a board includes: a lighting device disposed diagonally above the board to create a shadow on the component; an imaging device that images a plurality of the components mounted in the same field of view; and recognition of the mounting state of each component from shadow image data including the shadow of each component obtained by imaging with this imaging device. A mounting state recognition device comprising: a recognition means for setting a recognition area for the unrecognized shadow of the component based on the position of the recognized shadow of the component, and re-recognizing the shadow.
JP1235783A 1989-09-13 1989-09-13 Mounting state recognizing apparatus Pending JPH0399250A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1235783A JPH0399250A (en) 1989-09-13 1989-09-13 Mounting state recognizing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1235783A JPH0399250A (en) 1989-09-13 1989-09-13 Mounting state recognizing apparatus

Publications (1)

Publication Number Publication Date
JPH0399250A true JPH0399250A (en) 1991-04-24

Family

ID=16991181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1235783A Pending JPH0399250A (en) 1989-09-13 1989-09-13 Mounting state recognizing apparatus

Country Status (1)

Country Link
JP (1) JPH0399250A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1154227A1 (en) * 2000-05-10 2001-11-14 FUJI MACHINE Mfg. Co., Ltd. Edge detecting method and edge detecting apparatus
JP2006329919A (en) * 2005-05-30 2006-12-07 Sumitomo Metal Mining Co Ltd Lighting apparatus and image processing apparatus and method using the same
JP2010271152A (en) * 2009-05-21 2010-12-02 Kyushu Institute Of Technology Shape estimating system, photographing device, shape estimation method, program and recording medium
JP2018124075A (en) * 2017-01-30 2018-08-09 名古屋電機工業株式会社 Inspection information display device, inspection information display method and inspection information display program

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1154227A1 (en) * 2000-05-10 2001-11-14 FUJI MACHINE Mfg. Co., Ltd. Edge detecting method and edge detecting apparatus
US6617602B2 (en) 2000-05-10 2003-09-09 Fuji Machine Mfg. Co., Ltd. Edge detecting apparatus having a control device which selectively operates the light emitting elements
JP2006329919A (en) * 2005-05-30 2006-12-07 Sumitomo Metal Mining Co Ltd Lighting apparatus and image processing apparatus and method using the same
JP2010271152A (en) * 2009-05-21 2010-12-02 Kyushu Institute Of Technology Shape estimating system, photographing device, shape estimation method, program and recording medium
JP2018124075A (en) * 2017-01-30 2018-08-09 名古屋電機工業株式会社 Inspection information display device, inspection information display method and inspection information display program

Similar Documents

Publication Publication Date Title
CA1252216A (en) Apparatus for automatically inspecting objects and identifying or recognizing known and unknown portions thereof, including defects and the like and method
JPH0572961B2 (en)
US5150423A (en) Method of and device for inspecting pattern of printed circuit board
JPH0399250A (en) Mounting state recognizing apparatus
JPS6117310B2 (en)
JPH05288527A (en) Appearance inspecting method for mounted board and its device
JPH0399251A (en) Mounted state recognizing apparatus
JPH0221372A (en) Soldering check device
JPH0224323B2 (en)
JP2906454B2 (en) Object position detection method
JPH0367567B2 (en)
JPS63109308A (en) Apparatus for inspecting mounting of chip component
JPH0224322B2 (en)
JPH02219183A (en) Recognizing device for position of object
KR0176497B1 (en) Method for recognizing the type of nozzle at the electronic part mounter
JPH0619252B2 (en) Soldering inspection device for printed wiring boards
JPH02234007A (en) Inspecting device for installed state
JPS6228880A (en) Method and device for recognizing object
JPH0926313A (en) Object recognition method in visual inspection apparatus for electronic-component mounting board
JPH0618428A (en) Defect inspection method an manufacture of semiconductor unit
JPS63269001A (en) Method for recognizing body
JPS62245388A (en) Apparatus and method for identifying or recognizing known/unknown part including defect by automatic inspection of object
JPS62266403A (en) Position recognizing instrument for three-dimensional object
JPS63106508A (en) Method and apparatus for inspecting mounting state
JPH01219547A (en) Substrate inspecting device