JPH0393461A - スイッチングレギュレータ回路 - Google Patents
スイッチングレギュレータ回路Info
- Publication number
- JPH0393461A JPH0393461A JP23081889A JP23081889A JPH0393461A JP H0393461 A JPH0393461 A JP H0393461A JP 23081889 A JP23081889 A JP 23081889A JP 23081889 A JP23081889 A JP 23081889A JP H0393461 A JPH0393461 A JP H0393461A
- Authority
- JP
- Japan
- Prior art keywords
- output
- switch
- signal
- circuit
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 235000002597 Solanum melongena Nutrition 0.000 description 1
- 244000061458 Solanum melongena Species 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスイッチングレギュレータ回路に関し、とくに
インダクタに流れる電流を断続する形式のスイッチング
レギュレータ回路に関する．〔従来の技術〕 近年、選択呼出受信機に代表されるような携帯受信機の
多様化に伴ない、回路構戒も複雑になってきている．電
源系においても携帯受信機の各回路に必要な複数の出力
電圧を供給する必要があり、例えば１．５Ｖの乾電池よ
り２Ｖ，５Ｖ等の複数の出力をとりだす昇圧型ＤＣ−Ｄ
Ｃコンバータが必要となってきている。
インダクタに流れる電流を断続する形式のスイッチング
レギュレータ回路に関する．〔従来の技術〕 近年、選択呼出受信機に代表されるような携帯受信機の
多様化に伴ない、回路構戒も複雑になってきている．電
源系においても携帯受信機の各回路に必要な複数の出力
電圧を供給する必要があり、例えば１．５Ｖの乾電池よ
り２Ｖ，５Ｖ等の複数の出力をとりだす昇圧型ＤＣ−Ｄ
Ｃコンバータが必要となってきている。
従来この種のスイッチングレギュレータは、電池に接続
されたインダクタと、インダクタに流れる電流を高周波
周波数で開閉し電池の出力電圧を昇圧するスイッチと、
インダクタから流れ出る電流を充電しその端子電圧を負
荷への出力電力とするコンデンサと、インダクタとコン
デンサ間に接続されインダクタからコンデンサに流れる
電流の逆流防止を行なうダイオードと、コンデンサの端
子電圧を基準電圧と比較するコンパレー夕と、コンパレ
ータの出力信号により、コンデンサの端子電圧が基準電
圧より低い場合コンデンサを充電しコンデンサの端子電
圧が一定に保たれるよう、スイッチを開閉する制御機能
を有するスイッチ制御部により構成されていた． 〔発明が解決しようとする課題〕 従来のスイッチングレギュレータ回路においては、複数
の種類の出力電圧を供給するためには前述のようにイン
ダクタ、ダイオード、コンパレー夕、スイッチ、スイッ
チ制御部などのスイッチングレギュレータ回路を構戒す
る部品をそれぞれ必要な種類の出力電圧の数だけ用意す
る必要があった．しかしとくに小型化，低価格化が必要
とされる携帯受信機等の用途には、ダイオード，コンパ
レー夕，スイッチ制御部などのＬＳＩ化が可能な回路は
別として、インダクタ等の個別部品の複数個の使用はそ
の妨げになるという欠点があった．〔課題を解決するた
めの手段〕 本発明のスイッチングレギュレータ回路は直流電源と、
前記直流電源の一方の端子に一端が接続され他端はスイ
ッチを介して前記直流電源の他の端子に接続されたイン
ダクタと、スイッチ信号を発生するスイッチ信号発生器
と、前記スイッチ信号の出力期間を制御するスイッチ制
御部と、前記スイッチ制御部から出力されたスイッチ信
号によって前記インダクタの電流を開閉する前記スイッ
チ、および前記インダクタの他端から出力される電流を
充電し出力電圧となすコンデンサと、基準電圧を発生す
る基準電圧発生器と、前記出力電圧と前記基準電圧を比
較し、出力電圧が基準電圧より低いとき、前記スイッチ
信号出力を出力するための制御信号を前記スイッチ制御
部に送出するコンパレー夕と、からなる出力回路を持つ
スイッチングレギュレータ回路において、予め定められ
た複数の出力回路に前記インダクタの他端を切り替える
出力切り替え回路と、ゲート信号を発生しそのゲート信
号を前記出力切り替え回路に出力回路切り替え信号とし
て送出するゲート信号発生器と、前記出力回路の各々に
ついてその出力電圧が出力回路毎に対応して設けられた
基準電圧より低くかつ前記出力切り替え回路がその該当
する出力回路に切り替えられている期間のみスイッチ制
御部のスイッチ信号出力を出力する制御信号を前記ゲー
ト信号発生器の発生するゲート信号とコンパレータ出力
により生成し前記スイッチ制御部に送出する信号処理部
を設けている． 〔実施例〕 次に本発明について図面を参照して説明する．第１図は
本発明によるスイッチングレギュレータ回路の一実施例
の構成図、第２図は第１図における各部の信号波形を示
す図である．なおこの実施例は２出力回路の場合のスイ
ッチングレギュレータ回路を例に説明している．１は直
流電源であり、負端子が接地されている．２はインダク
タであり、その一端は直流電源１の正端子に接続され、
他端はスイッチ３を介して接地されている．スイッチ３
はトランジスタ等を用いることができる．インダクタ２
の他端には、スイッチ３の開閉によりインダクタ２に逆
起電力が発生し、直流電源１の出力電圧より高いパルス
状の電圧を発生する．４はスイッチ信号発生器であり、
予め定めた周波数のスイッチ信号Ｓを発生する．５はス
イッチ制御部であり、スイッチ信号発生器４からのスイ
ッチ信号Ｓを制御信号Ｎがハイレベルのとき出力しく第
２図のａ又はｂ期間〉ローレベルのとき出力をとめる（
第２図のＣ又はｄ期間）信号Ｔに変える．スイッチ３は
インダクタ２に流れる電流を信号Ｔによって開閉する．
従ってスイッチ３では信号Ｎがハイレベルのときインダ
クタ２に流れる電流の開閉が行なわれインダクタ２の他
端には高電圧が発生するが、ローレベルのとき電流は流
れないので高電圧は発生しない． ６は出力切り替え回路であり、インダクタ２の他端に発
生する高電圧出力を第１の出力回路の出力端子７および
第２の出力回路の出力端子８に切り替える機能をもつ．
ここで出力切り替え回路６の記号Ａは入力端子、Ｂｌ，
Ｂ２はそれぞれ第１，第２の出力回路への出力端子、Ｃ
ｌ，Ｃ２はそれぞれＡ−Ｂｌ問およびＡ−８２間を「導
通」、「断」に切り替えるためのゲート入力端子をあら
わす．Ｃ１端子への入力がハイレベル，Ｃ２人力がロー
レベルのときＡ−Ｂｌ間「導通」、Ｃ１人力がローレベ
ル，Ｃ２人力がハイレベルのときＡ−８２間「導通」と
なる．９および１０はコンデンサであり、出力切り替え
回路６の出力端子Ｂ１およびＢ２からの出力電流を充電
し、第１の出力端子７の出力電圧ｖ１、第２の出力端子
８の出力電圧ｖ２の電圧となす．１１はゲート信号発生
器であり、出力切り替え回路６のゲート入力端子数に対
応して２回路のゲート信号出力Ｌｌ，Ｌ２を送出する．
このゲート信号は、一般にはスイッチ信号発生器４の発
生するスイッチ信号の数１０分の１の、一定の繰返し周
期をもっている．この実施例におけるゲート信号の出力
数は２であるのでゲート信号出力ＬｌとＬ２は互いに逆
相としている． １２．１３は基準電圧発生器であり、それぞれ基準電圧
ＶＲＩ，ＶＲ２を発生する．１４．１５はコンパレータ
であり、それぞれｖ１とＶＲＩ，ｖ２とＶＲ２を比較し
、Ｖｌ，Ｖ２がＶＲＩ，ＶＲ２より低い場合、コンパレ
ータ１４．１５の出力Ｋｌ，Ｋ２はハイレベルを出力し
、高い場合はローレベルを出力する． コンデンサ９．１０（および出力端子７．８〉と、基準
信号発生器１２．１３と、コンパレータ１４，１５で出
力回路１０１を楕戒する．２１．２２はＡＮＤゲート、
２３はＯＲゲートであり、あわせて信号処理部１６を形
成する．ＡＮＤゲート２１．２２の一方の入力にはコン
バレータ１４の出力Ｋｌ，コンバレータ１５の出力Ｋ２
、他方の入力にはゲート信号出力Ｌｌ，Ｌ２を入力する
．その各ＡＮＤゲート２１．２２の出力をＭｌ，Ｍ２と
し、ＯＲゲート２３に入力し、その出力をＮとしスイッ
チ制御部５に入力する。
されたインダクタと、インダクタに流れる電流を高周波
周波数で開閉し電池の出力電圧を昇圧するスイッチと、
インダクタから流れ出る電流を充電しその端子電圧を負
荷への出力電力とするコンデンサと、インダクタとコン
デンサ間に接続されインダクタからコンデンサに流れる
電流の逆流防止を行なうダイオードと、コンデンサの端
子電圧を基準電圧と比較するコンパレー夕と、コンパレ
ータの出力信号により、コンデンサの端子電圧が基準電
圧より低い場合コンデンサを充電しコンデンサの端子電
圧が一定に保たれるよう、スイッチを開閉する制御機能
を有するスイッチ制御部により構成されていた． 〔発明が解決しようとする課題〕 従来のスイッチングレギュレータ回路においては、複数
の種類の出力電圧を供給するためには前述のようにイン
ダクタ、ダイオード、コンパレー夕、スイッチ、スイッ
チ制御部などのスイッチングレギュレータ回路を構戒す
る部品をそれぞれ必要な種類の出力電圧の数だけ用意す
る必要があった．しかしとくに小型化，低価格化が必要
とされる携帯受信機等の用途には、ダイオード，コンパ
レー夕，スイッチ制御部などのＬＳＩ化が可能な回路は
別として、インダクタ等の個別部品の複数個の使用はそ
の妨げになるという欠点があった．〔課題を解決するた
めの手段〕 本発明のスイッチングレギュレータ回路は直流電源と、
前記直流電源の一方の端子に一端が接続され他端はスイ
ッチを介して前記直流電源の他の端子に接続されたイン
ダクタと、スイッチ信号を発生するスイッチ信号発生器
と、前記スイッチ信号の出力期間を制御するスイッチ制
御部と、前記スイッチ制御部から出力されたスイッチ信
号によって前記インダクタの電流を開閉する前記スイッ
チ、および前記インダクタの他端から出力される電流を
充電し出力電圧となすコンデンサと、基準電圧を発生す
る基準電圧発生器と、前記出力電圧と前記基準電圧を比
較し、出力電圧が基準電圧より低いとき、前記スイッチ
信号出力を出力するための制御信号を前記スイッチ制御
部に送出するコンパレー夕と、からなる出力回路を持つ
スイッチングレギュレータ回路において、予め定められ
た複数の出力回路に前記インダクタの他端を切り替える
出力切り替え回路と、ゲート信号を発生しそのゲート信
号を前記出力切り替え回路に出力回路切り替え信号とし
て送出するゲート信号発生器と、前記出力回路の各々に
ついてその出力電圧が出力回路毎に対応して設けられた
基準電圧より低くかつ前記出力切り替え回路がその該当
する出力回路に切り替えられている期間のみスイッチ制
御部のスイッチ信号出力を出力する制御信号を前記ゲー
ト信号発生器の発生するゲート信号とコンパレータ出力
により生成し前記スイッチ制御部に送出する信号処理部
を設けている． 〔実施例〕 次に本発明について図面を参照して説明する．第１図は
本発明によるスイッチングレギュレータ回路の一実施例
の構成図、第２図は第１図における各部の信号波形を示
す図である．なおこの実施例は２出力回路の場合のスイ
ッチングレギュレータ回路を例に説明している．１は直
流電源であり、負端子が接地されている．２はインダク
タであり、その一端は直流電源１の正端子に接続され、
他端はスイッチ３を介して接地されている．スイッチ３
はトランジスタ等を用いることができる．インダクタ２
の他端には、スイッチ３の開閉によりインダクタ２に逆
起電力が発生し、直流電源１の出力電圧より高いパルス
状の電圧を発生する．４はスイッチ信号発生器であり、
予め定めた周波数のスイッチ信号Ｓを発生する．５はス
イッチ制御部であり、スイッチ信号発生器４からのスイ
ッチ信号Ｓを制御信号Ｎがハイレベルのとき出力しく第
２図のａ又はｂ期間〉ローレベルのとき出力をとめる（
第２図のＣ又はｄ期間）信号Ｔに変える．スイッチ３は
インダクタ２に流れる電流を信号Ｔによって開閉する．
従ってスイッチ３では信号Ｎがハイレベルのときインダ
クタ２に流れる電流の開閉が行なわれインダクタ２の他
端には高電圧が発生するが、ローレベルのとき電流は流
れないので高電圧は発生しない． ６は出力切り替え回路であり、インダクタ２の他端に発
生する高電圧出力を第１の出力回路の出力端子７および
第２の出力回路の出力端子８に切り替える機能をもつ．
ここで出力切り替え回路６の記号Ａは入力端子、Ｂｌ，
Ｂ２はそれぞれ第１，第２の出力回路への出力端子、Ｃ
ｌ，Ｃ２はそれぞれＡ−Ｂｌ問およびＡ−８２間を「導
通」、「断」に切り替えるためのゲート入力端子をあら
わす．Ｃ１端子への入力がハイレベル，Ｃ２人力がロー
レベルのときＡ−Ｂｌ間「導通」、Ｃ１人力がローレベ
ル，Ｃ２人力がハイレベルのときＡ−８２間「導通」と
なる．９および１０はコンデンサであり、出力切り替え
回路６の出力端子Ｂ１およびＢ２からの出力電流を充電
し、第１の出力端子７の出力電圧ｖ１、第２の出力端子
８の出力電圧ｖ２の電圧となす．１１はゲート信号発生
器であり、出力切り替え回路６のゲート入力端子数に対
応して２回路のゲート信号出力Ｌｌ，Ｌ２を送出する．
このゲート信号は、一般にはスイッチ信号発生器４の発
生するスイッチ信号の数１０分の１の、一定の繰返し周
期をもっている．この実施例におけるゲート信号の出力
数は２であるのでゲート信号出力ＬｌとＬ２は互いに逆
相としている． １２．１３は基準電圧発生器であり、それぞれ基準電圧
ＶＲＩ，ＶＲ２を発生する．１４．１５はコンパレータ
であり、それぞれｖ１とＶＲＩ，ｖ２とＶＲ２を比較し
、Ｖｌ，Ｖ２がＶＲＩ，ＶＲ２より低い場合、コンパレ
ータ１４．１５の出力Ｋｌ，Ｋ２はハイレベルを出力し
、高い場合はローレベルを出力する． コンデンサ９．１０（および出力端子７．８〉と、基準
信号発生器１２．１３と、コンパレータ１４，１５で出
力回路１０１を楕戒する．２１．２２はＡＮＤゲート、
２３はＯＲゲートであり、あわせて信号処理部１６を形
成する．ＡＮＤゲート２１．２２の一方の入力にはコン
バレータ１４の出力Ｋｌ，コンバレータ１５の出力Ｋ２
、他方の入力にはゲート信号出力Ｌｌ，Ｌ２を入力する
．その各ＡＮＤゲート２１．２２の出力をＭｌ，Ｍ２と
し、ＯＲゲート２３に入力し、その出力をＮとしスイッ
チ制御部５に入力する。
次に信号処理部１６の動作を詳しく説明する．Ｌ１がハ
イレベル、かつＶ１がＶＲＩより低い場合は、ＡＮＤゲ
ート２１に入力される信号Ｌｌ，Ｋ１はともにハイレベ
ルであり、ＡＮＤゲート２１から出力される信号Ｍ１は
ハイレベルとなる．そしてＯＲゲート２３が出力する信
号Ｎはハイレベルとなる。従ってスイッチ制御部５のス
イッチ信号出力Ｔが出力（第２図のａ期間）される．逆
にＬ１がハイレベルの状態でＶ１がＲ１より高い場合、
ＡＮＤゲート２１に入力される信号のうちＫ１がローレ
ベルとなるので、信号Ｍ１はローレベルとなり、Ｌ２が
ローレベルであるのでＭ２もローレベルである．従って
ＯＲゲート２３が出力する信号Ｎはローレベルとなり、
スイッチ制御部５からのスイッチ信号Ｔの出力はく第２
図のＣ期間〉とまる． 一方Ｌ２がハイルベルの場合はｖ２がＶＲ２より低い場
合、信号Ｎはハイレベル（ｂＸｌｌ間）、■２がＶＲ２
より高い場合はローレベル（ｄ期間〉となる． そしてＮがハイレベルのとき、スイッチ制御部５の出力
信号Ｔ（ａ及びｂ期間）に従ってスイッチ３の開閉が行
なわれる．逆にＮがローレベル（Ｃ及びｄ期間）のとき
はスイッチ３の開閉は行なわれず、インダクタ３の電流
は流れない．いま実施例において、出力切り替え回路６
へのゲート信号Ｌ１がハイレベル、かつ制御信号Ｎがハ
イレベル、従って出力切り替え回路６のＡ−Ｂ１間は「
導通」し、スイッチ３が開閉する期間（第２図のａ期間
）には、インダクタ２から出力された電流はコンデンサ
９に充電され、出力端子７の電圧Ｖ１は上昇する．なお
電圧ｖ１の上昇はスイッチ３の電流が開に切り替わり、
インダクタ３にパルス状の電圧が発生した瞬間から始ま
る。
イレベル、かつＶ１がＶＲＩより低い場合は、ＡＮＤゲ
ート２１に入力される信号Ｌｌ，Ｋ１はともにハイレベ
ルであり、ＡＮＤゲート２１から出力される信号Ｍ１は
ハイレベルとなる．そしてＯＲゲート２３が出力する信
号Ｎはハイレベルとなる。従ってスイッチ制御部５のス
イッチ信号出力Ｔが出力（第２図のａ期間）される．逆
にＬ１がハイレベルの状態でＶ１がＲ１より高い場合、
ＡＮＤゲート２１に入力される信号のうちＫ１がローレ
ベルとなるので、信号Ｍ１はローレベルとなり、Ｌ２が
ローレベルであるのでＭ２もローレベルである．従って
ＯＲゲート２３が出力する信号Ｎはローレベルとなり、
スイッチ制御部５からのスイッチ信号Ｔの出力はく第２
図のＣ期間〉とまる． 一方Ｌ２がハイルベルの場合はｖ２がＶＲ２より低い場
合、信号Ｎはハイレベル（ｂＸｌｌ間）、■２がＶＲ２
より高い場合はローレベル（ｄ期間〉となる． そしてＮがハイレベルのとき、スイッチ制御部５の出力
信号Ｔ（ａ及びｂ期間）に従ってスイッチ３の開閉が行
なわれる．逆にＮがローレベル（Ｃ及びｄ期間）のとき
はスイッチ３の開閉は行なわれず、インダクタ３の電流
は流れない．いま実施例において、出力切り替え回路６
へのゲート信号Ｌ１がハイレベル、かつ制御信号Ｎがハ
イレベル、従って出力切り替え回路６のＡ−Ｂ１間は「
導通」し、スイッチ３が開閉する期間（第２図のａ期間
）には、インダクタ２から出力された電流はコンデンサ
９に充電され、出力端子７の電圧Ｖ１は上昇する．なお
電圧ｖ１の上昇はスイッチ３の電流が開に切り替わり、
インダクタ３にパルス状の電圧が発生した瞬間から始ま
る。
そしてその他の期間（ｂ，ｃ，ｄ期間）には電圧ｖ１は
インダクタ２が第１の出力回路に接続されないか、又は
スイッチ３が開閉しないため下降する． またゲート信号Ｌ２がハイレベル、かつ制御信号Ｎがハ
イレベル、従って出力切り替え回路６のＡ−８２間は「
導通」し、スイッチ３が開閉する期間（第２図のｂ期間
）には、インダクタ２から出力された電流はコンデンサ
１０に充電され、出力端子８の電圧ｖ２が上昇を始める
．そして第２図のｂ期間以外は電圧Ｖ２は下降する．ゆ
えに各出力回路の出力電圧は、ゲート信号Ｌｌ．Ｌ２に
よって切り替えられた各出力回路における、その電圧Ｖ
ｌ，Ｖ２が各々基準電圧ＶＲＩ，ＶＲ２より低い期間、
すなわち信号Ｎのハイレベル期間（ａ期問またはｂ期間
〉中、スイッチ３の開閉を行なうことによって、電圧Ｖ
ｌ，■２が規定の電圧に到達するようコンデンサ９また
は１０の充電を行ない、いいかえればデューティサイク
ルを各々の出力回路毎に制御することによって、２系統
の出力電圧Ｖｌ．Ｖ２を各々規定の電圧に安定に保つこ
とができる． 第３図は出力切り替え回路６の詳細回路である．記号Ａ
，Ｂｌ，Ｂ２，Ｃｌ，Ｃ２は第１図で説明した通り、出
力切り替え回路６の入出力およびゲート端子である．ス
イッチ素子はバイボーラトランジスタを用いた例である
．いま入出力端子の電位はＡ＞ Ｂｌ．Ａ＞ ８２とな
っている，ＣｌをハイレベルとすればＮＰＮトランジス
タ６２は導通となり、従ってＰＮＰトランジスタ６１が
導通となり、Ａ−Ｂｌ間導通となる．またＣ１をローレ
ベルとすればＮＰＮ｝ランジスタ６２は断となり、従っ
てＰＮＰトランジスタ６１が導通となり、Ａ−Ｂｌ間が
断となる，ＮＰＮ｝ランジスタ６４，ＰＮＰトランジス
タ６３を用いたＡ一Ｂ２間回路も同様にＣ２がハイレベ
ルのとき導通、ローレベルのとき断となる．６５．６６
は保護抵抗である．この出力切り替え回路６においては
ＰＮＰ トランジスタ６１．６３のダイオード動作によ
り、仮に８１またはＢ２の電位がＡより高くなってもＢ
１からＡ又はＢ２からＡへは電流は逆流しない．なおこ
の出力切り替え回路６のスイッチ素子としてはバイボー
ラトランジスタを用いたがＭＯＳＦＥＴを用いても同様
に楕威できる．以上、本発明の実施例においては２出力
回路について説明したが、出力切り替え回路を多出力切
り替え回路とし、基準電圧発生器、コンバレータ、コン
デンサを出力回路と等しく用意し、ゲート信号発生器の
ゲート出力をを多相出力とし、ＡＮＤ回路を多相入力動
作で設計することにより、３以上の多出力回路を持つス
イッチングレギュレータ回路を構戒することが可能であ
る．〔発明の効果〕 以上説明したように本発明は、スイッチングレギュレー
タ回路において、一個のインダクタの使用で多系統の安
定した電源出力をとりだすことができ、回路の小型化、
低価格化に多大の効果がある．
インダクタ２が第１の出力回路に接続されないか、又は
スイッチ３が開閉しないため下降する． またゲート信号Ｌ２がハイレベル、かつ制御信号Ｎがハ
イレベル、従って出力切り替え回路６のＡ−８２間は「
導通」し、スイッチ３が開閉する期間（第２図のｂ期間
）には、インダクタ２から出力された電流はコンデンサ
１０に充電され、出力端子８の電圧ｖ２が上昇を始める
．そして第２図のｂ期間以外は電圧Ｖ２は下降する．ゆ
えに各出力回路の出力電圧は、ゲート信号Ｌｌ．Ｌ２に
よって切り替えられた各出力回路における、その電圧Ｖ
ｌ，Ｖ２が各々基準電圧ＶＲＩ，ＶＲ２より低い期間、
すなわち信号Ｎのハイレベル期間（ａ期問またはｂ期間
〉中、スイッチ３の開閉を行なうことによって、電圧Ｖ
ｌ，■２が規定の電圧に到達するようコンデンサ９また
は１０の充電を行ない、いいかえればデューティサイク
ルを各々の出力回路毎に制御することによって、２系統
の出力電圧Ｖｌ．Ｖ２を各々規定の電圧に安定に保つこ
とができる． 第３図は出力切り替え回路６の詳細回路である．記号Ａ
，Ｂｌ，Ｂ２，Ｃｌ，Ｃ２は第１図で説明した通り、出
力切り替え回路６の入出力およびゲート端子である．ス
イッチ素子はバイボーラトランジスタを用いた例である
．いま入出力端子の電位はＡ＞ Ｂｌ．Ａ＞ ８２とな
っている，ＣｌをハイレベルとすればＮＰＮトランジス
タ６２は導通となり、従ってＰＮＰトランジスタ６１が
導通となり、Ａ−Ｂｌ間導通となる．またＣ１をローレ
ベルとすればＮＰＮ｝ランジスタ６２は断となり、従っ
てＰＮＰトランジスタ６１が導通となり、Ａ−Ｂｌ間が
断となる，ＮＰＮ｝ランジスタ６４，ＰＮＰトランジス
タ６３を用いたＡ一Ｂ２間回路も同様にＣ２がハイレベ
ルのとき導通、ローレベルのとき断となる．６５．６６
は保護抵抗である．この出力切り替え回路６においては
ＰＮＰ トランジスタ６１．６３のダイオード動作によ
り、仮に８１またはＢ２の電位がＡより高くなってもＢ
１からＡ又はＢ２からＡへは電流は逆流しない．なおこ
の出力切り替え回路６のスイッチ素子としてはバイボー
ラトランジスタを用いたがＭＯＳＦＥＴを用いても同様
に楕威できる．以上、本発明の実施例においては２出力
回路について説明したが、出力切り替え回路を多出力切
り替え回路とし、基準電圧発生器、コンバレータ、コン
デンサを出力回路と等しく用意し、ゲート信号発生器の
ゲート出力をを多相出力とし、ＡＮＤ回路を多相入力動
作で設計することにより、３以上の多出力回路を持つス
イッチングレギュレータ回路を構戒することが可能であ
る．〔発明の効果〕 以上説明したように本発明は、スイッチングレギュレー
タ回路において、一個のインダクタの使用で多系統の安
定した電源出力をとりだすことができ、回路の小型化、
低価格化に多大の効果がある．
第１図は本発明の一実施例の構或図、第２図は実施例の
各端子における波形図、第３図は出力切り替え回路の回
路図である． １・・・直流電源、２・・・インダクタ、３・・・スイ
ッチ、４・・・スイッチ信号発生器、５・・・スイッチ
制御部、６・・・出力切り替え回路、７．８・・・出力
端子、９．１０・・・コンデンサ、１１・・・ゲート信
号発生器、１２．１３・・・基準電圧発生器、１４．１
５・・・コンパレータ、１６・・・信号処理部、１０１
・・・出力回路．
各端子における波形図、第３図は出力切り替え回路の回
路図である． １・・・直流電源、２・・・インダクタ、３・・・スイ
ッチ、４・・・スイッチ信号発生器、５・・・スイッチ
制御部、６・・・出力切り替え回路、７．８・・・出力
端子、９．１０・・・コンデンサ、１１・・・ゲート信
号発生器、１２．１３・・・基準電圧発生器、１４．１
５・・・コンパレータ、１６・・・信号処理部、１０１
・・・出力回路．
Claims (1)
- 直流電源と、前記直流電源の一方の端子に一端が接続
され他端はスイッチを介して前記直流電源の他の端子に
接続されたインダクタと、スイッチ信号を発生するスイ
ッチ信号発生器と、前記スイッチ信号の出力期間を制御
するスイッチ制御部と、前記スイッチ制御部から出力さ
れたスイッチ信号によって前記インダクタの電流を開閉
する前記スイッチ、および前記インダクタの他端から出
力される電流を充電し出力電圧となすコンデンサと、基
準電圧を発生する基準電圧発生器と、前記出力電圧と前
記基準電圧を比較し、出力電圧が基準電圧より低いとき
、前記スイッチ信号出力を出力するための制御信号を前
記スイッチ制御部に送出するコンパレータと、からなる
出力回路を持つスイッチングレギュレータ回路において
、予め定められた複数の出力回路に前記インダクタの他
端を切り替える出力切り替え回路と、ゲート信号を発生
しそのゲート信号を前記出力切り替え回路に出力回路切
り替え信号として送出するゲート信号発生器と、前記出
力回路の各々についてその出力電圧が出力回路毎に対応
して設けられた基準電圧より低くかつ前記出力切り替え
回路がその該当する出力回路に切り替えられている期間
のみスイッチ制御部のスイッチ信号出力を出力する制御
信号を前記ゲート信号発生器の発生するゲート信号とコ
ンパレータ出力により生成し前記スイッチ制御部に送出
する信号処理部を設けたことを特徴とするスイッチング
レギュレータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1230818A JP2937355B2 (ja) | 1989-09-05 | 1989-09-05 | スイッチングレギュレータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1230818A JP2937355B2 (ja) | 1989-09-05 | 1989-09-05 | スイッチングレギュレータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0393461A true JPH0393461A (ja) | 1991-04-18 |
| JP2937355B2 JP2937355B2 (ja) | 1999-08-23 |
Family
ID=16913760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1230818A Expired - Fee Related JP2937355B2 (ja) | 1989-09-05 | 1989-09-05 | スイッチングレギュレータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2937355B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006262671A (ja) * | 2005-03-18 | 2006-09-28 | Sony Corp | スイッチングレギュレータに用いられる信号処理回路、スイッチングレギュレータ及びそれを用いた無線端末装置並びにスイッチングレギュレータの制御方法 |
| JP2010536318A (ja) * | 2007-08-08 | 2010-11-25 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | 時分割マルチ出力ｄｃ／ｄｃコンバータ及び電圧レギュレータ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5849588U (ja) * | 1981-09-30 | 1983-04-04 | 株式会社日立製作所 | 電源回路 |
-
1989
- 1989-09-05 JP JP1230818A patent/JP2937355B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5849588U (ja) * | 1981-09-30 | 1983-04-04 | 株式会社日立製作所 | 電源回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006262671A (ja) * | 2005-03-18 | 2006-09-28 | Sony Corp | スイッチングレギュレータに用いられる信号処理回路、スイッチングレギュレータ及びそれを用いた無線端末装置並びにスイッチングレギュレータの制御方法 |
| JP2010536318A (ja) * | 2007-08-08 | 2010-11-25 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | 時分割マルチ出力ｄｃ／ｄｃコンバータ及び電圧レギュレータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2937355B2 (ja) | 1999-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3432616B2 (ja) | 不連続モードで動作するｄｃ−ｄｃコンバータ | |
| US20220416558A1 (en) | Power Management Circuit | |
| US7230406B2 (en) | Fixed-frequency current mode converter and control method thereof | |
| US7633778B2 (en) | Switched-capacitor regulators | |
| US6815936B2 (en) | Closed loop diode emulator for DC-DC converter | |
| JP3697695B2 (ja) | チャージポンプ型ｄｃ／ｄｃコンバータ | |
| EP1804368A1 (en) | Method for DC/DC conversion and DC/DC converter arrangement | |
| US9780657B2 (en) | Circuits and methods for controlling a boost switching regulator based on inductor current | |
| WO2018006098A1 (en) | Reducing voltage rating of devices in a multilevel converter | |
| US20030038669A1 (en) | Charge pump with controlled charge current | |
| US6703893B1 (en) | Method of setting bi-directional offset in a PWM controller using a single programming pin | |
| GB2483002A (en) | DC-DC converter having inhibited low side switch | |
| TW201115295A (en) | Low dropout regulators, DC to DC inverters and method for low dropout regulation | |
| JPH05276737A (ja) | 昇圧回路 | |
| US6781353B2 (en) | Synchronous regulator with switchable current reference source | |
| US11095220B2 (en) | Voltage regulation replica transistors, comparator, ramp signal, and latch circuit | |
| US5892353A (en) | Power supply apparatus | |
| JPH08205524A (ja) | 電圧変換装置 | |
| US6133766A (en) | Control circuit for the current switch edges of a power transistor | |
| EP1121750B1 (en) | Switching arrangement and switch component for a dc-dc converter | |
| EP0662747B1 (en) | A DC/DC converter for outputting multiple signals | |
| JPH0382364A (ja) | 昇降圧チョッパ装置 | |
| JPH0393461A (ja) | スイッチングレギュレータ回路 | |
| JPH10215567A (ja) | 電源回路 | |
| JPH05199093A (ja) | Ｐ−チヤネル電界効果トランジスタ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |