JPH0392950A - Microprogram controller - Google Patents

Microprogram controller

Info

Publication number
JPH0392950A
JPH0392950A JP1230686A JP23068689A JPH0392950A JP H0392950 A JPH0392950 A JP H0392950A JP 1230686 A JP1230686 A JP 1230686A JP 23068689 A JP23068689 A JP 23068689A JP H0392950 A JPH0392950 A JP H0392950A
Authority
JP
Japan
Prior art keywords
error
microinstruction
memory
control
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1230686A
Other languages
Japanese (ja)
Inventor
Yoshiharu Ono
大野 義治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1230686A priority Critical patent/JPH0392950A/en
Publication of JPH0392950A publication Critical patent/JPH0392950A/en
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

PURPOSE:To efficiently correct errors by providing a memory to store the error information of each microinstruction language, referring these error information when the microinstruction language is read out, and instructing the suppression of decoding to a decoder in advance. CONSTITUTION:A diagnosis control part 23 receives an error detection signal 210 from an error correction circuit 21, stops the operation of a computing element 7 and writes the error history information into the entry of an error history memory 22. Afterwards, the diagnosis control part 23 retests a software error instruction and when the address of the microinstruction language generating the error is set to a microaddress register 2, the microinstruction language including the error is read out from a control memory 1. Simultaneously, the error history information, which are written in advance, are outputted from the error history memory 22 to the diagnosis control part 23. The diagnosis control part 23 controls a switcher 11 so as to select an output 211 correcting the error of the microinstruction language and the output 211 after the correction is set to a control register 5. Thus, the decoding by the decoding can be suppressed in advance and efficiency for the error correction can be improved.

Description

【発明の詳細な説明】 技術分野 本発明はマイクロプログラム制御装置に関し、特に制御
記憶を含み、この制御記憶から読出されたマイクロ命令
を実行するマイクロプログラム制御装置に関する。
TECHNICAL FIELD The present invention relates to microprogram controllers, and more particularly to microprogram controllers that include a control memory and execute microinstructions read from the control memory.

従来技術 一般ニ、制御記ti ハr MICRO PROGRA
MMING J(PRIENTICE−11ALL I
NG. IIUssON著◎3970)に著されたよう
にデータ処理装置に採用されてきた。この種のデータ処
理装置における故障のうち制御記憶の占める部分は大き
く、この改善策として誤り訂正符号技術が採用されてき
た(例えば、特公閘62−027417がある)。
Prior art general 2, control notes MICRO PROGRA
MMING J(PRIENTICE-11ALL I
NG. It has been adopted in data processing devices as described in IIUssON ◎3970). Control memory accounts for a large portion of failures in this type of data processing apparatus, and error correction code technology has been adopted as a remedy for this problem (for example, there is Japanese Patent Publication No. 62-027417).

その従来の誤り訂正動作は以下の手順で行われていた。The conventional error correction operation was performed in the following steps.

■制御メモリからマイクロ命令語を読出し、制御レジス
タにセットする。
■Read the microinstruction word from the control memory and set it in the control register.

■周知のECC方式等によってエラーをチェックする。■Check for errors using the well-known ECC method.

■エラーが検出されれば、そのマイクロ命令語の実行が
抑止されるとともに、シンドロームが作威される。
(2) If an error is detected, execution of the microinstruction word is inhibited and a syndrome is created.

■シンドロームをもとにエラーが訂正され、再実行が行
われる。
■Errors are corrected based on the syndrome and re-execution is performed.

上述した従来の誤り訂正技術によれば、制御記憶の信頼
性は大幅に改善できる。
According to the conventional error correction techniques described above, the reliability of control storage can be significantly improved.

また、その技術の実現にあたっては制御記憶出力の誤り
(エラー)検出を契機にして制御記憶出力の使用を抑止
し、この抑止に並行して誤り訂正を実施し、誤り訂正完
了時に前述の抑止を解除するという手順が採用されてき
た。その手順において、制御記憶出力の誤り険出から使
用抑止に至る論理信号の遅延時間は相対的に大きく、デ
ータ処理装置のマシンサイクルを決定するクリティカル
パスの1つとなっており、マシンサ・fクルの短縮化を
妨げるという欠点がある。
In addition, in realizing this technology, the use of the control memory output is inhibited upon detection of an error in the control memory output, error correction is performed in parallel with this inhibition, and the above-mentioned inhibition is performed when the error correction is completed. A procedure has been adopted to remove it. In this procedure, the delay time of the logic signal from the occurrence of an error in the control memory output to the inhibition of use is relatively long, and it is one of the critical paths that determines the machine cycle of the data processing device, and is one of the critical paths that determine the machine cycle of the data processing device. It has the disadvantage of hindering shortening.

さらにまた、上述の抑止を1マシンサイクルで実現でき
ない場合には、制御記憶出力の影響を受ける範囲の全動
作の履歴を残しておき、誤り発生時に履歴情報をもとに
誤り発生直前の状態を両生した後、誤り訂正後の制御記
憶出力を用いて、動作を再試行することになり、必要な
履歴情報を保持するハードウエア量及び再試行制御の複
雑さから誤り訂正機能の実現は不可能であった。
Furthermore, if the above-mentioned suppression cannot be achieved in one machine cycle, a history of all operations within the range affected by the control memory output should be kept, and when an error occurs, the state immediately before the error occurs can be determined based on the history information. After the error correction occurs, the operation must be retried using the control memory output after error correction, making it impossible to implement an error correction function due to the amount of hardware required to retain the necessary history information and the complexity of retry control. Met.

したがって、より効率の良いエラー訂正技術の開発が望
まれていた。
Therefore, it has been desired to develop a more efficient error correction technique.

発明の目的 本発明は上述した従来の欠点を解決するためになされた
ものであり、その目的はマシンサイクルタ・fムの極め
て短い制御記憶のエラー訂正を効串よく行うようにした
マイクロプログラム制御装置を提供することである。
OBJECTS OF THE INVENTION The present invention has been made in order to solve the above-mentioned conventional drawbacks, and its purpose is to provide a microprogram control system that effectively corrects errors in the extremely short control memory of a machine cycle timer. The purpose is to provide equipment.

発明の構或 本発明によるマイクロプログラム制御装置は、制御記憶
から読出されたマイクロ命令を実行するマイクロプログ
ラム制御装置であって、前記制御記ta内の各マイクロ
命令が前回読出されたときのエラーの有無を示すエラー
情報を記憶するエラー履歴メモリと、前記制御記憶から
マイクロ命令が読出されるときに該マイクロ命令に対応
する前記エラー情報を前記エラー履歴メモリから読出す
エラー情報読出し手段と、前記エラー情報読出し手段に
よって読出されたエラー情報がエラー有を示したとき該
マイクロ命令の実行を抑止する抑止手段と、前記抑止手
段がマイクロ命令の実行を抑止したときに該マイクロ命
令のエラーを訂正するエラー訂正手段とを有することを
特徴とする。
Structure of the Invention A microprogram control device according to the present invention is a microprogram control device that executes microinstructions read out from a control memory, and the microprogram control device executes microinstructions read out from a control memory, and the microprogram control device executes microinstructions read out from a control memory. an error history memory for storing error information indicating the presence or absence of an error; an error information reading means for reading the error information corresponding to the microinstruction from the error history memory when the microinstruction is read from the control memory; Suppression means for suppressing execution of the microinstruction when error information read by the information reading means indicates the presence of an error; and error correction for the error in the microinstruction when the suppression means suppresses the execution of the microinstruction. It is characterized by having a correction means.

実施例 以下、図面を用いて本発明の実施例を説明する。Example Embodiments of the present invention will be described below with reference to the drawings.

第1図は本発明によるマイクロプログラム制御装置の一
実施例の構或を示すブロック図である。
FIG. 1 is a block diagram showing the structure of an embodiment of a microprogram control device according to the present invention.

図において、本発明の一実施例によるマイクロプログラ
ム制御装置は、制御メモリ1と、切替器11と、制御レ
ジスタ5と、エラー訂正回路21と、デコーダ6と、演
算器7とを含んで{R或されている。
In the figure, a microprogram control device according to an embodiment of the present invention includes a control memory 1, a switch 11, a control register 5, an error correction circuit 21, a decoder 6, and an arithmetic unit 7. It has been.

また、本実施例によるマイクロプログラム制御装置はマ
イクロアドレスレジスタ2と、切替器4と、加算器3と
、アドレスレジスタ25と、切替器26と、エラー履歴
メモリ22と、診断制御部23とを含んで構成されてい
る。
The microprogram control device according to this embodiment also includes a microaddress register 2, a switch 4, an adder 3, an address register 25, a switch 26, an error history memory 22, and a diagnostic control section 23. It consists of

制御メモリ1はマイクロ命令語が記憶されているもので
あり、その読出アドレスは通常マイクロアドレスレジス
タ2から切替器4を経由して送られる。
The control memory 1 stores microinstructions, and the read address thereof is normally sent from the microaddress register 2 via the switch 4.

マイクロアドレスレジスタ2は制御メモリ1の続出アド
レスを供給する切替器4の出力に対して1を加算する加
算器3の出力を次の続出アドレスとして保持するもので
ある。
The micro address register 2 holds the output of the adder 3, which adds 1 to the output of the switch 4 which supplies the subsequent address of the control memory 1, as the next subsequent address.

切替器4はデコーダ6からの分岐指示に従い、マイクロ
アドレスレジスタ2の出力の代わりに制御レジスタ5の
分岐アドレスフィールドを選択するものである。
The switch 4 selects the branch address field of the control register 5 instead of the output of the micro address register 2 in accordance with a branch instruction from the decoder 6.

また、制御メモリ1の出力は切替器Y1を介して制御レ
ジスタ5へ送出される。そして、この制御レジスタ5の
出力はデコーダ6において解読され、これにより上述の
切替器4及び演算器7を制御する制御信号が発生される
Further, the output of the control memory 1 is sent to the control register 5 via the switch Y1. The output of this control register 5 is decoded by a decoder 6, thereby generating a control signal for controlling the above-mentioned switch 4 and arithmetic unit 7.

さらにまた、制御レジスタ5の出力はエラー訂正回路2
1においてチェックされる。そのチェツクの結果は誤り
検出信号210として診断制御部23に報告される。さ
らに、エラー訂正回路21はエラー訂正後の出力データ
を切替器11へ供給する。
Furthermore, the output of the control register 5 is the error correction circuit 2.
1 is checked. The result of the check is reported to the diagnostic control section 23 as an error detection signal 210. Further, the error correction circuit 21 supplies output data after error correction to the switch 11.

エラー履歴メモリ22は制御メモリ1の訂正可能エラー
発生履歴を制御メモリlのアドレスに対応して記憶する
ものであり、そのアドレスは通常切替器4及び切替器2
6を介して送られる。このエラー履歴メモリ22への書
込み動作は、切材器4の出力を入力とするアドレスレジ
スタ25の出力を切替器26を介してアドレスとして供
給し、先述のエラー訂正回路21から送出された誤り検
出信号210を診断制御部23経由で人力することによ
って行われる。また、診断制御部23は上述のエラー履
歴メモリ22への書込制御の他、全プロセッサの命令再
試行制御を司どるものである。
The error history memory 22 stores the correctable error occurrence history of the control memory 1 in correspondence with the address of the control memory 1, and the address is normally stored in the switch 4 and the switch 2.
6. This writing operation to the error history memory 22 is performed by supplying the output of the address register 25 which receives the output of the cutting machine 4 as an address via the switch 26, and detecting the error sent from the error correction circuit 21 mentioned above. This is done by manually inputting the signal 210 via the diagnostic control unit 23. The diagnostic control unit 23 also controls writing to the error history memory 22 described above, as well as command retry control for all processors.

以上の溝或においては、従来の制御装置とは異なりエラ
ー訂正回路21の出力がデコーダ6の出力を抑止してい
ない。したがって、この構成のままでは誤りを含むマイ
クロ命令語が制御レジスタ5に人力された場合、エラー
訂正回路21による検査結果によりデコーダ6からの制
御信号が抑止されることなく演算器7において誤ったま
ま使用されることになる。よって、本実施例ではこの対
策として、診断制御部23は、エラー訂i11二回路2
lからの誤り検出信号210を受信して、プロセッサ内
の演算器7の動作を停止させる。
In the above groove, unlike the conventional control device, the output of the error correction circuit 21 does not suppress the output of the decoder 6. Therefore, with this configuration, if a microinstruction word containing an error is manually entered into the control register 5, the control signal from the decoder 6 will not be suppressed by the inspection result by the error correction circuit 21, and the error will remain in the arithmetic unit 7. will be used. Therefore, in this embodiment, as a countermeasure against this problem, the diagnostic control unit 23 performs error correction i11 and two circuits 2.
The error detection signal 210 from the processor 1 is received, and the operation of the arithmetic unit 7 in the processor is stopped.

また、このとき、切替器4から供給された制御メモリ1
の続出アドレスを保持するアドレスレジスタ25には制
御レジスタ5に保持されているマイクロ命令語、ずなわ
ち制御メモリ1内での誤りヲ含ムマイクロ命令語のアド
レスが残っている。
Also, at this time, the control memory 1 supplied from the switch 4
The address register 25 that holds the subsequent address of the microinstruction word held in the control register 5, that is, the address of the microinstruction word containing an error in the control memory 1, remains.

診所1,ク御N23は切替器26をアドレスレジスタ2
5側の選択に切替え、保持するアドレスに対応するエラ
ー履歴メモリ22内のエントリにエラー履歴情報として
“1”を書込む。つまり、これが“1゜であれば以前に
エラーが発生していたことを示し、“0”であれば以前
にエラーが発生していないことを示す。
Clinic 1, clinic N23 switches switch 26 to address register 2
5 side, and writes "1" as error history information to the entry in the error history memory 22 corresponding to the address to be held. In other words, if it is "1", it indicates that an error has occurred before, and if it is "0", it indicates that no error has occurred before.

その後、診断制御部23はエラーを生じたマイクロ命令
語を含むソフトエラー命令の再試行を行う。この過程で
エラーを生じたマイクロ命令語のアドレスがマイクロア
ドレスレジスタ2にセットされると、切替器4を介して
制御メモリ1からエラーを含むマイクロ命令語が読出さ
れる。それと同時に、切替器26を介して、エラー履歴
メモリ22をアクセスする。
Thereafter, the diagnostic control unit 23 retries the soft error instruction including the microinstruction word that caused the error. In this process, when the address of the microinstruction word in which the error occurred is set in the microaddress register 2, the microinstruction word containing the error is read out from the control memory 1 via the switch 4. At the same time, the error history memory 22 is accessed via the switch 26.

このアクセスの結果、エラー履歴メモリ22からは以前
に書込んだエラー履歴情報が診断制御部23へ出力され
る。診断制御部23は受けとったエラー履歴情報が“1
”であるため、デコーダ6に対して制御レジスタ5内の
エラーを含むマイクロ命令語の解読抑止指示を送る。こ
れと並行して、診断制御部23はエラー訂正回路21か
ら出力された制御レジスタ5内のマイクロ命令語の誤り
を訂正した出力211を選択するように切替器11を制
御する。その訂正後の出力211が制御レジスタ5にセ
ットされることによって誤りの訂正が完了する。これに
続いて、前述のデコーダ6への解読抑止指示を解除し、
制御レジスタ5内のマイクロ命令語、すなわち訂正後の
マイクロ命令語を用いて制御動作を継続する。
As a result of this access, previously written error history information is output from the error history memory 22 to the diagnostic control unit 23. The diagnostic control unit 23 determines that the received error history information is “1”.
”, therefore, it sends an instruction to the decoder 6 to suppress the decoding of the microinstruction word containing the error in the control register 5. In parallel, the diagnostic control unit 23 reads the control register 5 output from the error correction circuit 21. The switch 11 is controlled to select the output 211 in which the error in the microinstruction word within is corrected.The error correction is completed by setting the corrected output 211 to the control register 5.Subsequently, and cancels the above-mentioned decoding inhibition instruction to the decoder 6,
The control operation is continued using the microinstruction word in the control register 5, that is, the corrected microinstruction word.

つまり、いったんエラーを生じたマイクロ命令語につい
てはその履歴がメモリに格納されており、これを常に参
照することによって串前にデコーダによる解読を抑止で
き、エラー訂正の効率が向上するのである。
In other words, the history of a microinstruction word that once caused an error is stored in memory, and by constantly referring to this history, it is possible to prevent the decoder from decoding the microinstruction words before they occur, thereby improving the efficiency of error correction.

よって、本実施例における誤り訂正動作は以下の手順で
行われることになる。
Therefore, the error correction operation in this embodiment is performed in the following steps.

■制御メモリからマイクロ命令語を読出し、制御レジス
タにセットするとともに、そのマイクロ命令語に対応す
るエラー履歴メモリのエントリからエラー履歴情報を読
出す。
(2) Read the microinstruction word from the control memory and set it in the control register, and read error history information from the error history memory entry corresponding to the microinstruction word.

■エラー履歴情報が“0”であれば周知のECC方式等
によってエラーをチェックする。
(2) If the error history information is "0", check for errors using a well-known ECC method or the like.

■エラーが検出されれば、その旨が診断制御部へ報告さ
れてそのマイクロ命令語の実行が抑止されるとともにシ
ンドロームが作威される。
(2) If an error is detected, that fact is reported to the diagnostic control unit, the execution of the microinstruction word is inhibited, and a syndrome is created.

■シンドロームの作成後、そのマーrクロ命令語に対応
するエラー履歴メモリのエントリに対し、エラー履歴情
報として“1″が書込まれる。
(2) After the syndrome is created, "1" is written as error history information to the entry in the error history memory corresponding to that Mark R instruction word.

■診断制御部は命令再試行が可能か否かを判定し、不可
能であれば動作は停止となる。
(2) The diagnostic control unit determines whether the command can be retried, and if it is not possible, the operation is stopped.

■再試行が可能であれば再び同しマイクロ命令語を制御
メモリから読出し、制御レジスタにセットするとともに
、そのマイクロ命令語に対応するエラー履歴メモリのエ
ントリからエラー履歴情報を読出す。
(2) If retry is possible, read the same microinstruction word from the control memory again, set it in the control register, and read error history information from the error history memory entry corresponding to the microinstruction word.

■この場合、エラー履歴情報が“1”であるため、直ち
に実行が抑止されるとともにシンドロームが作成される
(2) In this case, since the error history information is "1", execution is immediately inhibited and a syndrome is created.

■シンドロームの作或後、そのマイクロ命令語がエラー
訂正回路においてエラー訂iEされ、制御レジスタにセ
ットされる。
(2) After the syndrome is created, the microinstruction word is error corrected in the error correction circuit and set in the control register.

■ここで実行抑止を解除することにより、デコーダが解
読を行う前に誤り訂正動作が完了する。
(2) By canceling the execution inhibition here, the error correction operation is completed before the decoder performs decoding.

このように、本発明では、エラー履歴メモリを設け、診
断制御部へエラーを含むマイクロ命令語の存γFをその
実行に先立って、通知し、デコーダに対して解読抑止指
示を行うという制1卸を行っているのである。よって、
従来のように制御レジスタの出力のエラー検査を行い、
その桔果によってデコーダに解読抑止を指示するという
信号遅延時間の大きい経路を使用せずに直ちにエラー検
出時のデコードを抑止しているのである。つまり、換言
すると、本発明は、マシンサイクルの短縮に寄与してい
るのである。
As described above, the present invention provides an error history memory, notifies the diagnostic control unit of the existence γF of a microinstruction word containing an error before its execution, and instructs the decoder to suppress decoding. This is what we are doing. Therefore,
Check the output of the control register for errors as before,
As a result, decoding is inhibited immediately upon detection of an error, without using a path with a large signal delay time to instruct the decoder to inhibit decoding. In other words, the present invention contributes to shortening the machine cycle.

発明の効果 以上説明したように本発明は、各マイクロ命令語のエラ
ー情報を格納するメモリを設け、マイクロ命令語を読出
す際にこのエラー情報を参照して予めデコーダに解読抑
止指示を行うことにより、エラーの訂正を効率よく行う
ことができるという効果がある。
Effects of the Invention As explained above, the present invention provides a memory for storing error information of each microinstruction word, and refers to this error information when reading a microinstruction word to instruct the decoder to suppress decoding in advance. This has the effect that errors can be corrected efficiently.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例によるマ・rクロプログラム制
御装置の構成を示すブロック図である。 主要部分の符号の説明 ]・・・・・・制御メモリ 5・・・・・・制御レジスタ 2 2 2 6・・・・・・デコーダ 1・・・・・・エラー訂正回路 2・・・・・・エラー履歴メモリ 3・・・・・・診断制御部
FIG. 1 is a block diagram showing the configuration of a macro program control device according to an embodiment of the present invention. Explanation of symbols of main parts] ... Control memory 5 ... Control register 2 2 2 6 ... Decoder 1 ... Error correction circuit 2 ... ...Error history memory 3...Diagnosis control section

Claims (1)

【特許請求の範囲】[Claims] (1)制御記憶から読出されたマイクロ命令を実行する
マイクロプログラム制御装置であって、前記制御記憶内
の各マイクロ命令が前回読出されたときのエラーの有無
を示すエラー情報を記憶するエラー履歴メモリと、前記
制御記憶からマイクロ命令が読出されるときに該マイク
ロ命令に対応する前記エラー情報を前記エラー履歴メモ
リから読出すエラー情報読出し手段と、前記エラー情報
読出し手段によって読出されたエラー情報がエラー有を
示したとき該マイクロ命令の実行を抑止する抑止手段と
、前記抑止手段がマイクロ命令の実行を抑止したときに
該マイクロ命令のエラーを訂正するエラー訂正手段とを
有することを特徴とするマイクロプログラム制御装置。
(1) A microprogram control device that executes microinstructions read from a control memory, and an error history memory that stores error information indicating the presence or absence of an error when each microinstruction in the control memory was last read. and error information reading means for reading out the error information corresponding to the microinstruction from the error history memory when the microinstruction is read out from the control memory, and error information read out by the error information reading means is error information. A micro-instruction device characterized in that it has an inhibiting means for inhibiting the execution of the micro-instruction when the inhibition means inhibits the execution of the micro-instruction, and an error correction means for correcting an error in the micro-instruction when the inhibiting means inhibits the execution of the micro-instruction. Program control device.
JP1230686A 1989-09-06 1989-09-06 Microprogram controller Pending JPH0392950A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1230686A JPH0392950A (en) 1989-09-06 1989-09-06 Microprogram controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1230686A JPH0392950A (en) 1989-09-06 1989-09-06 Microprogram controller

Publications (1)

Publication Number Publication Date
JPH0392950A true JPH0392950A (en) 1991-04-18

Family

ID=16911724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1230686A Pending JPH0392950A (en) 1989-09-06 1989-09-06 Microprogram controller

Country Status (1)

Country Link
JP (1) JPH0392950A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4960688A (en) * 1987-02-27 1990-10-02 Fuji Photo Film Co., Ltd. Silver halide color photographic material
JP2008158800A (en) * 2006-12-22 2008-07-10 Fujitsu Ltd Information processor, history management method, and history management program

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4960688A (en) * 1987-02-27 1990-10-02 Fuji Photo Film Co., Ltd. Silver halide color photographic material
JP2008158800A (en) * 2006-12-22 2008-07-10 Fujitsu Ltd Information processor, history management method, and history management program

Similar Documents

Publication Publication Date Title
CA1235816A (en) Error recovery system in a data processor having a control storage
JPS5958547A (en) Error processing system of microprogram controller
JP3118002B2 (en) Data processing apparatus for correcting faulty microinstructions
JPH0392950A (en) Microprogram controller
JPH1196006A (en) Information processor
EP0596144A1 (en) Hierarchical memory system for microcode and means for correcting errors in the microcode
JP2004252525A (en) Emulator and program
WO2010109631A1 (en) Information processing device, information processing method and information processing program
JP2786215B2 (en) Restart processing control method
KR830002883B1 (en) Micro programmable controller
JPS603219B2 (en) Control memory error automatic correction processing method
JPH10187202A (en) Microprocessor controller
KR890001796B1 (en) System for processing machine check interruption
JPH05158808A (en) Microprogram controller
JPH0135369B2 (en)
JPH06149602A (en) Arithmetic processing unit
JPH07152594A (en) Retry control system for control processor
JPS621049A (en) Memory access control system
JPH0769846B2 (en) Error processing circuit verification device
JPH0476733A (en) Data processor
JPH0375835A (en) Data processor
JPS593638A (en) Information processor
JPH0512004A (en) Instruction execution system
JPH02204839A (en) Information processor
JPS6282436A (en) Information processor