JPH0391320A - Ｐｌｌシンセサイザ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はｐ　ＬＬ（ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏ
ｐ　）によりＶＣＯ（電圧制御発振器）を制御するＰＬ
Ｌシンセサイザに係り、特にＶＣＯの周波数制御に粗調
制御と微調制御をあわせもつ制御方式に関する。

〔従来の技術〕

ＶＣＯにより広帯域にわたる発振信号を得るために、例
えば特開昭６５−２４２０５０号公＠　ａｃ；　Ｍのよ
うに発振周波数をいくつかの帯域に分割し、％帯域で発
振条件を満たすようにステップ状に発振周２＆数を賀可
させる８１ｉ調知バンド設定（２）路と、谷バンド内で
設定周波数に発振周波数を設定するＰＬＬ回路により構
成することで、Ｖ　（、’　０の広帯域化を図っている
。

〔発明が解決しようとする課題〕

上記従来装置は、たとえはＦＭ放送−Ｖｌ１５゜−バン
ド、ハイバンド等のバンドに周波数帯域を分割し、選局
時にバンド切換えの信号を送ることでバンド設定を行っ
ていたが、向装置ではＭＵごとにバンド切換え信号を送
る必要があり、広帯域な任意局波歓迩択システムにおい
乎はバンドの数が増加し、ＶＣＯの向−感度バラツキや
発振周波数バラツキに対して、ＶＣＯの共振回路を各バ
ンドの帯域にあわせ込む調整が必要となり、回路が複雑
化するとともに使い勝手が恐くなる間粗があった。

本発明の目的は上記間組的を解決し、外部からのバンド
切換信号を必要とせず軸重な構成で使い勝手の良いＰＬ
Ｌシンセサイザ装置を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明の装置は徴ｍ用ｐＬ
Ｌ励路のロック判定を行なうためのロック判定回路およ
びアンロック時にｍ調＊圧をステップ的に順次切換える
ための切挑信号発生助路を設げた。切換信号発生−路は
カウンタにより構成し、一定期間基準信号をカウント　
してその期間内にＰＬＬがロックしない時は次ＣＩ）粗
１４’に圧に切換えるための切換信号を出力、ロック時
は厳終段のカウンタに入力する信号を遮断することで＠
ｉ調電圧を保持する。

〔作用〕

退局周波数に対して微調用ＰＬＬがロックしたかどうか
をロック判定回路で判定し、アンミックの時はＰＬＬ回
路かロック状態となるまで切換信号により粗調電圧を順
次切換えることにより、自動的に周波数選局を行なうこ
とができる。粗調電圧の間隔は、＊ｙｒ用ＰＬＬ卸路の
カバーする帯域が互いに十分に重なるように設定するこ
とにより、ＶＣＯの特性バラツキ寺による選局不能状態
を防止する。ＰＬＬ１！２Ｉｖ６はｃ１ツクが安定する
までにある程度の時間がかかることから、切換４６号は
基準信号をカウンタにより一定期閤カウントした４６号
を用いることにより、ＰＬＬ回路ｃＩｙり判定の確度を
上げるとともに、ロック時はＭ終段以外の適当なカウン
タの動作を停止させる。あるいはロジック−路によりカ
ウント信号を遮断する等の方法にまり奴終段のカウンタ
に入力されるｆＫ号を遮断するとカウンタ出力である切
換信号は変化せず、粗調電圧はそのまま保持することが
できる。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。第１
図は本発明を用いたＰＬＬシンセサイザ装置の１実り例
で、１はｐＬＬ口節による微ｍ制御手段、２は微調制御
手段１のＰＬＬ回路がロックしたかどうかを判定するロ
ック判定手段、３はロック判定手段２０判定結果をもと
に粗調電圧切換信号を発生する切換信号発生回路、４は
切換係号発生回路３り切換佃゛号によりステップ的に粗
調電圧を変える　粗調制御手段、５は微調ａｔ＋御手段
１および＠ｉ劇副制御手段４より周波数制御されるＶＣ
Ｏである。指定した選局周波数に対して微調制御手段１
のｐＬＬ＠略がロックしたかどうかをロック判定回路２
により判定し、ロックしていない場合は切換信号発生回
路５により粗調制御回路４の＠Ｌ調電圧を切換え、ＰＬ
Ｌ回路がロックするまで切換えを繰り返えすことにより
、自動的に周波数選局を行なうことができる。粗調制御
手段４の粗調電圧ステップはＶＣＯの特性バラツキや温
度による周牧数ドリフト等に対して１ｊｆｌＪ御不能帯
域が生じないようにするために、隣りあう祖脚＊比でＰ
ＬＬ回路の制御できる周波数範囲の一部が重なるように
設定する。ただしチャンネル配電の関係でバンドごとに
発振周波数の間隔が広い場合は必要な発振周波数範囲を
カバーできれは隣接粗調電圧におけるＰＬＬ制御範囲の
一部を重ねなくてもよい。

切換１８号発生幽路３はカウンタにより構威し、一定期
間基準信号をカウントして、その間にＰＬＬ＠路がロッ
クしたかどらかを判定し、ロックした時は切換信−＠を
そのまま保持し、アンロックの時は切換（ｇ号を販次切
換える機能を持つ。

ロック判定にはＰＬＬ回路の位相比較器１６の出力をロ
ック検出回路１８に入力し検出することもできるが、謝
４−に見られるように、ループフィルタ１７の出力電圧
を電圧比軟器２０で蜆阜電圧（２１）と比較し、規準電
圧軛囲外にある時はアンロックと判定する方法もある。

ここでＶＣＯの発振Ｊｔｉ１１波数は温度等により変化
する。従ってｐＬＬ＠路が制御限界に近い状態でロック
した場合、１Ｍ度変化によりロックがはずれる可能性が
生じる。これ馨防止するために、ＰＬＬ回路が７７０７
７時は規準電圧範１ｉ２ｔｉを温度変化等を見込んだ分
狭くして判定を行ない、ロック後床げることによりロッ
クはずれを防止することができる。

次に切換１百号発生回路３および粗調制御手段４の具体
的な一例について第２図に示す。同一において、ｍ１図
と同じ１虜能を有するものは同一記号を付して説明を略
す。６，７はカウンタ、８はデコーダ、９は粗調電圧設
定回路、１０はロック判定手段２より出力されるロック
判定信号入力端子、１１は基準信号入力端子、１２は粗
調電圧出力端子である。微調制御手段１のＰＬＬ回路が
ロックしたかどうかを判定するためには、Ｐ　Ｌ　Ｌ　
［４０ロツクが安定する期間、粗調電圧を一足に保つ必
要がある。そこで周波数のわかっている基準１６号、た
とえはＰＬＬ回路の基準信号を入力端子１１より１段目
のカウンタ６に入力、さらにカウンタ６の出力をカウン
タ７に入力、あらかじめ設定した期間カウントした出力
信号、すなわち粗調電圧の切換信号をデコーダ８に入力
、デコーダ８の出力により粗調電圧設定回路９の設定電
圧な切換えて出力端子によりＶＣＯ５に印加する。ここ
でカウンタ６のリセット端子はＰＬＬのロック判定手段
２より出力されるロック判定４６号が端子１０より入力
され、カウンタ６はアンロック時はカウント動作を行た
い、ロック時はリセット状態となる。カウンタ６がリセ
ット状態の時、カウンタ７の入力には佃°号が入力され
ず、カウンタ７より出力される切換１６＠は一定状態を
保持する。従って、本回路では一足期間にＰＬＬ））ｃ
ｌツク状態を監視し、アンロック時は次の粗調電圧に切
換えることにより、安定したＰＬＬＱツク槓出を打なう
ことができる。

なお、第２−の例で＆工出力カウンタを２段で構成した
が、さらに多酸とすることはＴＩ］能であり、ロック判
定信号はＭ終段以外のどのカウンタに入力しても問題は
ない。また、間口においてはロック判定信号をカウンタ
６のリセット端子に入力しているが、カウンタ６の動作
を停止させ、出力端子かハイ又はロー状態で一定に保持
できる端子であれば、他の端子にロック判定毎号を入力
することもできる。また、ＮＡＲＤ卸略等の簡単なａジ
ツク回路を信号入力端子１１と最終段カウンタ７の間に
挿入し、ロック判定信号によりカウントパルスを遮断す
ることによっても同様の幼果を得ることができる。

次に微Ｂｓ制御手段１およびロック判定手段２の具体例
を第５図に示す。同区において第１図および第２図と回
じａ籠を有１−るものは−」−記号を付して説明を略す
。１５はＰＬＬ回路の基準信号源、１４　、１５は分周
回路、１６は位相比＆器、１７はループフィルタ、１８
はロック／アンロック検出回路、１９はロック判定信号
出力端子である。６１．調制御手段１は基準信号源１５
の出力信号とＶＣＯ５の出力信号をそれぞれ分周器１４
　、１５により回じ比較周波数に分周し、位相比較器１
６で位相比較を行ない、誤差信号をループフィルタ１７
により積分してＶＣＯ５にフィードバックするＰＬＬ回
路から取っており、分周器１４　、１５の分周比を設定
することによりＶＣＯの選局を打なう。また、位相比較
器１６はロック／アンロック検出ｌ１ｇ１路１８に接続
され、ＰＬＬ回路のロック状態χ刊足してロック判定ｇ
ｉ号を出力端子１９より出力、切換イ６号発生回路５を
制御する。

第４囚は、ＶＣＯの微調制御電圧なＰＬＬ回路のａツク
判定に用いた一例である。同図において第３図と同じ機
能を有するものは同一記号を付して説明を略す。２０は
′電圧比較器、２１は基準電圧発生回路である。粗調電
圧が適切でなく、選局周波数が微−制御手段１の設定可
能周波数範囲よりも高い場合もしくは低い場合、ループ
フィルタ１７０ＶＣＯ微調制御用電圧は最小１ｍもしく
は最大仏をとる。従って、基卑電圧発生回１Ｒ１２１に
あらかじめＰＬＬｌ１ｇ１路がアンロック状態とみなせ
る最大電圧および最小電圧を設定しておき、電圧比較器
２０でループフィルタ１７の出力電圧と比較することで
、ＰＬＬ回路のロック判定が行なえる。本芙扼例では、
ＰＬＬ回路がアンロック時に微調制御電圧が最大となっ
ているか、最小になっているかで粗調電圧を上げるか下
げるかの刊定か可能となり、これ′４ｒ：利用したロッ
ク判定手段２および切換値号発生回ｗ５３の一具体例を
第５凶に示す。

同図において第２圓および第４−と回じ機能を有するも
のは同一記号を付して読切を略す。２２はアップダウン
カウンタ、２５　、２４はＡ’　Ａ　Ａ’　Ｄ　ｆｉ路
、２５は切換信号出力端子、２６は微調制御手段１の出
力電圧の入力端子である。本実施例においては、微調制
御手段１の出力電圧が基準電圧発生回路２１の最大設定
電圧Ｖ　ｍａ３：を越えると電圧比較器２０からＮ　Ａ
　Ｎ　Ｄ−ｕ２５に電圧が印加され、アップダウンカウ
ンタ２２はカウントアツプを開始する。一方、微調制御
手段１の出力電圧が基準電圧範囲回ＩＩ！２！２１の最
小設定電圧Ｖｍｉｍミルとなると、電圧比較器２０から
ＮＡＮＤ回路２４に電圧が印加され、アップダウンカウ
ンタ２２はカウントダウンを開始する。

それに対して微調制御手段１の出力電圧が最大設定電圧
Ｊ’　ｍａｘと最小設定電圧Ｖｍｉｎの間にある時はＰ
ＬＬ回路がロック状態にあり、電圧比較器２０の出力は
ともに低電位にあり、アップダウンカウンタ２２の出力
は保持される。なお、本実施例においては前段のカウン
タ７によりロック利足１ｇ号を入れる必要はなく、従っ
てカウンタ６を取り除いても同様の効果が得られる。

ところで、ＶＣＯ５の発振周波数は温度により変化する
ことから１発振周波数を一定に保つために、微調制御手
段１の出力電圧は周波数補正発変・化する。従って、第
４図および第５図に示す実施例において、ロック判定回
路２０Ｍ準電圧に近い電圧でＰＬＬ回路がロックしてい
る場合、温度変化により途中で微調制御手段１の出力電
圧が基準電圧の範囲外となり、ロックがはずれる可能性
がある。これを防止する手段として、ＰＬＬ［１２１Ｅ
がアンロック状態ではｉｆ　ｍａｒとＶ扉番ルの基準電
圧範囲を温度等による制御電圧の変化を見込んだ分狭く
設定し、ＰＬＬ回路のロックが判定されたら基準電圧は
正規電圧範囲に広げることにより、温度変化等によるロ
ックはずれを防止することができる。第６囚に上記解決
手段を用いた基準電圧発生口路の一実施例を示す。１０
はロック判定信号入力端子、２５〜２７は最大電圧設定
用抵抗、３０〜５２は最小電圧設定用抵抗、２８　、２
９　、５３　、５４はスイッチング用トランジスタ、５
５は４卑電圧発生用電源供給端子、６６は最大設定電圧
）’　ｍａｘ出力端子、３７は最小設定電圧ｐ’ｍＬｎ
出力綱子である。ここで端子１０より目」加されるａツ
ク利足１６号がたとえは高電位でアンロック状態とする
。こ０）時、トランジスタ２８はオン、トランジスタ２
９はオフ状態となり、賊大股定電圧出力端子３６には端
子３５の印加電圧を抵抗２５と２６により分圧した電圧
が出力される。一方、ロック状態でロック判定信号か低
電位の時は、トランジスタ２８はオフ、トランジスタ２
９はオン状態となり、端子３６には抵抗２５と２７によ
り分圧した電比が出力される。従って、抵抗２５と２７
の抵抗比を出力電圧が最大設定電圧となるように設定し
、抵抗２５と２６の抵抗比は直皮等による電圧変化な見
込んた分、出力電圧が最大設定電圧より低くなるように
設定している。取小設定電圧出力部についても肉様に、
ロック時は抵抗３０と６２の分圧電圧か出力され、アン
ロック時は抵抗６０と３１の分圧゛ぼ圧が出力されるこ
とから、抵抗５０と５２の抵抗比を最小設定電圧に設定
し、抵抗３０と３１の抵抗比を温度等による電圧変化分
、最小設定電圧よりも高く設定することにより、抛度に
より微調制御手段１の出力電圧が変化してもｐＬＬ回路
のロックがはずれることｋまない。

第７凶に本発明のＰＬＬシンセサイザ装置なＹＩＧ共振
器を用いた発振し路の周波数制御に適用した一実施例を
示す。１句−において、第１−〜第６図と陶じ懺能を有
するものは回−記号を何して説明を略す。３８は可変分
周器１４　、１５の分周比を決める選局データ信号入力
亀子、５９は各回路にバイアスを供給するバイアス供給
嗣子、４０はＶＣＯ５の発娠佃′号出力端子、４１はＹ
ＩＧ尭振益、４２は粗駅電圧劇定回路、４５はスイッチ
回路、４４は制御電流出力回路である。基準信号源１５
およびＹＩＧ発振器４１の発振信号はそれぞれ分周器１
４および１５により、端子６８より入力された選局テー
タ侶号により設定された分周比で分周され位相比較器１
６に入力、囚佃号の周波数差に応じて出力される誤差信
号はループフィルタ１７により積分され、ＹＩＧ発振器
４１の微調制御用のＦＭコイルに入力１、コイルを流れ
る電流を制御づ−ることで発振周波数を制御ラーる。こ
のループフィルタより出力される制御電圧は回時ｖｃ１
ｈＬ圧比較器２０の電圧比較端子にも入力、基早電圧発
生画路２１と電圧比較され基準電圧範囲外の時は切快信
号発生−路３０カウンタ６のリセット端子を低電位とす
る。この時、カウンタ６は趣準信＋ｊ諒１３の信号をカ
ウントし、出力を次段のカウンタ７に入力、カウンタ７
のカウント出力をデコーダ８のコード入力端子に入力、
テコーダ出力をスイッチ回路４３に入力することで粗調
電圧設定回路４２の電圧を順次選択し、制御電流出力回
路４４によりＹＩＧ発振器４１の粗調用メインコイルの
電流を制御１−ることでづも振周波数をステップ的に可
変する。ループフィルタ１７の出力電圧が基準電圧範囲
外となった時はＰＬＬ回路がロックしたとみなし、電圧
比較器２０の出力電圧は晶レベルとなり、カウンタ６は
リセット状態となり、カウンタ７には入力信号が入らな
いので粗調電圧はそのまま保持され、自動的に選局が行
なわれる。

〔見切の効果〕

本発明によれは、ｐＬＬ回路のロック／アンミックの判
定により粗１１ｉ１　’＆圧切換イｉ号を発生させるカ
ウンタを制御し、自動的に粗調電圧を切換えて退局を行
ムうことができ、選局回路からのバンド切部（Ｗ　ＪＰ
ｊが不安となることから回路の簡略化が図れるとともに
、ＶＣＯの各バンドに対する発振周波畝調蟹が不要とな
り、使い勝手の良いＰＬＬシンセサイザＭｉが提供でき
る。また、ＰＬＬ回路のロック判定を微調制御電圧によ
り行ない、ロックと判定１−る規阜電圧範囲をアンロッ
ク時は狭くすることにより、温Ｊｉ笈化によりＰＬＬ回
路がアンロック状態となるのを防止することができる。

４、回向の簡単な読切 第１−は本発明の一実施例としてのＰＬＬシンセサイザ
装置を示すブロック図、第２幽は第１図における要部の
具体例を示す１０ツク−１第３図。

側４図はそれぞれ第１囚における他の要部の具体例を示
すブロック−１第５図は第１図における更に別の要部の
具体例を示すブロック卸、第６図は第４図における基準
電圧発生ｌ！２１路の温度変化を考慮に入れた場合の具
体例を示す回路−１第７−は本見切にかかるＰＬＬシン
セサイザ装置をＹＩＧ発振器の制御回路に適用した実施
例を示す囲路図、である。

符号の説明 １・・・微−制御手段　　　２・・・ロック判定手段６
・・・切換信号発生手段　４・・・粗調制御手段５・・
・〆ＣＯ６，７・・・カウンタ １６・・・位相比較器　　　　１７・・・ループフィル
タ１８・・・Ｑｙり／アンミック検出回路２０・・・電
圧比較器　　　　２１・・・基準電圧晃生卸路弔 図 第 乙 図 特開平３−９１３２０　（８）

Claims (1)

1. 【特許請求の範囲】 １、基準信号源（１３）の分周出力と或る制御電圧を印
   加されて発振動作をしている電圧制御発振器（５）の発
   振信号の分周出力とを位相比較器（１６）で比較して得
   られる誤差出力をループフィルタ（１７）を介して前記
   電圧制御発振器（５）に前記制御電圧として帰還するＰ
   ＬＬ回路からなる前記電圧制御発振器（５）に対する第
   １の発振周波数制御手段（１）と、 前記電圧制御発振器（５）に対する制御電圧として予め
   設定された複数の制御電圧を切り換えて印加することに
   よりその発振周波数を制御する前記電圧制御発振器（５
   ）に対する第２の発振周波数制御手段（４）と、 前記第１の発振周波数制御手段（１）におけるＰＬＬ回
   路がロック状態にあるか否かを判定するロック判定回路
   （２）と、該ロツク判定回路（２）においてロツク状態
   が判定されないとき、その旨の判定出力を受けると前記
   第２の発振周波数制御手段（４）を制御して前記電圧制
   御発振器（５）に対する制御電圧をそれまで印加されて
   いた電圧から他の電圧に切り換えさせる切換信号発生回
   路（３）と、を具備して成ることを特徴とするＰＬＬシ
   ンセサイザ装置。 ２、請求項１に記載のＰＬＬシンセサイザ装置において
   、前記切換信号発生回路（３）は、少なくともカウンタ
   回路を含み、該カウンタ回路のカウント終了時点に至る
   まで前記ＰＬＬ回路がロックした旨の信号を与えられな
   いとき、前記第２の発振周波数制御手段（４）を制御し
   て前記電圧制御発振器（５）に対する制御電圧をそれま
   で印加されていた電圧から他の電圧に切り換えさせ、前
   記カウンタ回路のカウント終了時点に至るまでに前記Ｐ
   ＬＬ回路がロックした旨の信号を与えられたときは、最
   終段カウンタに入力されるカウント信号を遮断すること
   により、前記電圧制御発振器（５）に対する制御電圧を
   それまで印加されてた電圧に維持することを特徴とする
   ＰＬＬシンセサイザ装置。 ３、請求項１に記載のＰＬＬシンセサイザ装置において
   、前記ロツク判定回路（２）は、前記ＰＬＬ回路におけ
   る電圧制御発振器（５）に対する制御電圧を取り出して
   基準電圧発生源（２１）からの基準電圧と比較する比較
   器（２０）と、その比較の結果からロックの有無を判定
   する手段と、から成ることを特徴とするＰＬＬシンモサ
   イザ装置。 ４、請求項３に記載のＰＬＬシンセサイザ装置において
   、前記基準電圧発生源（２１）は、そこから発生する基
   準電圧の範囲を、前記ＰＬＬ回路がアンロツク時には狭
   くし、ロツク時には広げる如き電圧発生源から成ること
   を特徴とするＰＬＬシンセサイザ装置。