KR100536937B1 - 주파수 합성기 - Google Patents

주파수 합성기 Download PDF

Info

Publication number
KR100536937B1
KR100536937B1 KR10-2003-0053329A KR20030053329A KR100536937B1 KR 100536937 B1 KR100536937 B1 KR 100536937B1 KR 20030053329 A KR20030053329 A KR 20030053329A KR 100536937 B1 KR100536937 B1 KR 100536937B1
Authority
KR
South Korea
Prior art keywords
frequency
signal
delay
voltage controlled
input signal
Prior art date
Application number
KR10-2003-0053329A
Other languages
English (en)
Other versions
KR20050014926A (ko
Inventor
이준석
황명운
Original Assignee
(주)에프씨아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에프씨아이 filed Critical (주)에프씨아이
Priority to KR10-2003-0053329A priority Critical patent/KR100536937B1/ko
Publication of KR20050014926A publication Critical patent/KR20050014926A/ko
Application granted granted Critical
Publication of KR100536937B1 publication Critical patent/KR100536937B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명, 주파수 변환기는 주어진 깨끗한 입력 신호를 지연 고정 루프를 사용하여 고정 시키고 이에 따라 얻어진 전압 제어 신호를 환상 구조의 단위 셀들로 구성된 전압 제어 발진기에 제공하여 입력 주파수에 대하여 다양한 비율을 가지는 출력 주파수를 생성한다.

Description

주파수 합성기{Frequency Synthesizer}
본 발명은 주파수 합성기에 관한 것으로서, 특히 지연 고정 루프를 이용한 주파수 합성기에 관한 것이다.
오늘날 무선통신 기술은 전자통신산업 분야에 있어서 급속한 성장을 거듭하고 있다. 통신의 궁극적인 목적인 언제, 어디서나, 누구에게나 바로 정보를 전달할 수 있도록, 개인 휴대용 무선통신 기술에 대한 지속적인 연구 개발은 질적인 면과 양적인 면에서 혁신적인 변화를 일으키고 있다.
무선통신 시스템을 구성하는 각 블록(block)은 그 위치에 따라 다양한 사양들을 요구한다. 무선통신이 발달함에 따라 그 사양들은 종래 몇 가지를 만족하는 것에 그치는 것이 아니라 모든 사양들에 높은 완성도를 요구하며 날로 복잡해져가고 있다. 무선통신 시스템의 수신부는 무선주파수(RF) 신호를 전달받고 증폭, 여파(filter) 및 처리(process)가 손쉬운 더 낮은 주파수를 가지는 신호로 변환한다. 이와 같은 주파수 변환은 주파수 혼합기(mixer)에서 이루어진다. 주파수 혼합기를 구동시키기 위하여 적절한 주파수를 갖는 지역주파신호(LO)를 필요로 하게 된다. 이 지역주파신호는 일반적으로 주파수 합성기에 의해 만들어진다.
이와 같은 주파수 합성기는 통상적적으로 위상 고정 루프를 이용한 방식과 지연 고정 루프를 이용한 주파수 합성기가 사용되고 있다.
도 1은 위상 고정 루프(PLL: Phase-Locked Loop)를 이용한 통상적인 주파수 합성기(100)를 도시한다. 종래 위상 고정 루프를 이용한 주파수 합성기(100)는, 소정 주파수(f1)를 갖는 입력 신호의(Fin)와 궤환 신호(Ffeedback)의 위상차를 검출하는 위상 검출기(PD : Phase Detector)(110)와, 위상 검출기(110)에서 검출된 주파수차에 따라 제어 신호(controlled signal)를 출력하는 루프 필터(LF : Loop Filter) (120)와, 루프 필터(120)의 제어 신호에 발진되어, 소정 주파수(f2)의 신호(Fout)를 출력하는 전압 제어 발진기(VCO : Voltage Controlled Oscillator)(130)와, 전압 제어 발진기(123)에서 출력된 신호의 주파수를 분주하여 위상 검출기(110)로 궤환시키는 분주기(140)를 포함한다. 위상 검출기(110)는 익스클로시브 오아게이트(XOR), JK플리플롭으로 구현된다. 분주기(140)는 간단하게 T 플리플롭으로 구성되고, 루프 필터(120)는 저대역통과필터(Low Pass Filter)로 캐패시터와 저항으로 이루어진다.
이와 같이 구성된 종래 위상 고정 루프를 이용한 주파수 합성기의 동작은 다음과 같다. 먼저, 소정 주파수(f1)를 갖는 신호(Fin)가 입력되면, 위상 검출기(110)는 입력 신호(Fin)와 궤환 신호(Ffeedback)의 위상차를 검출하고, 루프 필터(120)는 검출된 위상차에 대응되어 제어 신호를 출력한다. 이어서, 전압 제어 발진기(130)는 루프 필터(120)의 제어 신호에 발진되어 소정 주파수(f2)를 갖는 신호(Fout)를 출력하고, 분주기(140)는 전압 제어 발진기(130)에서 출력된 신호의 주파수를 분주하여 위상 검출기(110)로 궤환시키는 동작을 반복한다.
이와 같은 동작의 반복을 통해서 입력 신호(Fin)와 궤환 신호(Ffeedback)가 정확하게 고정(Locking)되면, 이에 따른 제어 신호에 의해서 전압 제어 발진기(130)에서 소정 주파수(f2)를 가지는 신호(Fout)가 출력된다.
하지만, 이와 같은 종래 위상 고정 루프를 이용한 주파수 합성기의 경우, 출력 신호(Fout)의 주파수(f2)는 그 주파수 대역 또는 그 주파수(f2)를 2의 승수(2N)(여기서 N은 분주기(140)를 구성하는 플립플롭의 개수)로 나눈 주파수 대역을 가진 신호만을 합성할 수 있다.
도 2는 대한민국특허출원번호 제1997-0005133호에 개시된 종래 지연 고정 루프(Delayed Locked Loop)를 이용한 주파수 배가기(200)를 도시한다. 도 2를 참조하여, 종래 지연 고정 루프를 이용한 주파수 합성기(200)는 입력 신호(Fin)와 궤환 신호(Ffeedback)의 위상차를 검출하는 위상 검출기(210)와, 위상 검출기(210)에서 검출된 위상차에 따라 제어 신호를 출력하는 루프 필터(220)와, 루프 필터(220)의 제어 신호에 따라 입력 신호(Fin)의 지연율을 가변시켜 상기 위상 검출기(210)로 궤환시키는 전압 제어 지연기(230)(VCDL : Voltage-Controlled Delay Line), 전압 제어 지연기(230) 및 입력 신호(Fin)를 논리연산하여 출력 신호(Fout)를 발생하는 논리연산수단(240)을 포함한다. 전압 제어 지연기(230)는 소정 개수(4개)의 단위 지연 셀로 구성된다. 논리연산수단(240)은 배타적논리합게이트로 구성된다.
이와 같이 구성된 종래 지연 고정 루프를 이용한 주파수 합성기의 동작은 다음과 같다. 먼저, 주파수(f1)를 갖는 신호가 입력되면, 위상 검출기(210)는 입력 신호(Fin)와 전압 제어 지연기(230)로부터 궤환되는 궤환 신호(Ffeedback)의 위상차를 검출하고, 루프 필터(220)는 검출된 위상차에 대응되어 제어 신호를 전압 제어 지연기(230)로 출력한다.
전압 제어 지연기(230)의 지연 셀들은 각각 루프 필터(220)에서 출력된 제어 신호에 따라 상기 입력 신호의 지연율을 조정하여 위상에 변화를 주게 된다. 즉, 각 지연 셀들은 한주기의 신호를 4분주한 위상의 신호를 각각 출력하게 된다. 이에 따라, 입력 신호(Fin) 및 1/4주기의 차이가 나는 지연 셀의 출력을 배타적논리합게이트(XOR)를 통하여 논리연산함으로써, 입력 신호(Fin)의 주파수의 2배의 주파수를 갖는 신호를 형성한다..
그러나, 종래 지연 고정 루프를 이용한 주파수 합성기(200)는 종래 위상 고정 루프를 이용한 구조에 비하여 간단하지만, 배타적논리합게이트(XOR)를 가지고 있는 단점에 의해 듀티(Duty) 문제를 해결할 수 없다. 또한, 이 같은 종래 지연 고정 루프를 이용한 주파수 합성기(200) 역시 종래 위상 고정 루프를 이용한 주파수 합성기와 마찬가지로, 출력으로 얻을 수 있는 신호의 주파수 대역이 입력 신호의 주파수 대역보다 큰 대역의 신호(예컨대 입력 신호 주파수의 2배)로 제한되며 유연하지 못하다.
이에 본 발명은 입력 신호로부터 보다 유연하게 출력 신호의 주파수를 설정할 수 있는 합성할 수 있는 주파수 합성기를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 주파수 합성기는 지연 고정 루프를 사용하여 입력 신호를 소정 기간 지연시키고 이에 따라 고정된 제어 신호를 전압 제어 발진기에 제공하는 것을 일 특징으로 한다.
전압 제어 발진기는 환상 형태의 단위 셀들로 구성된다. 이에 따라 지연 고정 루프를 구성하는 단위 지연 셀들 및 제어 발진기를 구성하는 단위 셀들의 비율에 의존하는 주파수를 가지는 신호를 발생할 수 있다.
지연 고정 루프는 입력 신호와 궤환 신호의 위상차를 검출하는 위상 검출기와, 상기 위상 검출기에 의해 검출된 위상차에 근거하여 제어 신호를 출력하는 루프 필터와, 상기 제어 신호에 따라 상기 입력 신호의 지연율을 가변시켜 상기 위상 검출기로 궤환시키는 전압 제어 지연기를 포함한다.
예컨대, 전압 제어 지연기는 입력 신호에 직렬로 연결된 N개의 단위 지연 셀들로 구성되고, 전압 제어 발진기가 환형 구조로 연결된 M개의 단위 셀들로 구성되면, 전압 제어 발진기는 입력 신호의 주파수의 (N/M) 배에 해당하는 주파수를 갖는 신호를 출력한다.
따라서, 전압 제어 지연기의 단위 지연 셀들의 개수 및 전압 제어 발진기의 단위 셀들의 개수를 적절히 조절함으로써, 유연성 있게 다양한 주파수를 가지는 출력 신호를 생성할 수 있다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다.
도 3은 본 발명에 따른 주파수 합성기를 개략적으로 도시하는 블록도이다. 도 3을 참조하여, 본 발명에 따른 주파수 합성기(300)는 입력 신호(Fin)를 소정 시간 지연시키는 지연 고정 루프(305), 지연 고정 루프(305)에 의해 고정된 제어 전압(Vcon)에 따라 발진되어 소정 주파수의 신호(Fout)를 출력하는 전압 제어 발진기(340)를 포함한다. 지연 고정 루프(305)는 입력 신호(Fin)와 궤환 신호(Ffeedback)의 위상차를 검출하는 위상 검출기(310)와, 위상 검출기(310)에서 검출된 위상차에 따라 제어 신호(Vcon)를 출력하는 루프 필터(320)와, 루프 필터(320)의 제어 신호에 따라 입력 신호(Fin)의 지연율을 가변시켜 상기 위상 검출기(310)로 궤환시키는 전압 제어 지연기(330)(VCDL : Voltage Controlled Delay Line)를 포함한다. 전압 제어 지연기(330)는 입력 신호의 지연율을 가변시키는 다수 개(N)(DC(1), DC(2), DC(3), ..., DC(N-1) ~ DC(N))의 단위 지연 셀들로 구성된다.
전압 제어 발진기(340)는 루프 필터(320)에 의한 고정된 제어 신호(Vcon)를 공급 받아 동작하는 환상 형태의 다수 개의 단위 셀들(M)(C(1), C(2), C(3), ..., C(M-1), C(M))로 구성된다. 전압 제어 발진기(340)를 구성하는 단위 셀들 (C(1), C(2), C(3), ..., C(M-1), C(M))은 전압 제어 지연기(330)를 구성하는 지연 단위 셀들 (DC(1), DC(2), DC(3), ..., DC(N-1) ~ DC(N))과 동일한 구조를 가진다.
이와 같은 구성을 가지는 본 발명의 주파수 합성기(300)의 동작에 대하여 설명을 한다. 소정 주파수(예컨대 f1, 주기 T1)를 갖는 신호(Fin)가 입력되면 위상 검출기(310)는 입력 신호(Fin)와 전압 제어 지연기(330)로부터 궤환되는 신호(Ffeedback)의 위상차를 검출한다. 루프 필터(320)는 위상 검출기(310)에 의해 검출된 위상차에 대응되는 제어 신호(Vcon)를 전압 제어 지연기(330)로 출력한다. 전압 제어 지연기(330)를 구성하는 각각의 단위 지연 셀들(DC(1), DC(2), DC(3), ..., DC(N-1) ~ DC(N))은 루프 필터(320)에서 출력되는 제어 신호(Vcon)에 의해 제어되어 기본 지연량을 조절함으로써, 전체적으로 전압 제어 지연기(330)에서 출력되는 신호의 주파수를 조절한다. 상기 전압 제어 지연기(330)의 출력은 다시 위상 검출기(310)로 입력된다. 이와 같은 과정은 전체 지연 고정 루프가 고정(locking) 될 때까지 반복된다.
전체 루프가 고정되면, 각 단위 지연 셀들(DC(1), DC(2), DC(3), ..., DC(N-1) ~ DC(N)) 각각의 단위 지연 시간은 T1/N이 되고 이를 반영하여 루프 필터(320)의 출력인 제어 전압(Vcon)은 고정(locking)된다. 이 같이 고정된 제어 전압(Vcon)이 전압 제어 발진기(340)를 구성하는 환상 형태의 각각의 단위 셀들(C(1), C(2), C(3), ..., C(M-1), C(M))에 제공된다. 한편, 전압 제어 발진기(340)는 환상 형태로 연결되어 있는 M개의 단위 셀들로 구성되어 있기 때문에, 그 단 위 셀 개수(M) 만큼의 입력 신호(즉, 고정된 제어 전압)의 지속시간(duration)이 증가한다. 따라서, 전압 제어 발진기(340)에서 출력되는 출력 신호(Fout)의 주파수(f2)는 (N/M)*f1 이 된다.
이상의 본 발명에 따르면, 전압 제어 지연기(330) 및 전압 제어 발진기(340)을 구성하는 셀들의 개수를 적절히 조절함으로써 다양한 대역폭의 주파수를 만들거나 변화시킬 수 있다.
뿐만 아니라 출력 신호가 전압 제어 발진기(340)에서 직접 나오게 되므로 신호의 모양 또한 왜곡되지 아니하고 깨끗하다.
이제까지 본 발명에 대하여 그 바람직한 실시예(들)를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 본 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
도 1은 종래 위상 고정 루프를 이용한 주파수 합성기를 도시한다.
도 2는 종래 지연 고정 루프를 이용한 주파수 배가기를 도시한다.
도 3은 본 발명의 실시 예에 따른 주파수 합성기를 도시한다.
* 도면의 주요 부분에 대한 부호의 설명
300 : 주파수 합성기 305 : 지연 고정 루프
310 : 위상 검출기 320 : 루프 필터
330 : 전압 제어 지연기 340 : 전압 제어 발진기

Claims (5)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 입력 신호와 궤환 신호의 위상차를 검출하는 위상 검출기;
    상기 위상 검출기에 의해 검출된 위상차에 근거하여 제어 신호를 출력하는 루프 필터;
    상기 제어 신호에 따라 상기 입력 신호의 지연율을 가변시켜 상기 위상 검출기로 궤환시키는 전압 제어 지연기; 그리고,
    상기 루프 필터에서 출력되는 고정된 제어 신호에 따라 상기 입력 신호의 주파수를 변환시키는 전압 제어 발진기를 포함하되,
    상기 전압 제어 지연기는 상기 입력 신호에 직렬로 연결된 N개의 단위 지연 셀들로 구성되고,
    상기 전압 제어 발진기는 환형 구조로 연결된 M의 단위 셀들로 구성되어 상기 고정된 제어 신호에 의해 동작하여 상기 입력 신호의 주파수의 (N/M) 배에 해당하는 주파수를 갖는 신호를 출력하는 것을 특징으로 하는 주파수 합성기.
KR10-2003-0053329A 2003-08-01 2003-08-01 주파수 합성기 KR100536937B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0053329A KR100536937B1 (ko) 2003-08-01 2003-08-01 주파수 합성기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0053329A KR100536937B1 (ko) 2003-08-01 2003-08-01 주파수 합성기

Publications (2)

Publication Number Publication Date
KR20050014926A KR20050014926A (ko) 2005-02-21
KR100536937B1 true KR100536937B1 (ko) 2005-12-14

Family

ID=37225779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0053329A KR100536937B1 (ko) 2003-08-01 2003-08-01 주파수 합성기

Country Status (1)

Country Link
KR (1) KR100536937B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813528B1 (ko) 2006-06-27 2008-03-17 주식회사 하이닉스반도체 지연 고정 루프의 딜레이 라인 및 그 딜레이 타임 제어방법
KR100834393B1 (ko) 2006-10-31 2008-06-04 주식회사 하이닉스반도체 클럭 데이터 복원장치.

Also Published As

Publication number Publication date
KR20050014926A (ko) 2005-02-21

Similar Documents

Publication Publication Date Title
US6704383B2 (en) Sample and hold type fractional-N frequency synthesizer
US11057040B2 (en) Phase-locked loop circuit and clock generator including the same
US6791379B1 (en) Low jitter high phase resolution PLL-based timing recovery system
US6346861B2 (en) Phase locked loop with high-speed locking characteristic
US4720688A (en) Frequency synthesizer
US7372340B2 (en) Precision frequency and phase synthesis with fewer voltage-controlled oscillator stages
US7323942B2 (en) Dual loop PLL, and multiplication clock generator using dual loop PLL
US7915935B1 (en) Communication systems w/counter-based frequency centering for mm-wave frequency bands
US7751521B2 (en) Clock and data recovery apparatus
US4271531A (en) Frequency synthesizer
JP2008160594A (ja) 時間デジタル変換装置およびデジタル位相同期ループ装置、受信機
EP1371167B1 (en) Fractional-n frequency synthesizer with fractional compensation method
US6525612B2 (en) Mode control of PLL circuit
US7295824B2 (en) Frequency multiplier pre-stage for fractional-N phase-locked loops
US7129789B2 (en) Fast locking method and apparatus for frequency synthesis
JPH04507333A (ja) 位相検波器
KR100536937B1 (ko) 주파수 합성기
US10447253B2 (en) High performance PLL based on PVT independent stable oscillator
KR0149126B1 (ko) 혼합형 주파수 합성기
JPH0993125A (ja) Ｐｌｌシンセサイザ回路
JP2003087117A (ja) Ｐｌｌ回路
US7471126B2 (en) Phase locked loop utilizing frequency folding
WO2000035094A1 (en) Low jitter high phase resolution pll-based timing recovery system
JPH1070457A (ja) Ｐｌｌ回路
US7123100B2 (en) Divider circuit and oscillating circuit including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131209

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141208

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151207

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161201

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171127

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181203

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20191126

Year of fee payment: 15