JPH0389629A - アナログ―デジタルコンバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【ｖ！１要】 ＭＯ３ＬＳＩで実現されるアナログ−デジタルコンバー
タに関し、 アナログ−デジタルコンバータの動作電源の電圧範囲と
同一の電圧範囲を持つ広い範囲のアナログ入力電圧を入
力でき、この広い範囲のアナログ入力電圧を高精度・高
速にデジタル値に変換することができるアナログ−デジ
タルコンバータを提供することを目的とし、 入力電圧の電圧レベルを変更する電圧変換器と、少なく
とも前記電圧変換器により変更された変更電圧と基準電
圧とを比較する比較手段と、前記比較手段の比較結果を
記憶する記憶手段と、前記電圧変換器により変更された
変更電圧を次の電圧変換のために一時保持する保持手段
と、アナログ入力電圧と前記保持手段が保持した変更電
圧の一方を前記入力電圧として、少なくとも前記電圧変
換器に切替え入力する切替手段と、前記アナログ入力電
圧を入力電圧として入力した後は前記保持手段が保持し
た変更電圧が入力されるように前記切替手段を制御する
とともに、前記電圧変換器及び保持手段の変更電圧の出
力タイミングを制御し前記電圧変換器の変更電圧を逐次
前記比較手段にて比較させる制御手段とからなるアナロ
グ−デジタルコンバータにおいて、 前記電圧変換器を、前記アナログ入力電圧のレベルを、
同アナログ入力電圧に対する変更電圧が電圧変換器の動
作電源の正常動作電圧範囲に減衰するように変更する減
衰手段と、前記変更電圧のレベルを、前記比較手段の比
較結果に基づき前記正常動作電圧範囲で変更するレベル
変更手段とから構成した。 ［産業上の利用分野］ 本発明はＭＯ３ＬＳＩで実現されるアナログ−デジタル
コンバータに係り、詳しくは循環比較型アナログ−デジ
タルコンバータに関するものである。 近年、産業機器及び民生機器等の高度化に伴い、高精度
・高速で安価なアナログ−デジタルコンバータ（以下、
Ａ／Ｄコンバータという）が要求されている。特にマイ
クロコントローラへの高精度・高速なＡ／Ｄコンバータ
内蔵の要求が強い。 マイクロコントローラはＭＯ５ＬＳＩで構成されており
、その動作電源は５ボルト及びＯボルトの２本となって
いる。このため、ＭＯ３ＬＳＩ上に５ボルト及びＯボル
トの２つの電源で動作し、高範囲、高精度及び高速にＡ
／Ｄ変換が可能なＡ／Ｄコンバータを構成する必要があ
る。

【従来の技術】

従来、ＭＯ３ＬＳＩ上で実現されているＡ／Ｄコンバー
タとして循環比較型Ａ／Ｄコンバータといわれるものが
ある。これは第６図に示すように、入力電圧Ｖｌと比較
電圧Ｖｆとを比較して比較結果Ａ（１又はＯ）を出力す
るコンパレータｌと、コンパレータ１の比較結果Ａをデ
ジタル変換値の最上位ビットより順次記憶するシフトレ
ジスタ２と、コンパレータ１の比較結果Ａに基づいて入
力端子Ｖｌの電圧レベルを変換する電圧変換器３と、電
圧変換器３より出力された変更電圧ｖＯを次の電圧変換
のために一時保持するサンプリングホールド回路４と、
アナログ入力電圧ＡＶと前記サンプリングホールド回路
４に保持された変更電圧ｖＯとを切替えて入力電圧Ｖｌ
としてコンパレータｌ及び電圧変換器３に入力する切替
スイッチ５とにより構成されている。 そして、まず、切替スイフチ５をアナログ電圧入力側Ｘ
に切替えてアナログ入力電圧ＡＶを入力電圧Ｖｌとして
入力し、コンパレータｌにより入力電圧ｖＩと比較電圧
Ｖｆとを比較して比較結果Ａ（１又は０）を出力し、シ
フトレジスタ２にその比較結果Ａをデジタル変換値の最
上位ビット（ＭＳＢ）として記憶させる。 一方、アナログ入力電圧ＡＶを入力電圧Ｖｌとして入力
した電圧変換器３は前記比較結果Ａとこの入力電圧Ｖｌ
　　（＝ＡＶ）とを用いて以下の式（１）に基づく変更
電圧ｖＯをサンプリングホールド回路４に出力し、同ホ
ールド回路４にて一時保持させる。 ＶＯ＝２Ｖ　Ｉ−Ａ・ＶＲ・・・　（１）なお、ＶＲは
基準電圧である。 次に、切替スイッチ５を変更電圧入力側Ｙに切替えて変
更電圧Ｖ○を新たな入力端子ＶＩとして入力し、コンパ
レータ１によりその入力電圧ＶＩと比較電圧Ｖｆとを比
較して比較結果Ａ（１又は０〉を出力し、シフトレジス
タ２にその比較結果Ａをデジタル変換値の第２３Ｂとし
て記憶させる。 電圧変換器３は前記と同様にこの比較結果Ａと入力電圧
Ｖｌとを用い、前記式Ｔｌ）に基づく新たな変更電圧■
０をサンプリングホールド回路４に出力する。 以後、シフトレジスタ２にデジタル変換値の最下位ピッ
）　（ＬＳＢ）が記憶されるまで、前記と同様にしてサ
ンプリングホールド回路４に一時保持された変更電圧Ｖ
Ｏを入力端子Ｖｔとして入力し、コンパレータｌによる
比較結果Ａの出力及び電圧変換器３による電圧変換を行
なうようになっている。 ［発明が解決しようとする課題］ ところで、入力電圧Ｖｌに対して弐（１１に従った変更
電圧ｖＯを出力する電圧変換器３はコンデンサ（容量）
とＭＯＳオペアンプで構成されている。 そして、その動作電源をＡ　Ｖ　ｃｃ　、　−Ａ　Ｖ　
ｃｃとし、基準電圧ＶＲをＡ　Ｖ　ｃｃと等しくし、入
力電圧ＶｌにＡ　Ｖ　ｃｃ〜−Ａ　Ｖ　ｃｃの電圧を印
加した場合、前記式＋１）から明らかなように出力電圧
ＶＯが理論上、ＡＶｃｃ〜−Ａ　Ｖ　ｃｃの値をとるこ
とになる。動作電源の２分の１　（ＡＶｃｃ／２〜−Ａ
Ｖｃｃ／２）以上の変更電圧ＶＯとなる入力電圧ＶＩ（
アナログ入力電圧ＡＶ）はＭＯＳオペアンプの特性上変
換できない。 即ち、電圧変換器３は、例えば動作電源がＡＶｃｃ〜−
Ａ　Ｖ　ｃｃの場合、アナログ入力電圧がＡ　Ｖ　ｃｃ
／２〜−Ａ　Ｖ　ｃｃ　／　’ｌの電圧範囲を越えると
正常に変換できなくなる。従って、従来のＡ／Ｄコンバ
ータではＡ／Ｄコンバータの動作電源の電圧範囲と同一
の電圧範囲を持つアナログ入力電圧を入力することがで
きないという問題点があった。 このような問題点は２つのコンパレータを用い、異なる
２つの比較電圧と入力電圧Ｖｌとを比較して、その２つ
の比較結果に基づいて電圧変換器３の変更電圧ＶＯを制
御する、いわゆる三値制御による循環比較型Ａ／Ｄコン
バータにおいても同様な問題を有していた。 本発明は上記問題点を解決するためになされたものであ
って、その目的はアナログ−デジタルコンバータの動作
電源の電圧範囲と同一の電圧範囲を持つ広い範囲のアナ
ログ入力電圧を入力でき、この広い範囲のアナログ入力
電圧を高精度・高速にデジタル値に変換することができ
るアナログ−デジタルコンバータを提供することにある
。 ［課題を解決するための手段］ 第１図は本発明の原理説明図である。 電圧変換器１１は減衰手段１２とレヘル変更手段１３と
からなり、入力端子がアナログ入力端子の場合にはその
電圧範囲が同電圧変換器１１の動作電源の正常動作電圧
範囲に減衰するようにアナログ入力電圧を変更し、入力
電圧が同電圧変換器１１による変更電圧である場合には
減衰された正常動作電圧範囲内で変更電圧のレベルを変
更する。 比較手段１４は少なくとも電圧変換器１１により変更さ
れた変更電圧と比較電圧とを比較する。記憶手段１５は
比較手段１４の比較結果を記憶する。 保持手段１６は電圧変換器１１により変更された変更電
圧を次の電圧変換のために一時保持する。 切替手段１７はアナログ入力電圧と保持手段１６が保持
した変更電圧の一方を入力電圧として、少なくとも電圧
変換器１１に切替え入力する。 制御手段１８は最初に電圧変換器１１に入力される入力
電圧がアナログ入力電圧となるように、以降、電圧変換
器１１に入力される入力電圧が保持手段１６に保持され
た変更電圧となるように切替手段１７を切替制御すると
ともに、保持手段１６への変更電圧の保持及び保持手段
１６からの変更電圧の出力を制御し、さらに電圧変換器
１１による入力電圧の電圧レベル変更を制御する。 る。 ［作用１ アナログ−デジタル変換時において、最初に、制御手段
１８にて切替手段１７がアナログ入力側に切替えられて
アナログ入力電圧が電圧変換器１１に入力され、減衰手
段１２によりそのアナログ入力電圧の電圧範囲が同電圧
変換器１１の動作電源の正常動作電圧範囲に減衰するよ
うにアナログ入力端子のレベルが変更される。アナログ
入力電圧が入力された以降、制御手段１８にて切替手段
１７は変更電圧入力側に切替えられ、変更電圧が電圧変
換器１１に入力され、レベル変更手段１３により比較手
段１４の比較結果に基づいてその入力電圧の電圧レベル
が変更される。 従って、アナログ入力端子の電圧範囲を電圧変換器１１
の動作電源の電圧範囲であって、電圧変換器１１が正常
に電圧変換を行なうことができる正常動作電圧範囲に減
衰させることができ、電圧変換器１１の動作電源の電圧
範囲と同一の電圧範囲をもつアナログ入力電圧をデジタ
ル値に高精度・高速に変換することができる。 ［実施例］ 以下、本発明を具体化した一実施例を第２〜４図に従っ
て説明する。 第２図は本発明を三値制御による循環比較型Ａ／Ｄコン
バータに具体化した一実施例を示す概略構成図、第３図
は電圧変換器を示す電気回路図、第４図は電圧変換器の
作用説明図であり、第１図と同様のｉｔ威については同
一の符号を付して説明する。 第２図に示すように、電圧変換器１１の入力側には切替
スイッチ１７が接続され、このスイッチ１７にて電圧変
換器１１はアナログ入力電圧ＡＶ又は同電圧変換器１１
にて変更された変更電圧ＶＯを入力電圧Ｖｌとして入力
する。！圧変換器１１の出力側には保持手段としてのサ
ンプリングホールド回路１６が接続され、電圧変換器１
１の出力電圧ＶＯを一時保持する。 又、比較手段としての２つのコンパレータ１４ａ。 １４ｂは互いに並列に接続され、両コンパレータ１４ａ
、１４ｂの非反転入力端子には入力電圧Ｖｌが、一方、
反転入力端子にはそれぞれ比較電圧９ＡＶｃｃ／１６．
７ＡＶｃｃ／１６が入力されている。そして、コンパレ
ータ１４ａは比較電圧９ＡＶｃｃ／１６と入力電圧Ｖｌ
との大きさを比較し、入力電圧ｖｒが比較電圧９ＡＶｃ
ｃ／１５以上であると比較結果Ａ１として「１」を出力
し、比較電圧９ＡＶｃｃ／１６未満であると「０」を出
力するようになっている。又、コンパレータ１４ｂは入
力電圧Ｖｌが比較電圧？ＡＶｃｃ／１６以上であると比
較結果Ａ２として「１」を出力し、比較電圧７ＡＶｃｃ
／１６未満であると「０」を出力するようになっている
。 第３図は電圧変換器１１を示し、並列に接続された９つ
の容量が等しいコンデンサ０１〜Ｃ９及びスイッチ２１
〜３３からなるスイソチトキャバシタ回路と、全コンデ
ンサ０１〜Ｃ９に接続されたオペアンプ３４とから構成
されている。オペアンプ３４には動作電源として単電源
ＡＶｃｃが用いられ、非反転入力端子にはＡＶｃｃ／２
が入力されている。又、同アンプ３４の出力端子と反転
入力端子との間には出力電圧ＶＯを負帰還させるための
帰還スイッチ３５が設けられている。 制御回路１８は外部よりＡＤ変換スタート信号を入力し
、まず、電圧変換器１１に入力される入力端子Ｖｌがア
ナログ入力電圧ＡＶとなるように切替スイッチ１７をア
ナログ入力端Ｘに切替える。 又、制御回路１８は電圧変換器１１の帰還スイッチ３５
を閉路させて出力電圧ＶＯを負帰還させるとともに、各
スイッチ２１〜３３を切替えてコンデンサ０１〜Ｃ４に
入力電圧Ｖｌとしてアナログ入力電圧ＡＶを、コンデン
サＣ５，Ｃ６に電源Ａ　Ｖ　ｃｃを、コンデンサＣ７〜
Ｃ９にＯポルトの電圧を印加させるようになっている。 この後、制御回路１８は帰還スイッチ３５を開路させる
とともに、各スイッチ２１〜３３を切替えてコンデンサ
０１〜Ｃ８にオペアンプ３４の出力電圧■Ｏを、コンデ
ンサＣ９にＯボルトの電圧を印加させる１うになってい
る。従って、電圧変換器１１にょ４アナログ入力電圧Ａ
Ｖ　（＝ＶＩ）に対する電圧♂換時の変更電圧■０はオ
ペアンプ３４の反転入力端子の電圧が常にＡＶｃｃ／２
であって、全コンデンサ０１〜Ｃ９の電荷の総和が保存
されること力ら、コンデンサの容量をＣＯとすると、Ｃ
ｏ（４ＶＩ　−２ＡＶｃｃ　＋ＡＶｃｃ−３ＡＶｃｃ／
２）＝ＣＯ（８ＶＯ−４ＡＶｃｃ　−ＡＶｃｃ／２）と
なり、これを整理して、 ＶＯ＝（２ＶＩ＋ＡＶｃｃ）／４　　　ｍ　　（２）を
得る。即ち、アナログ入力端子ＡＶ（＝ＶＩ）の電圧範
囲をオペアンプ３４の動作電源の電圧範囲Ａ　Ｖ　ｃｃ
〜０ボルトと同一とした場合、第４図に示すようにアナ
ログ入力電圧ＡＶの電圧範囲を３ＡＶｃｃ／４〜ＡＶｃ
ｃ／４に減衰させることを意味し、この電圧範囲は単電
源Ａ　Ｖ　ｃｃのオペアンプ３４が正常に電圧変換を行
なうことができる正常動作電圧範囲となる。即ち、デジ
タル変換したいアナログ入力電圧ＡＶを最大、オペアン
プ３４の動作電源と同じ範囲まで入力することが可能と
なる。 そして、制御回路１８は電圧変換器１１により変換され
た出力電圧ｖＯをサンプリングホールド回路１６に保持
させるようになっている。 次に、制御回路１８は電圧変換器１１による２回目以降
の電圧変換時に電圧変換器１１に大刀される入力電圧Ｖ
ｌがサンプリングホールド回路１６に保持された前回の
変更電圧ｖｏとなるように切替スイッチ１７を変更電圧
入力側Ｙに切替え、サンプリングホールド回路１６がら
前回の変更電圧■０を入力電圧Ｖｌとして出力させる。 このとき、制御回路１８は両コンパレータ１４ａ。 １４ｂより出力される比較結果ＡＩ、Ａ２の組合わせに
基づいてデジタル変換値の各ビット値Ｂを以下の表のよ
うに決定し、シフトレジスタよりなるＡ／Ｄコンバータ
データレジスタ１５にその各ビット値Ｂを最上位ピッ）
　（ＭＳＢ）より順次格納する。 即ち、入力電圧Ｖｌ≧９ＡＶｃｃ／１６のときビット値
ＢはｒｌＪ、９ＡＶｃｃ／１６＞Ｖｌ≧７ＡＶ　ｃｃ／
　１６のときビットＢは「０」、そして７ＡＶＣＣ／１
６＞Ｖｌのときビット値Ｂは「−Ｉ」となる。 そして、制御回路１８は２回目以降の電圧変換時におい
ても、まず、帰還スイッチ３５を閉路させて出力電圧Ｖ
Ｏを負帰還させるとともに、各スイッチ２１〜３３を切
替えてコンデンサＣ１〜Ｃ８に入力電圧ＶＩとしてサン
プリングホールド回路１６が保持した前回の変更電圧Ｖ
○を印加させるとともに、コンデンサＣ９に基準電圧Ｖ
Ｒを印加させるようになっている。この後、帰還スイッ
チ３５を回路させるとともに、各スイッチ２１〜３３を
切替えてコンデンサＣ１〜Ｃ４に出力電圧ＶＯを、コン
デンサＣ５，Ｃ６に電源Ａ　Ｖ　ｃｃを、コンデンサＣ
７に０ボルトの電圧をそれぞれ印加するようになってい
る。又、この時、前記ビット（１ＦＢが「−１」の場合
にはコンデンサＣ８，Ｃ９にそれぞれ０ボルトの電圧を
印加し、ビット値Ｂが「０」の場合にはコンデンサｃ８
に０ボルト。 コンデンサＣ９に基準電圧ＶＲの電圧を印加し、さらに
ビット値Ｂが「１」の場合には両コンデンサＣ８，Ｃ９
にそれぞれ基準電圧ＶＲを印加するようになっている。 従って、電圧変換器１１による前回の変更電圧ＶＯ（＝
ＶＩ）に対する新たな変更電圧Ｖ○は、オペアンプ３４
の反転入力端子の電圧が常にＡＶｃｃ／２であって、全
コンデンサｃ１〜ｃ９の電荷の総和が保存されることか
ら、コンデンサの容量をＣＯとすると、 Ｃｏ（８ＶＩ　−４ＡＶｃｃ　＋ＶＲ−＾Ｖｃｃ／２）
＝　Ｃｏ　（４ＶＯ２ＡＶｃｃ　−ＡＶｃｃ／２　＋　
ｘ　）（ｘ　；　０．　−ＶＲ，−２ＶＲＯ）イずれか
）となり、これを整理して、 νＯ＝　（８ＶＩ−２ＡＶｃｃ　　＋ＶＲ−ｘ）／４＝
　（８ＶＩ−２ＡＶｃｃ　　−Ｂ−ＶＲ）／４　　　・
・・　（３）尚、Ｂは両コンパレータ１４ａ、１４ｂの
比較結果ＡＩ、Ａ２の組合わせに基づくビット値である
。 即ち、２回目以降の電圧変換時における入力電圧ＶＩ（
前回の変更電圧ＶＯ）は３ＡＶｃｃ≧ＶＩ≧ＡＶｃｃ／
４であり、基準電圧ｖＲ≦ＡｖＣＣであるため、ＶＯｍ
ａｘ、ＶＯｍｉｎはそれぞれＶＯｍａｘ≦（８ＶＩ　−
３ＡＶｃｃ）　／４　＝　３＾Ｖｃｃ／４ＶＯ＋＋＋ｉ
ｎ≧（８ＶＩ　−ＡＶｃｃ）／４　＝　ＡＶｃｃ／４と
なり、２回目以降の電圧変換時における変更電圧ｖＯも
第４図に示すようにオペアンプ３４の正常動作電圧範囲
に減衰された電圧範囲３ＡＶｃｃ／４〜Ａ　Ｖ　ｃｃ　
／　４内でその電圧レベルが変更されることとなる。 上記のように、本実施例のＡ／Ｄコンバータではアナロ
グ−デジタル変換を行なうに際して、アナログ入゛力電
圧ＡＶをその電圧範囲がオペアンプ３４の動作ｍｓの電
圧範囲Ａ　Ｖ　ｃｃ〜０ボルトにおける正常動作電圧範
囲３ＡＶｃｃ／４〜ＡＶｃｃ／４に減衰するように変更
した後、その変更電圧ＶＯをオペアンプ３４の正常動作
電圧範囲３　Ａ　Ｖ　ｃｃ　／４〜Ａ　Ｖ　ｃｃ　／　
４内でレベル変更するようにしたので、電圧変換器１１
の動作電源の電圧範囲Ａ　Ｖ　ｃｃ〜０ボルトと同一の
電圧範囲をもつ広い範囲のアナログ入力電圧ＡＶのデジ
タル変換を高精度に行なうことができる。これにより、
例えば、５ボルト及び０ボルトの２本の動作電源で動作
するＭＯ３ＬＳＩ上に５〜０ボルトの電圧範囲を持つア
ナログ入力電圧を変換可能なアナログ−デジタルコンバ
ータを内蔵することができる。 尚、本発明は前記実施例に限定されるものではなく、例
えば第５図に示すように、サンプリングホールド回路１
６に代えて別の電圧変換器３６を設け、交互にレベル変
更させるとともに、その交互にレベル変更された変更電
圧ＶＯを交互に選択し、コンパレータ１４ａ、１４ｂに
入力して変換スピードの高速化を図ったＡ／Ｄコンバー
タに応用してもよい。この場合、別の電圧変換器３６は
前記式（２）に従ったレベル変更は行なわず、式（３）
に従ったレベル変更のみを行なうようにしている。 尚、３８はコントロールステータスレジスタである。 ［発明の効果］ 以上詳述したように本発明によれば、アナログデジタル
コンバータの動作電源の電圧範囲と同一の電圧範囲を持
つ広い範囲のアナログ入力電圧を入力でき、この広い範
囲のアナログ入力電圧を高精度・高速にデジタル値に変
換することができる優れた効果がある。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明を三値制御による循環比較型Ａ／Ｄコン
バータに具体化した一実施例を示す概略構成図、 第３図は電圧変換器を示す電気回路図、第４図は電圧変
換器の作用説明図、 第５図は別の実施例を示す概略構成図、第６図は従来の
アナログ−デジタルコンバータを示す概略構成図である
。 図において、 １１は電圧変換器、 工２は減衰手段、 １３はレベル変換手段、 １４は比較手段、 １５は記憶手段、 １６は保持手段、 １７は切替手段、 １８は制御手段である。

Claims (1)

1. 【特許請求の範囲】 １　入力電圧の電圧レベルを変更する電圧変換器（１１
   ）と、 少なくとも前記電圧変換器（１１）により変更された変
   更電圧と比較電圧とを比較する比較手段（１４）と、 前記比較手段（１４）の比較結果を記憶する記憶手段（
   １５）と、 前記電圧変換器（１１）により変更された変更電圧を次
   の電圧変換のために一時保持する保持手段（１６）と、 アナログ入力電圧と前記保持手段（１６）が保持した変
   更電圧の一方を前記入力電圧として、少なくとも前記電
   圧変換器（１１）に切替え入力する切替手段（１７）と
   、 前記アナログ入力電圧を入力電圧として入力した後は前
   記保持手段（１６）が保持した変更電圧が入力されるよ
   うに前記切替手段（１７）を制御するとともに、前記電
   圧変換器（１１）及び保持手段（１６）の変更電圧の出
   力タイミングを制御し前記電圧変換器（１１）の変更電
   圧を逐次前記比較手段（１４）にて比較させる制御手段
   （１８）と からなるアナログ−デジタルコンバータにおいて、前記
   電圧変換器（１１）は、 前記アナログ入力電圧のレベルを、同アナログ入力電圧
   に対する変更電圧が電圧変換器（１１）の動作電源の正
   常動作電圧範囲に減衰するように変更する減衰手段（１
   ２）と、 前記変更電圧のレベルを、前記比較手段（１４）の比較
   結果に基づき前記正常動作電圧範囲で変更するレベル変
   更手段（１３）と からなることを特徴とするアナログ−デジタルコンバー
   タ。