JPH0388411A - 電圧制御発振器 - Google Patents
電圧制御発振器Info
- Publication number
- JPH0388411A JPH0388411A JP2008732A JP873290A JPH0388411A JP H0388411 A JPH0388411 A JP H0388411A JP 2008732 A JP2008732 A JP 2008732A JP 873290 A JP873290 A JP 873290A JP H0388411 A JPH0388411 A JP H0388411A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- controlled oscillator
- voltage controlled
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 abstract description 23
- 239000003990 capacitor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は制御端子に加えられる電圧（電流）により発振
周波数を制御できる電圧制御発振器に関する。
周波数を制御できる電圧制御発振器に関する。
従来から入力端子に加える電圧（または流入する電流〉
によりその発振周波数を制御できる発振器（電圧制御発
振器〉が考案されている。第１図は従来の電圧制御発振
器の例を示す図である。この回路は位相固定ループ（Ｐ
ＬＬ）用の相補ＭＯ８集積回路に使われているもので、
半導体集積回路１０１と外イ１のコンデンサ１０２によ
り構成される。集積回路中の１０３．．１０４はレベル
検出回路でコンデンサ１０２の両端の電圧を検出しレベ
ル検出回路１０３，１０４のスレッショルドレベルを超
えるたびにコンデンサ１０２を逆方向に接ぎかえ充電の
方向を逆にする。コンデンサ１０２に充電する電流量を
トランジスタ１０５及び抵抗１０６，１０７により変え
てやると充電速度が変わり、発振周波数を変化できる。
によりその発振周波数を制御できる発振器（電圧制御発
振器〉が考案されている。第１図は従来の電圧制御発振
器の例を示す図である。この回路は位相固定ループ（Ｐ
ＬＬ）用の相補ＭＯ８集積回路に使われているもので、
半導体集積回路１０１と外イ１のコンデンサ１０２によ
り構成される。集積回路中の１０３．．１０４はレベル
検出回路でコンデンサ１０２の両端の電圧を検出しレベ
ル検出回路１０３，１０４のスレッショルドレベルを超
えるたびにコンデンサ１０２を逆方向に接ぎかえ充電の
方向を逆にする。コンデンサ１０２に充電する電流量を
トランジスタ１０５及び抵抗１０６，１０７により変え
てやると充電速度が変わり、発振周波数を変化できる。
この他に従来の例として発振回路を構成するコンデンサ
の容量を可変容量コンデンサ等で変更してやる方法等が
ある。
の容量を可変容量コンデンサ等で変更してやる方法等が
ある。
これ等の従来の電圧制御発振器の欠点を述べる前に理想
的な電圧制御発振器は集積回路により構成され第２図に
示すように集積回路２０１と接続される端子は出力端子
２０２と制ｍ電圧を印加する入力端子２０３及び電源端
子のみであリコンデンサ等の接続のための端子を他に設
ける必要のないことである。人力ｙ：１１ｉ′ｆ−２０
３、出力端子２０２に接続される回路は入組の場合、半
導体集積口１？δで構成できるので発ＪＪ５ Ｉｊｉｌ
Ｗδはすべてモノリシック集Ｓｔ化できる。また、コ
ンデンサ等、発振回路の発振周波数に直接関係する素子
を半導体集積回路回路の外に出すことは接続ビンの浮遊
容置の影響が出て高い周波数の発振はしにくくなる。高
い周波数を発振させようとずれは素子のインピータンス
を低くする必要があり、消費電力が増す。
的な電圧制御発振器は集積回路により構成され第２図に
示すように集積回路２０１と接続される端子は出力端子
２０２と制ｍ電圧を印加する入力端子２０３及び電源端
子のみであリコンデンサ等の接続のための端子を他に設
ける必要のないことである。人力ｙ：１１ｉ′ｆ−２０
３、出力端子２０２に接続される回路は入組の場合、半
導体集積口１？δで構成できるので発ＪＪ５ Ｉｊｉｌ
Ｗδはすべてモノリシック集Ｓｔ化できる。また、コ
ンデンサ等、発振回路の発振周波数に直接関係する素子
を半導体集積回路回路の外に出すことは接続ビンの浮遊
容置の影響が出て高い周波数の発振はしにくくなる。高
い周波数を発振させようとずれは素子のインピータンス
を低くする必要があり、消費電力が増す。
以上述べたように従来の電圧制卯１１発振器の欠点をま
とめると、 １、コンデンサ、可変容量ダイオード等のディスクリー
ト部品を半導体集積回路に外イづしなければならない。
とめると、 １、コンデンサ、可変容量ダイオード等のディスクリー
ト部品を半導体集積回路に外イづしなければならない。
２、そのためにスペースファクタ、組立製逍時における
デメリットやコスＩ・が高くなる欠点がある。
デメリットやコスＩ・が高くなる欠点がある。
３、浮遊容置により高い周波数の発振が難しい。
無理に発振させようとすると消費電力が高くなる。
また周囲の影響も受は荷電体がコンデンサに近（−１く
と発振周波数が変動する。
と発振周波数が変動する。
本発明の目的は以」こに運べた従来の電圧制御発振器の
欠点のすべてを取り除き、完全にモノリシックな集積回
路により安定で低消費電力の電圧制御発振器の新たな回
路を示し、電子装置構成時の実装密度の向上、コストダ
ウン、高性能化を割ることである。
欠点のすべてを取り除き、完全にモノリシックな集積回
路により安定で低消費電力の電圧制御発振器の新たな回
路を示し、電子装置構成時の実装密度の向上、コストダ
ウン、高性能化を割ることである。
以下に本発明を相補ＭＯ３集積回路で実現する場合を例
に説明する。同様の考え方に基づき例えばバイポーラ集
積回路等の他のプロセスによる集積回路でも実現できる
。
に説明する。同様の考え方に基づき例えばバイポーラ集
積回路等の他のプロセスによる集積回路でも実現できる
。
第３図は本発明を図示する図である。３０１〜３０ｎは
各々同一形状のセルを構成している。セル３０２を例に
内部の各素子の説明をする。トランジスタ３０６と３０
７はゲートどうし、 ドレインどうしを接続しインバー
タ回路を形成している。
各々同一形状のセルを構成している。セル３０２を例に
内部の各素子の説明をする。トランジスタ３０６と３０
７はゲートどうし、 ドレインどうしを接続しインバー
タ回路を形成している。
トランジスタ３０５及び３０６は、流入電流を制御する
ためのトランジスタで電源電位Ｖａｎ、 Ｖｇｓから
それぞれ対称にゲート電圧を制御することによりインバ
ータの流入電流を制御する。このような各セルを奇数段
縦続接続し最後段出力を最前段の人力に帰還する。、こ
のようにしてリングオシレータを構成する。トランジス
タ３０９，３１０は電流制御トランジスタ３０５，３０
８のゲート電圧を対称に制御するためのものでスレッシ
ョルド電圧及び電流伝達率の等しいＰ、 Ｎチャネル
Ｉ・ランジスタを図のように接続することによりトラン
ジスタ３１０のゲート−ソース間電圧をＶＣとすればト
ランジスタ３０９のゲート−ソース間電圧は−ＶＣとな
る。このようにしてＰ、 Ｎチャネルの両トランジス
タのゲー）・電圧を対称に変化させることにより発振出
力波形をほぼ電源の中央にもってくることができる。３
１１は制御端子でここに与える制御電圧Ｖｃで各インバ
ータの流入電流を制御し発振周波数をコントロールする
。３１２は増幅器で発振出力をロジックレベルに増幅す
る。３１３は出力端子である。
ためのトランジスタで電源電位Ｖａｎ、 Ｖｇｓから
それぞれ対称にゲート電圧を制御することによりインバ
ータの流入電流を制御する。このような各セルを奇数段
縦続接続し最後段出力を最前段の人力に帰還する。、こ
のようにしてリングオシレータを構成する。トランジス
タ３０９，３１０は電流制御トランジスタ３０５，３０
８のゲート電圧を対称に制御するためのものでスレッシ
ョルド電圧及び電流伝達率の等しいＰ、 Ｎチャネル
Ｉ・ランジスタを図のように接続することによりトラン
ジスタ３１０のゲート−ソース間電圧をＶＣとすればト
ランジスタ３０９のゲート−ソース間電圧は−ＶＣとな
る。このようにしてＰ、 Ｎチャネルの両トランジス
タのゲー）・電圧を対称に変化させることにより発振出
力波形をほぼ電源の中央にもってくることができる。３
１１は制御端子でここに与える制御電圧Ｖｃで各インバ
ータの流入電流を制御し発振周波数をコントロールする
。３１２は増幅器で発振出力をロジックレベルに増幅す
る。３１３は出力端子である。
第４図は本発明の他の例を示す図で第３図における流入
電流制御トランジスタ３０５，３０６を各段同一のトラ
ンジスタ４０１，４０２に置換えたものである。第３図
に比較し素子数及び消費電流を少なくできるが発振波形
が正または負のどちらか一方に片より易く、広い電源電
圧範囲で安定な動作をさせるには第３図の回路の方がす
ぐれている。
電流制御トランジスタ３０５，３０６を各段同一のトラ
ンジスタ４０１，４０２に置換えたものである。第３図
に比較し素子数及び消費電流を少なくできるが発振波形
が正または負のどちらか一方に片より易く、広い電源電
圧範囲で安定な動作をさせるには第３図の回路の方がす
ぐれている。
第３図、第４図の回路の制御電圧ＶＣと発振周波数ｆを
プロットすると第５図の５０１のようになる。このよう
に制御電圧ｖｃと周波数ｆの関係は非直線的に変化する
。この非直線性を補正し５０１のようにするには第３図
、第４図における流入電流制御トランジスタ３０５，３
０８． または４０１．４０２のゲートに電圧を与え
る回路を第６図のように変更する。第６図（ａ）の回路
はカレントミラー回路を応用したものである。６０３は
第３図におけるトランジスタ３０５のゲート、６０２は
トランジスタ３０８のゲートに接続される。
プロットすると第５図の５０１のようになる。このよう
に制御電圧ｖｃと周波数ｆの関係は非直線的に変化する
。この非直線性を補正し５０１のようにするには第３図
、第４図における流入電流制御トランジスタ３０５，３
０８． または４０１．４０２のゲートに電圧を与え
る回路を第６図のように変更する。第６図（ａ）の回路
はカレントミラー回路を応用したものである。６０３は
第３図におけるトランジスタ３０５のゲート、６０２は
トランジスタ３０８のゲートに接続される。
トランジスタ６０４に流れる電流、すなわち制御端子６
０１に流入する電流と同じ電流がトランジスタ６１０ま
たは６１２に流れる（ただしトランジスタの定数は３者
とも等しいとする）。従って制御端子６０４に流入する
電流ｉｃと発振周波ｆの関係をプロットすると第５図５
０２のように直線化できる。第６図（ｂ）はトランジス
タ６０５により制御電圧を緩衝増幅し制御電圧端子６０
５の電Ｊ、Ｅを抵抗６０９に伝達する。同図（ａ）の回
路に緩衝増幅器を（＝Ｊけ電圧制御を可能にしたもので
ある。
０１に流入する電流と同じ電流がトランジスタ６１０ま
たは６１２に流れる（ただしトランジスタの定数は３者
とも等しいとする）。従って制御端子６０４に流入する
電流ｉｃと発振周波ｆの関係をプロットすると第５図５
０２のように直線化できる。第６図（ｂ）はトランジス
タ６０５により制御電圧を緩衝増幅し制御電圧端子６０
５の電Ｊ、Ｅを抵抗６０９に伝達する。同図（ａ）の回
路に緩衝増幅器を（＝Ｊけ電圧制御を可能にしたもので
ある。
以上、述べた回路を集積回路上に作り込むことにより数
百Ｈｚから集積回路上の素子が応答できる最高の周波数
まで発振可能な電圧制御発振器を作ることができる。発
振回路の付加容量は集積回路上のトランジスタのゲート
容里、配線容量、ＰＮ接合容量（ドレイン）等の寄生容
量まで下げることができる。この容量は集積回路に外（
−Ｊコンデンサを（−１加する場合に比較し１〜２桁小
さいものである。従ってその分だけ回路インピーダンス
を高くでき発振時の電流を減らすことができる。また第
７図に示すように本発明による電圧制御発振器７０１の
制御端子７０２に半固定抵抗等で基ガ（電圧を分割し電
圧を与えることにより発振周波数を半固定化すれば通常
の発振Ｗｒ’ｒ （ｊｌｌｕ安定マルチバイブレータ）
としても使える。この場合制御端子７０２は与えられる
直流電位のみに影響を受ける。
百Ｈｚから集積回路上の素子が応答できる最高の周波数
まで発振可能な電圧制御発振器を作ることができる。発
振回路の付加容量は集積回路上のトランジスタのゲート
容里、配線容量、ＰＮ接合容量（ドレイン）等の寄生容
量まで下げることができる。この容量は集積回路に外（
−Ｊコンデンサを（−１加する場合に比較し１〜２桁小
さいものである。従ってその分だけ回路インピーダンス
を高くでき発振時の電流を減らすことができる。また第
７図に示すように本発明による電圧制御発振器７０１の
制御端子７０２に半固定抵抗等で基ガ（電圧を分割し電
圧を与えることにより発振周波数を半固定化すれば通常
の発振Ｗｒ’ｒ （ｊｌｌｕ安定マルチバイブレータ）
としても使える。この場合制御端子７０２は与えられる
直流電位のみに影響を受ける。
従来のマルチバイブレータのように導体の接近等により
浮遊容量が変化しても発振周波数が変化するようなこと
もない。
浮遊容量が変化しても発振周波数が変化するようなこと
もない。
以上述べたように本発明による電圧制御発振器は完全に
モノリシックな集積回路上に構成でき発振周波数範囲も
広く、低消費電力である。本発明は無安定マルチバイブ
レータとしても使える。
モノリシックな集積回路上に構成でき発振周波数範囲も
広く、低消費電力である。本発明は無安定マルチバイブ
レータとしても使える。
第１図は従来の、第３図、第４図は本発明による電圧制
御発振器を例示する図、第２図は理想的な電圧制御発振
器を示す図、第５図は本発明による電圧制御発振器の制
御電圧、電流対発振周波数特性を示す図、第６図は電流
制限トランジスタのゲート電圧を制御する回路を示す図
、第７図は本発明による電圧制御発振器を無安定マルチ
バイブレータとして使用する場合を示す図である。 ３０６．３０７，４０３，４０４・・・インバータを構
成するトランジスタ ３０５．３０８，４０１，４０２・・・インバータに流
入する電流を制限する電流制 限トランジスタ ７０３・・・出力端子 以 上
御発振器を例示する図、第２図は理想的な電圧制御発振
器を示す図、第５図は本発明による電圧制御発振器の制
御電圧、電流対発振周波数特性を示す図、第６図は電流
制限トランジスタのゲート電圧を制御する回路を示す図
、第７図は本発明による電圧制御発振器を無安定マルチ
バイブレータとして使用する場合を示す図である。 ３０６．３０７，４０３，４０４・・・インバータを構
成するトランジスタ ３０５．３０８，４０１，４０２・・・インバータに流
入する電流を制限する電流制 限トランジスタ ７０３・・・出力端子 以 上
Claims (1)
- （１）奇数段のインバータを縦続接続し、前記インバー
タの初段の入力端子と、最後段インバータの出力端子を
接続し前記インバータの各段に流入する電源電流を制御
電圧（または電流）により制御する手段より成ることを
特徴とする電圧制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008732A JPH0388411A (ja) | 1990-01-18 | 1990-01-18 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008732A JPH0388411A (ja) | 1990-01-18 | 1990-01-18 | 電圧制御発振器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62254867A Division JPS63119315A (ja) | 1987-10-09 | 1987-10-09 | 電圧制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0388411A true JPH0388411A (ja) | 1991-04-12 |
| JPH0479170B2 JPH0479170B2 (ja) | 1992-12-15 |
Family
ID=11701128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008732A Granted JPH0388411A (ja) | 1990-01-18 | 1990-01-18 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0388411A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0819802B2 (ja) * | 1991-07-17 | 1996-02-28 | 株式会社中西エンジニアリング | 窓障子の制御装置 |
-
1990
- 1990-01-18 JP JP2008732A patent/JPH0388411A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0479170B2 (ja) | 1992-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4891609A (en) | Ring oscillator | |
| US4100502A (en) | Class B FET amplifier circuit | |
| US6194887B1 (en) | Internal voltage generator | |
| JP3144700B2 (ja) | リング発振器，リング発振器の補償回路及びリング発振器の補償方法 | |
| JPS5852364B2 (ja) | コンプリメンタリ ｍｏｓ トランジスタハツシンキ | |
| US4697154A (en) | Semiconductor integrated circuit having improved load drive characteristics | |
| JPH02262714A (ja) | デューティ制御回路装置 | |
| US6724268B2 (en) | Variable delay circuit, and differential voltage-controlled ring oscillator using the same, and PLL using the oscillator | |
| US6759914B2 (en) | Oscillator circuit | |
| JPH09293789A (ja) | 半導体集積回路 | |
| US3979698A (en) | Crystal oscillator circuit | |
| JPH0258806B2 (ja) | ||
| US5528201A (en) | Pierce crystal oscillator having reliable startup for integrated circuits | |
| US4370628A (en) | Relaxation oscillator including constant current source and latch circuit | |
| US20050094421A1 (en) | Integrated charge pump voltage converter | |
| JPS59178014A (ja) | 発振回路 | |
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| JPH0388411A (ja) | 電圧制御発振器 | |
| US6870433B2 (en) | Oscillator circuit | |
| JPS6234281B2 (ja) | ||
| JPS63119315A (ja) | 電圧制御発振器 | |
| US5438288A (en) | High differential output impedance setter | |
| US5589784A (en) | Method and apparatus for detecting changes in a clock signal to static states | |
| US20050110583A1 (en) | Reference voltage generator for logic elements providing stable and predefined gate propagation time | |
| JPS5986326A (ja) | 発振回路 |