JPH0388409A - 遅延回路 - Google Patents

遅延回路

Info

Publication number
JPH0388409A
JPH0388409A JP22606089A JP22606089A JPH0388409A JP H0388409 A JPH0388409 A JP H0388409A JP 22606089 A JP22606089 A JP 22606089A JP 22606089 A JP22606089 A JP 22606089A JP H0388409 A JPH0388409 A JP H0388409A
Authority
JP
Japan
Prior art keywords
circuit
nonlinear
signal
input
delay circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22606089A
Other languages
English (en)
Inventor
Toshiya Matsui
松井 俊也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22606089A priority Critical patent/JPH0388409A/ja
Publication of JPH0388409A publication Critical patent/JPH0388409A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Filters That Use Time-Delay Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は遅延的路に関し、特にテレビジョン、ビデオ・
テープレコーダ等における映像信号処理にお、いて用い
られる遅延回路に関する。
〔従来の技術〕
従、来、この種の遅延回路としては、CCD(Char
ge Coupled Device)遅延素子を用い
て構成されているのが一般である。
〔発明が解決しようとする課題〕
上述した従来の遅延回路においては、人力信号は直接C
CD遅延素子に入力され、このCCD遅延素子から出力
される遅延信号は、そのまま出力信号として利用されて
いる。しかしながら、前記CCD遅延素子において発生
される雑音は、そのまま出力信号に重畳されて出力され
るため、出力信号における信号対雑音比が劣化するとい
う欠点がある。
〔課題を解決するための手段〕
本発明の遅延回路は、所定の信号入力に対応して、非直
線入出力特性を呈する第1の非線形回路と、前記信号入
力に対応し、第1の非線形回路がら出力される信号を入
力して、当該信号に所定の遅延時間を付与して出力する
CCD遅延回路と、前記信号入力に対応し、前記CCD
遅延回路から出力される遅延信号の入力に対して、前記
第1の非線形回路と相反する入出力特性を呈して所定の
遅延信号を出力する第2の非線形回路と、を備えること
特徴とする遅延回路。
〔実施例〕
次に、本発明について図面を参照して説明する。第1図
は、本発明の一実施例を示すブロック図であり、非線形
回路(A〉1と、CCD遅延回路2と、非線形回路(B
〉3と、を備えて構成されている。また、非線形回路(
A)1および非線形回路(B)3の実施例は、それぞれ
第2図および第3図に示される。第2図において、非線
形回路(A〉1は、入力用トランジスタ4.15と、電
流変換用ダイオード5.14と、非線形演算用ダイオー
ド6゜7.10.11と、非線形演算用トランジスタ8
.9と、第1および第2の作動アンプ用定電流源13お
よび12と、負荷抵抗16.17と、を備えて構成され
、第3図において、非線形回路(B)3は、入力用トラ
ンジスタ18.29と、電流変換用トランジスタ19.
28と、非線形演算用ダイオード20,22,24゜2
5と、非線形演算用トランジスタ21.23と、第1お
よび第2の作動アンプ用定電流源27および26と、負
荷抵抗30.31と、を備えて構成される。
非線形回路(A)1および非線形回路(B)3の入出力
特性は、それぞれ第4図(a、)および(b)に示され
るような特性を有しており、これらの入出力特性を数式
にて表わすと、第図(a)および(b)を参照して、そ
れぞれ3/ = 2 x/ (1+x2)およびz−(
1−σ−y”)/yとして表現される。
第2図に示される非線形回路〈A〉1において、端子5
6からは所定の電源電圧が供給されている。
端子53からは映像信号が入力用トランジスタ4のベー
スに入力され、端子55からは所定の直流バイアス電圧
が付加され、入力用トランジスタ15のベースに入力さ
れる。入力用トランジスタ4に入力された信号は、電流
変換用ダイオード5を介して電流に変換され、非線形演
算用ダイオード6.7に流入する。同様に、入力用トラ
ンジスタ15においても、バイアス電圧は電流変換用ダ
イオード14を介して電流に変換され、非線形演算用ダ
イオード10.11に流入する。
今、端子53および55の差電圧をVln、第1および
第2の差動アンプ用定電流源13および12の電流値を
それぞれI。およびl□、負荷抵抗16.17の抵抗値
を共にRtとし、端子53および55の端子間に対応す
る相互コンダクタンスをg、とすると、x−vllgl
(2/Io) X y=1+x2 故に、端子54から出力される電圧VOIは、次式によ
り得られる。
次に、第3図の非線形回路(B)3についても同様に、
遅延された信号は、端子57を介して入力トランジスタ
18のベースに入力され、電流変換用ダイオード】9に
より電流に変換されて、非線形演算用ダイオード20に
流入する。また、端子56に供給されるバイアス電圧が
印加される入力用トランジスタ29においても、電流変
換用ダイオード28により電流に変換されて、非線形演
算ダイオード25に流入する。
今、端子57および58の差電圧をVln 、第1およ
び第2の差動アンプ用定電流源27および26の電流値
をそれぞれI。およびIl、負荷抵抗30.31の抵抗
値を共にRLとし、端子57および58の端子間に対応
する相互コンダクタンスをhとすると、−1−y2 故に、端子58から出力される出力電圧VO2は、次式
により得られる。
以上により、(o= 1.、glRL−1とすると、非
線形回路(A)■および非線形回路(B)3は、完全に
相反する特性を有する回路として定義付けられる。
第■図において、端子51から入力される入力信号は、
先ず、非線形回路(A)1において、当該特性式に適合
する形で演算され、CCD遅延回路2に入力される。C
CD遅延回路2にから出力される信号は、所定の遅延信
号として非線形回路(B)3に入力され、非線形回路(
B)3において、同様に、当該特性式に適合する形で演
算され、元の信号に復元されて端子52から出力される
今、上記の各特性式を用いて入力信号Xに対応する出力
信号Zを求めると、下記のとおりとな1− [(1−x
2) 、/ (1+x2)]1 +x2− (1−x2
) x すなわち、端子52からは、入力信号に対応して復元さ
れた出力信号が出力される。従って、例えば、CCD遅
延回路2においてNなる雑音が発生しているものとする
と、非線形回路(A)1および非線形回路(B〉3が無
い場合には、端子52から出力される出力信号に重畳さ
れる雑音はNである。
しかし、第1図に示されるように、非線形回路(A)1
および非線形回路(B)3が付加されることにより、出
力信号に重畳される雑音は、(1−1−N2) /N となり、雑音Nが1に比較して成る程度小さいレベルの
時には、出力雑音はN/2となる。すなわち、CCD遅
延回路2において発生され、遅延信号に重畳されて出力
される雑音は、約172に低減される。
〔発明の効果〕
以上、詳細に説明したように、本発明は、CCD遅延回
路に相互に相反する非線形回路を付与することにより、
CCD遅延回路において発生される雑音を1/2程度に
低減することができるという効果がある。
【図面の簡単な説明】
第1図は、本発明の1実施例のブロック図、第2図およ
び第3図は、それぞれ非線形回路(A)および(B)の
一実施例の回路図、第4図(a)および(b)は、それ
ぞれ前記非線形回路(A)および(B)の入出力特性図
である。 図において、1・・・・・・非線形回路(A)、2・・
・・・・CCD遅延回路、3・・・・・・非線形回路(
B) 、4,15゜18.29・−・・・・入力用トラ
ンジスタ、5.14,19.28・・・・・・電流変換
用ダイオード、6,7.10.11,20.22,24
.25・・・・・・非線形演算用ダイオード、8,9,
21.23・・・・・・非線形演算用トランジスタ、1
2.26・・・・・・第2の差動アンプ用定電流源、1
3.27・・・・・・第1の差動アンプ用定電流源、1
6.17.30.31・・・・・・負荷抵抗。

Claims (1)

  1. 【特許請求の範囲】 所定の信号入力に対応して、非直線入出力特性を呈する
    第1の非線形回路と、 前記信号入力に対応し、第1の非線形回路から出力され
    る信号を入力して、当該信号に所定の遅延時間を付与し
    て出力するCCD遅延回路と、前記信号入力に対応し、
    前記CCD遅延回路から出力される遅延信号の入力に対
    して、前記第1の非線形回路と相反する入出力特性を呈
    して所定の遅延信号を出力する第2の非線形回路と、を
    備えることを特徴とする遅延回路。
JP22606089A 1989-08-30 1989-08-30 遅延回路 Pending JPH0388409A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22606089A JPH0388409A (ja) 1989-08-30 1989-08-30 遅延回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22606089A JPH0388409A (ja) 1989-08-30 1989-08-30 遅延回路

Publications (1)

Publication Number Publication Date
JPH0388409A true JPH0388409A (ja) 1991-04-12

Family

ID=16839174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22606089A Pending JPH0388409A (ja) 1989-08-30 1989-08-30 遅延回路

Country Status (1)

Country Link
JP (1) JPH0388409A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6270273B1 (en) 1998-03-02 2001-08-07 Suzuno Kasei Kabushiki Kaisha Liquid cosmetic container
JP2007082930A (ja) * 2005-09-26 2007-04-05 Naris Cosmetics Co Ltd 軸汚れ防止中栓

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS616400A (ja) * 1984-06-21 1986-01-13 三井化学株式会社 湿潤時剛性に優れた紙状物形成性組成物
JPS6134598A (ja) * 1984-07-26 1986-02-18 三洋電機株式会社 エコ−発生回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS616400A (ja) * 1984-06-21 1986-01-13 三井化学株式会社 湿潤時剛性に優れた紙状物形成性組成物
JPS6134598A (ja) * 1984-07-26 1986-02-18 三洋電機株式会社 エコ−発生回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6270273B1 (en) 1998-03-02 2001-08-07 Suzuno Kasei Kabushiki Kaisha Liquid cosmetic container
JP2007082930A (ja) * 2005-09-26 2007-04-05 Naris Cosmetics Co Ltd 軸汚れ防止中栓

Similar Documents

Publication Publication Date Title
JP3841428B2 (ja) 電荷移送装置
JPH04217106A (ja) Cmos技法における平衡マイクロホーンの前置増幅器
JP3115741B2 (ja) 改良された線型性を持つ相互コンダクタンスセル
JPH0132566B2 (ja)
US6194959B1 (en) Active filter circuit
JPS63131713A (ja) 電圧−電流変換回路
JP3404209B2 (ja) トランスインピーダンス増幅器回路
JPH0388409A (ja) 遅延回路
US6573784B2 (en) Low power wide bandwidth programmable gain CDS amplifier/instrumentation amplifier
JPH0547868B2 (ja)
JPS5926070B2 (ja) 対数変換器
JPH03142752A (ja) 帰還型エンファシス回路
JP2719251B2 (ja) 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路
JP2553135B2 (ja) 可変利得回路のベース電流補償回路
JPS59182610A (ja) 電流増幅器
JP3367875B2 (ja) 対数変換回路及びこれを用いたトランスコンダクター
JPH0328579Y2 (ja)
JPS6196810A (ja) 対数変換回路
JPH06232654A (ja) 演算増幅回路
JPS5896420A (ja) 半導体スイツチ回路
JPS59171822A (ja) 温度検出回路
JPS60158710A (ja) リミッター回路
JPS5974714A (ja) Mos増幅器
JPH0354889B2 (ja)
WO1998040967A3 (en) Voltage-to-current converter with error correction