JPH0382231A - 発光駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、負荷としての発光素子に対してパルス電流を
供給することによって該発光素子を駆動する発光駆動回
路、さらには発光素子駆動特性の向上を図った発光駆動
回路に関し、例えばレーザ光源としてのレーザダイオー
ド（以下ｒＬＤＪと略記する）を負荷とするレーザダイ
オード駆動用集積回路（以下ｒＬＤ駆動ＩＣＪと称する
）に適用して有効な技術に関する。

〔従来技術〕

光通信技術の発達にともない、ＬＤを用いた超高速光通
信システムが注目されるようになった。

このようなシステムにおいては、ＬＤを高速にスイッチ
ングする必要があり、このスイッチングの際の駆動特性
が極めて重要となる。

ＬＤを駆動するＬＤ駆動ＩＣとして、ＬＤにパルス電流
を供給する出力段回路に差動増幅回路を適用し、この差
動増幅回路をＦＥＴ　（電界効果トランジスタ）のソー
スフロワ回路によって駆動するようにしたものが挙げら
れる。ＬＤは、差動増幅回路を構成する一対の能動素子
の一方の負荷として働き、上記ソースフロワ回路を介し
てこの−対の能動素子を相補的に０Ｎ１０ＦＦさせるこ
とにより、ＬＤを高速に点滅させることができる。

第４図には、従来のＬＤ駆動ＩＣによってＬＤを駆動し
た場合のパルス電流波形５と光波形６とが示される。こ
こでパルス電流波形５はＬＤに流れる電流の時間的変化
を示し、また光波形６はＬＤから出射される光の時間的
変化を示している。

尚、ＬＤ駆動ＩＣについて記載された文献の例としては
、電気通信学会研究論文ＥＤ８５−１５４　ｒＧａＡｓ
　　レーザドライバＩＣＪがある。

〔発明が解決しようとする課題〕

しかしながら従来回路においては、光波形の立上り時間
ｔｒ及び立下り時間ｔｆの短縮を図るためパルス電流波
形５の立上り時間ｔｒ’及び立下り時間ｔｆ’を短くす
ると、インダクタンス成分の存在により電流波形に大き
なリンギングが発生し、特に電流波形の立上りに起因す
るリンギングによって光波形６が歪んでしまう、かかる
光波形歪は例えば光通信における伝送マージンを減少さ
せる主たる要因となり、その改善が望まれる。

本発明の目的は、発光素子の高速駆動における光波形歪
を減少することができる発光駆動回路を提供することに
ある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述及び添付図面から明らかになるであろう
。

〔課題を解決するための手段〕

本願において開示されている発明のうち代表的なものの
概要を簡単に説明すれば下記の通りである。

すなわち、発光素子に対してパルス電流を供給する出力
段回路に加えて、上記発光素子に供給されるパルス電流
波形の立上り時間が該パルス電流波形の立下り時間より
も長くなるように上記出力段回路を駆動するドライブ段
回路を設けることにより、発光駆動回路を構成したもの
である。

ここで、上記ドライブ回路による出力段回路の駆動を容
易に行うには、制御電圧によって相補的に駆動される一
対の能動素子を含んで上記出力段回路を構成し、上記発
光素子へのパルス電流偶給時とパルス電流非供給時とで
上記制御電圧値を異ならせるとよい、また、上記発光素
子としてＬＤ（レーザダイオード）を適用することがで
きる。

〔作　用〕

上記した手段によれば、パルス電流立上り時間がパルス
電流の立下り時間よりも長くなるように出力段回路が駆
動され、このことが、発光素子の高速駆動におけるパル
ス電流に含まれるリンギング成分を減少させ、光波形歪
を減少させるように作用する。

ここで、発光素子の発光特性は、それ自身の緩和振動に
よる固有の立上り時間によって決定され、パルス性電気
信号の立上り時間にはそれほど依存しないことから、上
記のようにパルス電流波形の立上り時間を長くしても、
それが発光素子自身の緩和振動に影響しない範囲内であ
れば、発光素子の高速駆動を阻害することはない。

〔実　施　例〕

第１図には本発明の一実施例であるＬＤ駆動ＩＣが示さ
れる。

第１図に示されるＬＤ駆動ＩＣｌ０は、発光素子として
のＬＤ（レーザダイオード）１４を駆動するもので、ア
ンプ１１．ドライブ段回路１２゜及び出力段回路１３を
有する。

上記出力段回路１３は、ＬＤ１４に対してパルス電流を
供給するもので、ＦＥＴ　（電界効果トランジスタ’）
Ｑ、、Ｑ、と定電流源１５とを含んで戊る。Ｆ　Ｅ　Ｔ
　Ｑ　ｇ　＝　Ｑ　Ｓのドレインは外部端子２４゜２５
によって外部に引出し可能となっている（オープンドレ
イン）。ＬＤ１４のカソードは、外部端子２４を介して
ＦＥＴＱ、のドレインに接続され、ＬＤ１４のアノード
はアースライン（Ｏボルトライン）に接続されており、
このＬＤ１４はＦＥＴＱ、の負荷として機能する。尚、
ＦＥＴＱＧのドレインは外部端子２５を介してアースラ
インに接続される。

更に上記ＦＥＴＱ、、Ｑ、のソースは共通接続され、こ
の共通接続箇所と電源Ｖｓｓ（負電位）ラインとの間に
定電流源１５が設けられており、この出力段回路１３は
所謂差動増幅回路として機能する、ここでＦＥＴＱ、、
Ｑ、が、本発明における一対の能動素子に該当する。

ＦＥＴＱ、、Ｑ、のゲートは、後述するＦＥＴＱｌ、Ｑ
２のソースにそれぞれ接続されており、ＦＥＴ　Ｑ　ｘ
のソース電位が高レベルの場合に、ＦＥＴＱ、の動作点
が飽和領域に移行され、ＦＥＴＱ２のソース電位が高レ
ベルの場合にＦＥＴＱ、の動作点が飽和領域に移行され
る。ＦＥＴＱ、、Ｑ、の動作点の飽和領域への移行は相
補的に行われ、これによってＬＤ１４にパルス電流が供
給される。

ドライブ段回路１２は、上記出力段回路１３に対して制
御電圧を供給することによってこの出力段回路１３を駆
動する。本実施例においてこのドライブ段回路１２は、
上記ＬＤ１４に供給されるパルス電流波形の立上り時間
が該パルス電流の立下り時間よりも長くなるように上記
出力段回路１３を駆動する。このような駆動は、特に制
限されないが、上記ＬＤ１４へのパルス電流供給時と非
供給時とで、上記出力段回路１３に与えられる制御電圧
を異ならせることで可能となる。すなわち、ＬＤ１４を
発光させるための大電流をＬＤ１４に流す際のＦＥＴＱ
、のゲート電位が、ＬＤ１４を消光させるためにＦ　Ｅ
　Ｔ　Ｑ６に大電流を流す際のＦＥ’ＴＱ６のゲート電
位より低くなるように調整し、Ｆ　Ｅ　Ｔ　Ｑ　５の動
作点の飽和領域への移行速度をＦＥＴＱ、のそれよりも
遅くすればよい。このような調整は、特に制限されない
が、ＦＥＴＱ□。

Ｑ２のソース抵抗（負荷抵抗〉として機能するＦＥ　Ｔ
　Ｑ　３−　Ｑ−のチャンネル幅を異ならせることで可
能となる。すなわち、ＦＥＴＱ□、Ｑ２は、ドレインが
アースラインに接続され、ソースと電源Ｖｓｓラインと
の間にＦＥＴＱ、、Ｑ、がそれぞれ接続されていること
からソースフロワとなり、ＦＥＴＱ３．Ｑ４のチャンネ
ル幅を異ならせれば、これに対応してＦＥＴＱ□、Ｑ２
に流れる電流が異なるため、ＦＥＴＱ、、Ｑｓのゲート
電圧を異ならせることができる。具体的にはＦＥＴＱ、
のチャンネル幅をＦＥＴＱ４のチャンネル幅よりも広く
することによりＦ　Ｅ　Ｔ　Ｑ　３のオン抵抗をＦＥＴ
Ｑ、のそれよりも小さくし、ＦＥＴＱ、のゲート電位が
、Ｆ　Ｅ　Ｔ　Ｑ　＆のゲート電位よりも低くなるよう
にしている。尚、Ｆ　Ｅ　Ｔ　Ｑ−＝　Ｑ４のゲートは
共通接続されて外部端子２０に引出されており、外部よ
り印加される制御電圧Ｖ　ｇ　ｓにより、ＦＥＴＱ、。

Ｑ４のオン抵抗を同時に調整可能とされている。

更に、上記ドライブ回路１２の前段には、ＦＥＴＱ、、
Ｑ、に制御信号を与えるアンプ１１が配置されている。

このアンプ１１は反転（−）入力端子と非反転（＋）入
力端子とを有し、外部端子２２．２３を介して相補的な
パルス信号Ｖｉｎ、Ｖｉｎが入力されるようになってい
る。またこのアンプ１１は、正転出力端子１６と反転出
力端子１７とを有し、正転出力端子１６はＦＥＴＱ工の
ゲートに５反転出力端子１７はＦ　Ｅ　Ｔ　Ｑ　ｚのゲ
ートにそれぞれ接続されており、上記信号Ｖｉｎ、Ｖｉ
ｎの状態が変化すると、これに応じてＦＥＴＱ８．Ｑ２
のソース電位が変化されるようになっている。

第２図にはこのＬＤ駆動ＩＣｌ０によってＬＤ１４を駆
動した場合のパルス電流波形３０と光波形３１とが示さ
れる。ここでパルス電流波形３０はＬＤ１４に流れるパ
ルス電流の時間的変化を示し、また光波形３１はこのと
きＬＤ１４から出射される光の時間変化を示している。

第２図から明らかなように、ＬＤ１４に供給されるパル
ス電流波形３０の立上り時間ｔｒ’が該パルス電流波形
３０の立下り時間ｔｆ’よりも長くなるように出力段回
路１３が駆動されることにより、パルス電流波形３０の
立上りに起因するリンギングが従来（第４図参照）より
も減少される。

この結果、光波形３１では、パルス電流のリンギングに
起因する波形歪が低減され、光通信において好適な光波
形となる。

ここで、ＬＤ１４の発光特性が、それ自身の緩和振動に
よる固有の立上り時間によって決定され、供給されるパ
ルス電流の立上り時間ｔｒ’にはそれほど依存しないこ
とから、第２図に示されるようにパルス電流波形３０の
立上り時間ｔｒ’を長くしても、それがＬＤ１４自身の
緩和振動に影響しない範囲内である限り光波形３１の立
上り特性が劣化することはなく、ＬＤ１４の高速駆動を
阻害することはない。従ってこのＬＤ１４自身の緩和振
動に影響しない範囲内でパルス電流波形３０の立上り時
間ｔｒ’を長くすべく、ＦＥＴＱ３のチャンネル幅を決
定すればよい。

尚、ＬＤ１４の消光特性はパルス電流波形３０の立下り
時間ｔｆ’に依存するが、このパルス電流波形３０の立
下りに起因するリンギングが光波形３１に影響すること
はない。

上記実施例によれば、以下の作用効果を得ることができ
る。

（（）パルス電流波形３０の立上り時間ｔｒ’が立下り
時間ｔｆ’よりも長くなるように出力段回路工３を駆動
しているので、ＬＤ１４の高速駆動時におけるパルス電
流波形３０の立上りに起因するリンギングが減少され、
これによって光波形３１の歪を低減することができる。

（２）また、制御電圧によって相補的に駆動される一対
の能動素子すなわちＦ　Ｅ　Ｔ　Ｑ　ｓ　＝　Ｑ　ｓを
含んで出力段回路１３を形成し、ＬＤ１４へのパルス電
流供給時と非供給時とで上記制御電圧値を異ならせるこ
とにより、上記の出力段回路１３の駆動を容易に行うこ
とができる。

（３）更に、ＦＥＴＱ３のチャンネル幅をＦＥＴＱ４の
チャンネル幅よりも広くすることによって。

上記の出力段回路１３の駆動を実現したことにより、Ｆ
ＥＴＱ３とＦ　Ｅ　Ｔ　Ｑ　４とで制御電圧Ｖｇｓを共
用でき、この制御電圧Ｖｇｓ生成生成量路構成が複雑化
せずに済む。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明は上記実施例に限定されず
、その要旨を逸脱しない箱間において種々変更可能であ
る。

例えば、上記実施例ではＦＥＴＱｌ、Ｑ４のオン抵抗制
御をｌ系統の制御電圧Ｖ　ｇ　ｓによって行うようにし
たものについて説明したが、第３図に示されるように、
ドライブ回路１２Ａ内のＦＥＴＱ３．Ｑ４のゲート毎に
外部端子２０Ａ、２０Ｂを設け、この外部端子２０Ａ、
２０Ｂを介してＦＥＴＱ、、　Ｑ、に個別的に制御電圧
Ｖｇｓ、、Ｖｇｓ２を与えるようにしてもよい。この場
合、制御電圧ＶｇｍＶｇｓｚによってＦＥＴＱ、、Ｑ、
のオン抵抗を外部から個別的に調整可能となるので、Ｖ
ｇｓｔ）Ｖｇｓ、の条件下でＦ　Ｅ　Ｔ　Ｑ　３−　Ｑ
　４に制御電圧を与えるようにすれば、Ｆ　Ｅ　Ｔ　Ｑ
　ｓ　＝　Ｑ　４のチャンネル幅が等しい場合でも、Ｆ
　Ｅ　Ｔ　Ｑ　ｓ　＝　Ｑ　ｓのゲート電位を上記の如
く異ならせることができ、従って上記実施例と同様の効
果を得ることができる。

また、上記実施例では、ＦＥＴＱよ、Ｑ２の負荷として
ＦＥＴＱ３．Ｑ４を適用したが、このＦＥＴＱ、、Ｑ、
に代えてコンデンサあるいは抵抗を設け、静電容量ある
いは抵抗値を異ならせることにより上記実施例と同様の
効果を得ることもできる。

更に、ＦＥＴＱ１〜Ｑ６は回路記号上接合形となってい
るが、ＭＯ８形ＦＥＴやバイポーラトランジスタなどの
能動素子に置換えることもできる。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＬＤ駆動ＩＣに適用
した場合について説明したが、本発明はそれに限定され
るものではなく１例えば発光ダイオード（ＬＥＤ）等の
発光素子を駆動するようにした回路に適用することもで
きるし、個別部品によって形成される発光駆動回路に適
用することもできる。本発明は少なくとも発光素子の高
速駆動における光歪を減少することができる条件のもの
に適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。

すなわち、パルス電流の立上り時間が該パルス電流の立
下り時間よりも長くなるように出力段回路を駆動するこ
とにより、発光素子の高速駆動におけるパルス電流波形
の立上りに起因するリンギングを減少することができ、
これによって光波形歪を減少することができる。

【図面の簡単な説明】

第１図は本発明の一実施例であるＬＤ駆動ＩＣの回路図
、 第２図はこのＬＤ駆動ＩＣによってＬＤを駆動した場合
のパルス電流波形及び光波形図、第３図は本発明の他の
実施例であるＬＤ駆動ＩＣの回路図、 第４図は従来のＬＤ駆動ＩＣによってＬＤを駆動した場
合のパルス電流波形及び光波形図である。 １、・・・ＬＤ駆動ＩＣ１１２，１２Ａ・・・ドライブ
段回路、１３・・・出力段回路、１４・・・Ｌ　Ｄ　、
　Ｑｓ　＝Ｑ１・・ＦＥＴ。 第 図 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 １、発光素子に対してパルス電流を供給する出力段回路
   と、上記発光素子に供給されるパルス電流波形の立上り
   時間が該パルス電流波形の立下り時間よりも長くなるよ
   うに上記出力段回路を駆動するドライブ段回路とを含む
   発光駆動回路。 ２、上記出力段回路は、上記ドライブ段回路から供給さ
   れる制御電圧によって相補的に駆動される一対の能動素
   子を含み、上記ドライブ段回路は、上記発光素子へのパ
   ルス電流供給時と非供給時とで、上記出力段回路に与え
   られる制御電圧値を異ならせる請求項１記載の発光駆動
   回路。 ３、上記発光素子をレーザダイオードとした請求項１又
   は２記載の発光駆動回路。