JPH0381859A - マルチプロセッサシステム - Google Patents

マルチプロセッサシステム

Info

Publication number
JPH0381859A
JPH0381859A JP1219342A JP21934289A JPH0381859A JP H0381859 A JPH0381859 A JP H0381859A JP 1219342 A JP1219342 A JP 1219342A JP 21934289 A JP21934289 A JP 21934289A JP H0381859 A JPH0381859 A JP H0381859A
Authority
JP
Japan
Prior art keywords
lock
apu
remaining time
time
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1219342A
Other languages
English (en)
Inventor
Hirotsugu Sawada
沢田 博次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1219342A priority Critical patent/JPH0381859A/ja
Publication of JPH0381859A publication Critical patent/JPH0381859A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチプロセッサシステムのタスクスケジュー
リングに利用する。本発明はマルチプロセッサシステム
の性能向上に関する。
〔概要〕
本発明は一つのバスにシステム制御装置と、複数の演算
処理装置とが接続されたマルチプロセッサシステムにお
いて、 複数の演算処理装置間でロックの競合が発生したときに
、自動的にロック状態残時間を計数する手段を設け、こ
の手段の表示にしたがって他の演算処理装置がロック状
態に入ることを一時中断させて、その間別のタスクにこ
の演算処理装置を割り付けることにより、 システムのスループットを向上させるようにしたもので
ある。
〔従来の技術〕
従来、この種のマルチプロセッサシステムのタスクスケ
ジュール方式においては、複数の演算処理装置間の排他
を実現する場合にロック・アンロック方式が採用されて
いる。しかし、この方式ではすでにロック状態に入って
いる演算処理装置がある場合に後続の演算処理装置はス
ピン状態で先行の演算処理装置がロックを解除するのを
待ち合わせていた。
〔発明が解決しようとする問題点〕
上述した従来のタスクスケジュール方式で採用されてい
るロック装置では演算処理装置の個数が増えるに伴いロ
ックのためのスピン回数が極端に大きくなり、−そのた
め演算処理装置が増加する割には性能アップにつながら
ない欠点がある。
本発明はこのような欠点を除去するもので、演算処理装
置が増加した場合でも処理性能を向上させることができ
るシステムを提供することを目的とする。
〔問題点を解決するための手段〕
本発明は、一つのシステムバスに、システム制御装置と
、ロック装置およびアンロック装置を備えた複数の演算
処理装置とが接続されたマルチプロセッサシステムにお
いて、前記システム制御装置に、前記演算処理装置のロ
ック状態を表示するロック状態残時間計時手段を備え、
前記ロック装置に、タスクのスケジュールに際し前記ロ
ック状態残時間計時手段により計時中のロック状態の解
除までの残時間を入手するロック状態残時間読出手段と
、このロック状態残時間読出手段が人手した時間値をも
とにタスクのスケジュールを決定するタスクスケジュー
ル判定手段と、前記演算処理装置がロック状態に入る際
には予想ロック時間長を前記ロック状態残時間計時手段
に登録して計時をスタートさせる゛ロック状態残時間計
時スタート手段とを含み、前記アンロック装置に、前記
ロック状態残時間計時スタート手段により計時中のロッ
ク状態残時間の計時を停止させるロック状態残時間計時
停止手段を含むことを特徴とする。
〔作用〕
ロック装置のロック状態残時間読出手段がタスクスケジ
ューリングを行うときにシステム制御装置のロック状態
残時間計時手段により計時中のロック状態の解除までの
残時間を入手し、このロック状態残時間読出手段が入手
した時間値をもとにスピン状態でロックの解除を待ち合
わせるか、あるいはロック状態に入ることを一時中断す
るかのスケジュールをタスクスケジュール判定手段が決
定し、演算処理装置がロック状態に入る際にはロック状
態残時間計時スタート手段が予想ロック時間長をシステ
ム制御装置のロック状態残時間計時手段に登録してカウ
ントダウンの計時をスタートさせる。アンロック装置の
ロック状態残時間停止手段は演算処理装置のロック状態
での処理が終了したときに、このロック状態残時間計時
スタート手段により計時中のロック状態残時間の計時を
停止させる。
このように複数の演算処理装置間でロックの競合が発生
したときに、残りロック時間がサスペンド状態への移行
時間よりも長い場合には解放を待ってロック状態に入る
のを一時中断させ、この間別のタスクに当該演算処理装
置を割り付けることにより、システムのスルーブツトを
向上させることができる。
〔実施例〕
次に、本発明実施例を図面に基づいて説明する。
第1図は本発明実施例の構成および動作の流れを示す図
、第2図は本発明実施例の全体構成を示すブロック図で
ある。
本発明実施例では、一つのシステムバス500に、シス
テム制御装置90と、ロック装置10.20およびアン
ロック装置11.21をそれぞれ備えた二つの演算処理
装置1.2が接続されたマルチプロセッサシステムにつ
いて説明する。
本発明実施例は、゛システム制御装置90に、演算処理
装置1および2のロック状態を表示するロック状態残時
間計時手段901を備え、ロック装置10および20に
、タスクのスケジュールに際しロック状態残時間計時手
段901により計時中のロック状態の解除までの残時間
を入手するロック状態残時間読出手段102.202と
、このロック状態残時間読出手段102.202が入手
した時間値をもとにタスクのスケジュールを決定するタ
スクスケジュール判定手段103.203と、演算処理
装置1および2がロック状態に入る際には予想ロック時
間長をロック状態残時間計時手段901に登録して計時
をスタートさせるロック状態残時間計時スタート手段1
05.205をそれぞれ含み、アンロック装置11およ
び12に、ロック状態残時間計時スタート手段105.
205により計時中のロック状態残時間の計時を停止さ
せるロック状態残時間計時停止手段111.2Hをそれ
ぞれ含む。
次に、このように構成された本発明実施例の動作につい
て説明する。
演算処理装置1のオペレーティングシステムが無矛盾性
を保証するためにプロセッサ間の排他□が必要になると
、ロック装置lOを介してロックをかける。このとき、
ロックをかけている演算処理装置がなければこの演算処
理装置1はテストアンドセット命令101でロックに成
功する。ロックに成功した演算処理装置1はその後演算
処理装置1がロック状態を続ける時間の予測値をロック
状態残時間計時スタート手段105によってシステム制
御装置90内にあるロック状態残時間計時手段901に
登録し、計時(カウントダウン〉を開始させる。
ここで設定する予測値としては事前に実測したものを採
用するか、あるいは動的に変化するパラメータをもとに
計算するかにより、求めることができる。
演算処理装置1がロック状態で動作している際に、演算
処理装置2のオペレーティングシステムにロックの必要
性が発生したとすると、演算処理装置2はロック装置2
0を用いてロック状態に入ろうとするが、しかし、すで
に演算処理装置1がロック状態に入っているために演算
処理装置2のテストアンドセット命令201ではロック
操作は失敗(ロックNG)  となる。
ここで演算処理装置2はロック状態残時間読出手段20
2を用いてすでにロック状態にある演算処理装置1の残
りのロック時間をロック状態残時間計時手段901から
入手する。その後この入手した値(m)をもとにタスク
スケジュール判定手段203が演算処理装置2のその後
の動作を以下の方法で決定する。
■ 演算処理装置1の残りのロック時間(m)と、演算
処理装置2をサスペンド状態へ移行させるために要する
時間(n〉(この値はあらかじめ確定されている)とを
比較し、サスペンドに要するオーバヘッドの方が大(n
>m)ならば従来方式と同様にスピン状態にて演算処理
装置1がロックを解放するのを待ち合わせる。
■ もし逆にサスペンド状態に入る方が得策と判断(n
<m)L、た場合には、演算処理装置2がロック状態に
入るのを中断してサスペンド状態に移行し、演算処理装
置2上の別のタスクのためにこの演算処理装置2を解放
する。
一方、演算処理装置1がロック状態での処理を終了する
と、アンロック装置11を介してこの状態を解除する。
このとき、ロック状態残時間計時停止手段111でロッ
ク状態残時間計時手段901での計時を停止させた後、
テストアンドセット命令112を使いロック状態を解除
する。
その後すでにロック解放を待ち合わせている演算処理装
置(ここの説明では演算処理装置2)があれば、この演
算処理装置にロック権を与えるためサスペンド状態にあ
る演算処理装置2を起床させる。演算処理装置2は再び
ロック確保のための処理に入る。。
本実施例での動作の説明は演算処理装置lおよび2の2
台の場合について説明したが、3台以上の構成でも同じ
方法で対応することができる。
〔発明の効果〕
以上説明したように本発明によれば、複数の演算処理装
置間でロックの競合が発生したときに、スピン状態のま
まで他演算処理装置がロックを解放するのを待ち合わせ
るのではなくロック状態に入らせることを一時中断させ
、この量刑のタスクにこの演算処理装置を割り付けるこ
とにより、システムのスループットを向上させることが
できる効果がある。
特に演算処理装置の台数が増えるマルチプロセッサシス
テムではこの効果は顕著にあられれる。
【図面の簡単な説明】
第1図は本発明実施例の構成および動作の流れを示す図
。 第2図は本発明実施例の全体構成を示すブロック図。 1.2100.5・・・演算処理装置、10.20・・
・ロック装置、11.21・・・アンロック装置、90
・・・システム制御装置、102.202・・・ロック
状態残時間読出手段、103.203・・・タスクスケ
ジュール判定手段、105.205・・・ロック状態残
時間計時スタート手段、111.211・・・ロック状
態残時間計時停止手段、500・・・システムバス、9
01・・・ロック状態残時間計時手段。

Claims (1)

  1. 【特許請求の範囲】 1、一つのシステムバスに、システム制御装置と、ロッ
    ク装置およびアンロック装置を備えた複数の演算処理装
    置とが接続されたマルチプロセッサシステムにおいて、 前記システム制御装置に、前記演算処理装置のロック状
    態を表示するロック状態残時間計時手段を備え、 前記ロック装置に、 タスクのスケジュールに際し前記ロック状態残時間計時
    手段により計時中のロック状態の解除までの残時間を入
    手するロック状態残時間読出手段と、 このロック状態残時間読出手段が入手した時間値をもと
    にタスクのスケジュールを決定するタスクスケジュール
    判定手段と、 前記演算処理装置がロック状態に入る際には予想ロック
    時間長を前記ロック状態残時間計時手段に登録して計時
    をスタートさせるロック状態残時間計時スタート手段と を含み、 前記アンロック装置に、前記ロック状態残時間計時スタ
    ート手段により計時中のロック状態残時間の計時を停止
    させるロック状態残時間計時停止手段を含む ことを特徴とするマルチプロセッサシステム。
JP1219342A 1989-08-25 1989-08-25 マルチプロセッサシステム Pending JPH0381859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1219342A JPH0381859A (ja) 1989-08-25 1989-08-25 マルチプロセッサシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1219342A JPH0381859A (ja) 1989-08-25 1989-08-25 マルチプロセッサシステム

Publications (1)

Publication Number Publication Date
JPH0381859A true JPH0381859A (ja) 1991-04-08

Family

ID=16733952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1219342A Pending JPH0381859A (ja) 1989-08-25 1989-08-25 マルチプロセッサシステム

Country Status (1)

Country Link
JP (1) JPH0381859A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08329020A (ja) * 1995-05-30 1996-12-13 Kofu Nippon Denki Kk 並列計算機
JP2007517328A (ja) * 2003-12-31 2007-06-28 インテル・コーポレーション 動作モデルベースマルチスレッドアーキテクチャ
WO2010095198A1 (ja) * 2009-02-17 2010-08-26 パナソニック株式会社 資源排他制御方法および資源排他制御装置
US7853756B2 (en) 2004-04-30 2010-12-14 Fujitsu Limited Information processing device, processor, processor control method, information processing device control method and cache memory
JP2014038656A (ja) * 2013-10-24 2014-02-27 Fujitsu Ltd マルチプロセッサシステム、制御プログラム、および制御方法
JP2019106066A (ja) * 2017-12-13 2019-06-27 株式会社デンソー 情報処理装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08329020A (ja) * 1995-05-30 1996-12-13 Kofu Nippon Denki Kk 並列計算機
JP2007517328A (ja) * 2003-12-31 2007-06-28 インテル・コーポレーション 動作モデルベースマルチスレッドアーキテクチャ
US7853756B2 (en) 2004-04-30 2010-12-14 Fujitsu Limited Information processing device, processor, processor control method, information processing device control method and cache memory
WO2010095198A1 (ja) * 2009-02-17 2010-08-26 パナソニック株式会社 資源排他制御方法および資源排他制御装置
JP2010191575A (ja) * 2009-02-17 2010-09-02 Panasonic Corp 資源排他制御方法および資源排他制御装置
US8463911B2 (en) 2009-02-17 2013-06-11 Panasonic Corporation Exclusive control method of resource and exclusive controller of resource
JP2014038656A (ja) * 2013-10-24 2014-02-27 Fujitsu Ltd マルチプロセッサシステム、制御プログラム、および制御方法
JP2019106066A (ja) * 2017-12-13 2019-06-27 株式会社デンソー 情報処理装置

Similar Documents

Publication Publication Date Title
JP2779032B2 (ja) 情報処理装置
JPH05216851A (ja) ユーザプログラムおよびオペレーティングシステム間の高速通信のための方法
JPS62159268A (ja) マルチプロセツサシステム
US20040187118A1 (en) Software barrier synchronization
JPH0454255B2 (ja)
JPH0721021A (ja) 情報処理装置
JPH0381859A (ja) マルチプロセッサシステム
EP0335990B1 (en) Processor-processor synchronization
JPH02105961A (ja) マルチプロセッサ同期方式
JP2947195B2 (ja) 割り込みマスク制御方式
JP3422504B2 (ja) タスク間排他制御方法
JPS5998256A (ja) 割込制御装置
JPS61250765A (ja) マルチプロセツサシステムの排他制御方式
JPH04225433A (ja) キャンセル機能付セマフォ同期方式
JPH06149762A (ja) 計算機システムの競合動作試験方式
JP2566002B2 (ja) タスクディスパッチング方式
JPH0365751A (ja) 多重プロセッサシステム
JPS6033654A (ja) マイクロプロセツサ間デ−タ転送方式
JPH0683652A (ja) マイクロコンピュ−タシステム
Jensen et al. Synchronization under a commercial operating system
JPS63184137A (ja) 情報処理システムにおける異常終了情報の解析方式
Halang et al. Methodologies for meeting hard deadlines in industrial distributed real-time systems
Fay et al. Hardware difficulties associated with isochronous programs
JPH01302441A (ja) メモリリード方式
JPH07234797A (ja) タスク実行制御方法