JPH0378008B2 - - Google Patents
Info
- Publication number
- JPH0378008B2 JPH0378008B2 JP58039381A JP3938183A JPH0378008B2 JP H0378008 B2 JPH0378008 B2 JP H0378008B2 JP 58039381 A JP58039381 A JP 58039381A JP 3938183 A JP3938183 A JP 3938183A JP H0378008 B2 JPH0378008 B2 JP H0378008B2
- Authority
- JP
- Japan
- Prior art keywords
- josephson
- current
- input signal
- josephson element
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012546 transfer Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000010365 information processing Effects 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明はジヨセフソン素子を用いた分周器に関
する。DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a frequency divider using Josephson elements.
技術の背景
情報処理技術の発展に伴い、電子計算機等の情
報処理装置に対してもより高速化、大容量化が図
られつつある。Background of the Technology With the development of information processing technology, information processing devices such as electronic computers are becoming faster and larger in capacity.
かかる情報処理装置を構成する機能素子の一つ
として、超電導現象を利用した所謂ジヨセフソン
素子の適用が試みられている。 As one of the functional elements constituting such an information processing device, attempts have been made to apply a so-called Josephson element that utilizes superconductivity.
かかるジヨセフソン素子は、シリコンあるいは
ガリウム、砒素等の半導体材料を用いた素子に比
較して、より高速動作が可能であるという特徴を
備えている。 Such Josephson devices are characterized in that they can operate at higher speeds than devices using semiconductor materials such as silicon, gallium, and arsenic.
従来技術と問題点
かかるジヨセフソン素子を用いて分周器を、構
成する際には、従来、電流フリツプフロツプを複
数用いてＪ−Ｋフリツプフロツプ等を構成しこれ
を用いる方法が考えられている。しかしながら、
かかる構成によれば、用いる素子数が多くまた回
路構成が複数である。Prior Art and Problems When constructing a frequency divider using such a Josephson element, conventional methods have been considered in which a plurality of current flip-flops are used to construct a JK flip-flop or the like. however,
According to such a configuration, a large number of elements are used and a plurality of circuit configurations are required.
また論理回路を構成するうえで適用されるラツ
チングゲートは１度スイツチすると電源を切るま
でその状態を保つため分周器を構成することが困
難である。 Furthermore, once a latching gate is switched on, it remains in that state until the power is turned off, making it difficult to construct a frequency divider.
発明の目的
本発明は、前記従来の分周器回路に比較して、
回路構成が簡単でしかも高速動作が可能な分周器
を提供しようとするものである。OBJECT OF THE INVENTION The present invention provides, compared to the conventional frequency divider circuit,
The present invention aims to provide a frequency divider that has a simple circuit configuration and is capable of high-speed operation.
発明の構成
このため、本発明によれば、第１のジヨセフソ
ン素子に並列接続されたインダクタンスと第２の
ジヨセフソン素子の直列接続体とから構成される
電流フリツプフロツプと、前記第１及び第２のジ
ヨセフソン素子に対し前記電流フリツプフロツプ
の電流反転時間よりも短い入力信号パルスを同時
に印加する入力信号線とを備えたことを特徴とす
るジヨセフソン素子を用いた分周器が提供され
る。Structure of the Invention Therefore, according to the present invention, there is provided a current flip-flop, which includes an inductance connected in parallel to a first Josephson element and a series connection body of a second Josephson element; There is provided a frequency divider using a Josephson element, characterized in that the frequency divider is provided with an input signal line for simultaneously applying input signal pulses shorter than the current reversal time of the current flip-flop to the element.
以下、本発明を実施例をもつて詳細に説明す
る。 Hereinafter, the present invention will be explained in detail using examples.
発明の実施例
図面第１図は本発明による分周器の基本的回路
構成する。同図においてJ1はセツトゲートを構成
するジヨセフソン素子、J2はリセツトゲートを構
成するジヨセフソン素子、Ｌはジヨセフソン素子
J2と直列接続されたインダクタンスである。ジヨ
セフソン素子J1は、インダクタンスＬとジヨセフ
ソン素子J2との直列接続体と並列接続される。Embodiments of the Invention FIG. 1 shows the basic circuit configuration of a frequency divider according to the present invention. In the figure, J1 is a Josephson element that constitutes a set gate, J2 is a Josephson element that constitutes a reset gate, and L is a Josephson element.
It is an inductance connected in series with J 2 . The Josephson element J 1 is connected in parallel with the series connection of the inductance L and the Josephson element J 2 .
またIBはバイアス電流である。 Moreover, I B is a bias current.
このようなジヨセフソン素子J1及びJ2、並びに
インダクタンスＬの接続構成は、電流フリツフロ
ツプ回路として周知である。 Such a connection configuration of Josephson elements J 1 and J 2 and inductance L is well known as a current flip-flop circuit.
本発明にあつては、ジヨセフソン素子J1及びJ2
に対する入力信号線lSが直接接続されてなる点に
おいて、かかる周知の電流のフリツプフロツプ回
路とは異つている。かかる入力信号線lSの直列接
続によつてジヨセフソン素子J1及びJ2には同時に
入力信号パルスが印加される。 In the present invention, Josephson elements J 1 and J 2
It differs from such well-known current flip-flop circuits in that the input signal line L S for the circuit is directly connected. By connecting the input signal lines L S in series, input signal pulses are simultaneously applied to Josephson elements J 1 and J 2 .
かかる入力信号線lSに入力される入力信号Igの
パルス幅は電流フリツプフロツプ回路として動作
する際の電流転送時間（≒LI／Vg、Ｌはルーブ
のインダクタンス、Ｉは転送電流、Vgはジヨセ
フソン素子のギヤツプ電圧）よりも短かなものと
される。該入力信号Igのパルス幅が、電流転送時
間と同じかもしくはこれよりも長いと、ジヨセフ
ソン素子J1及びJ2が共に電圧状態となり回路がラ
ツチアツプしてしまう。 The pulse width of the input signal I g input to the input signal line l S is the current transfer time when operating as a current flip-flop circuit (≒LI/V g , L is the inductance of the lube, I is the transfer current, and V g is the current transfer time when operating as a current flip-flop circuit. It is considered to be shorter than the gap voltage of Josephson element. If the pulse width of the input signal I g is equal to or longer than the current transfer time, Josephson elements J 1 and J 2 will both be in a voltage state and the circuit will latch up.
かかる本発明による分周器回路は以下のように
動作する。かかる動作を第２図のタイミングチヤ
ートをも用いて説明する。 Such a frequency divider circuit according to the present invention operates as follows. This operation will be explained using the timing chart shown in FIG.
まず電流Ｉは全てジヨセフソン素子J1を通して
流れているものとする。 First, it is assumed that all current I flows through Josephson element J1 .
ここで入力信号線lSに入力信号パルスIgが印加
されると、ジヨセフソン素子J1が電圧状態にスイ
ツチし、電流ＩはインダクタンスＬを通してジヨ
セフソン素子J2へ転送される。ところが該電流Ｉ
がジヨセフソン素子J2へ流れ込んだ時には、入力
信号パルスIgが既に切れてしまつているために、
ジヨセフソン素子J2はスイツチしない。 Now, when an input signal pulse I g is applied to the input signal line I S , the Josephson element J 1 switches to a voltage state and the current I is transferred through the inductance L to the Josephson element J 2 . However, the current I
When the current flows into Josephson element J2 , the input signal pulse Ig has already expired, so
Josefson element J2 does not switch.
次いで再び入力信号パルスIgが加わること、今
度はジヨセフソン素子J2が電圧状態にスイツチ
し、電流Ｉはジヨセフソン素子J1へ転送される。
かかる場合も、該電流Ｉがジヨセフソン素子J1へ
流れ込んだ時には、入力信号パルスIgが既に切れ
てしまつているために、ジヨセフソン素子J1はス
イツチしない。 Then again the input signal pulse I g is applied, this time Josephson element J 2 switches to the voltage state and the current I is transferred to Josephson element J 1 .
Even in this case, when the current I flows into the Josephson element J1 , the Josephson element J1 does not switch because the input signal pulse Ig has already expired.
このような動作にあたつては、ジヨセフソン素
子J1に流れる左分枝の電流ILと、インダクタンス
Ｌ及びジヨセフソン素子J2に流れる右分枝の電流
IRは、入力信号パルスIgの1/2の周波数で振動し
ている。すなわち、当該ジヨセフソン素子回路は
分周器として動作する。 In such an operation, the left branch current I L flowing through Josephson element J 1 and the right branch current I L flowing through inductance L and Josephson element J 2
I R oscillates at a frequency that is 1/2 that of the input signal pulse I g . That is, the Josephson element circuit operates as a frequency divider.
ただし当該ジヨセフソン素子は、1/2分周器と
しての機能を有するものの、その出力信号IL，IR
の波形が入力信号Igの波形と異つているために、
多段に接続することは困難である。 However, although the Josephson element has the function of a 1/2 frequency divider, its output signals I L and I R
Since the waveform of is different from that of the input signal I g ,
It is difficult to connect in multiple stages.
第３図に示されるジヨセフソン素子を用いた分
周器は、前記第１図に示される分周器における欠
点を除去したものである。 The frequency divider using Josephson elements shown in FIG. 3 eliminates the drawbacks of the frequency divider shown in FIG. 1.
かかる第３図に示される分周器回路にあつて
は、前記第１図に示される回路のジヨセフソン素
子J2と並列に、ジヨセフソン素子J3、抵抗RR及び
インダクタンスLRの直列接続体が付加される。 In the frequency divider circuit shown in FIG. 3 , in parallel with the Josephson element J 2 of the circuit shown in FIG. will be added.
ここで、抵抗RRは例えば0.5〜１〔Ω〕程の比較
的小さな抵抗値を有し、またインダクタンスLR
はその値が例えば20〜30〔PH〕とインダクタンス
Ｌに比較して十分に小さい。 Here, the resistance R R has a relatively small resistance value, for example, about 0.5 to 1 [Ω], and the inductance L R
The value is, for example, 20 to 30 [PH], which is sufficiently small compared to the inductance L.
かかる第３図に示される回路においてまず電流
Ｉは全てジヨセフソン素子J1を通して流れている
ものとする。 In the circuit shown in FIG. 3, it is assumed that all current I flows through Josephson element J1 .
ここで入力信号線lSに入力信号パルスIgが印加
されると、ジヨセフソン素子J1が電圧状態にスイ
ツチし、電流ＩはインダクタンスＬを通してジヨ
セフソン素子J2へ転送される。ところが該電流Ｉ
がジヨセフソン素子J2へ流れ込んだ時には、入力
信号パルスIgが既切れてしまつているたに、ジヨ
セフソン素子J2はスイツチしない。 Now, when an input signal pulse I g is applied to the input signal line I S , the Josephson element J 1 switches to a voltage state and the current I is transferred through the inductance L to the Josephson element J 2 . However, the current I
flows into the Josephson element J2 , the input signal pulse Ig has already expired, and the Josephson element J2 does not switch.
次いで、次の入力信号パルスIgが印加されると
ジヨセフソン素子J2は電圧状態にスイツチする
が、この時インダクタンスＬの値が大きい（例え
ば、500〔PH〕）ため、ジヨセフソン素子J2に流れ
ていた電流はジヨセフソン素子J3へ流入する。か
かる電流がジヨセフソン素子J3を臨界電流値を超
えると該ジヨセフソン素子J3は電圧状態にスイツ
チし、前記電流はジヨセフソン素子J1を流れるよ
うになる。 Then, when the next input signal pulse I g is applied, the Josephson element J 2 switches to the voltage state, but at this time, since the value of the inductance L is large (for example, 500 [PH]), the current flows through the Josephson element J 2 . The current flowing into Josephson element J3 flows into Josephson element J3. When this current exceeds a critical current value through the Josephson element J3 , the Josephson element J3 switches to a voltage state and the current begins to flow through the Josephson element J1 .
かかるジヨセフソン素子J2及びJ3のスイツチ動
作の際のインダクタンスLRには一瞬だけ電流IRO
が流れる。かかる電流IROの発生のタイミングを
第４図に示す。 When the Josephson elements J 2 and J 3 switch, the inductance L R has a momentary current I RO
flows. The timing of generation of such current IRO is shown in FIG.
すなわち、インダクタンスLRに流れる電流IRO
は、入力信号パルスIgと同じワンシヨツトパルス
であり、しかも該入力信号パルスの1/2の周波数
をもつて発生する。 In other words, the current I RO flowing through the inductance L R
is a one-shot pulse that is the same as the input signal pulse I g , and is generated at half the frequency of the input signal pulse.
従つて、かかる電流IROを次段の入力信号とし
て用いることにより多段接続することができ、ｎ
段接続することによつて1/2n分周器を構成するこ
とができる。 Therefore, by using this current IRO as an input signal for the next stage, it is possible to connect multiple stages, and n
A 1/2 n frequency divider can be constructed by connecting stages.
第５図に示されるジヨセフソン素子を用いた分
周器は、前記第３に示される分周器における付加
回路（ジヨセフソン素子−抵抗−インダクタンス
の直列接続体）をジヨセフソン素子J1と並列に接
続したものである。 The frequency divider using the Josephson element shown in Fig. 5 has an additional circuit (a series connection of the Josephson element, resistance, and inductance) in the frequency divider shown in the third part connected in parallel with the Josephson element J1 . It is something.
かかる構成によれば、インダクタンスLLに流
れるILOは、前記第３図に示される分周器の出力
IROに対し、入力電流パルスIgの１周期分ずれた出
力となる。 According to this configuration, I LO flowing through the inductance L L is equal to the output of the frequency divider shown in FIG. 3 above.
The output is shifted by one period of the input current pulse I g with respect to I RO .
また第６図に示されるジヨセフソン素子を用い
た分周器は、前記付加回路をジヨセフソン素子J1
及びJ2のそれぞれに並列接続したものである。 Further, in the frequency divider using the Josephson element shown in FIG. 6, the additional circuit is connected to the Josephson element J 1
and J 2 in parallel.
かかる構成によれば、入力信号パルスIgの１周
期分ずれた２つの出力ILOが得られる。各出力ILO
又はIROは入力信号パルスIgの1/2の周波数をもつ
て発生する。かかる状態を第７図に示す。 According to this configuration, two outputs ILO are obtained that are shifted by one cycle of the input signal pulse Ig . Each output I LO
Alternatively, I RO is generated with a frequency that is 1/2 that of the input signal pulse I g . Such a state is shown in FIG.
以上の本発明の実施例にあつては、ジヨセフソ
ン素子J1及びJ2に対し共通の入力信号線lSを用し
て入力信号パルスを印加したが該ジヨセフソン素
子J1及びJ2それぞれ別個にしかし同時にワンシヨ
ツトパルス入力信号を印加してもよい。 In the above embodiment of the present invention, input signal pulses were applied to Josephson elements J 1 and J 2 using the common input signal line lS , but input signal pulses were applied to Josephson elements J 1 and J 2 separately. However, a one-shot pulse input signal may also be applied at the same time.
また前記ジヨセフソン素子J1及びJ2としては、
単接合素子、二接合あるいは三接合量子干渉計等
を用いることができる。一方ジヨセフソン素子J3
及びJ4としては安定性等の点から単接合素子の適
用が好ましい。 Furthermore, the Josephson elements J 1 and J 2 are as follows:
A single-junction device, a two-junction or three-junction quantum interferometer, etc. can be used. Meanwhile Josephson element J 3
From the viewpoint of stability and the like, it is preferable to use a single junction element as J4 .
なお前記入力信号パルスのパルス幅と電流の転
送時間との関係は、ジヨセフソン素子の動作点に
よつて変化するため一定の関係では表わせない。
しかしながら少くとも電流が電送されて来るジヨ
セフソン素子にあつては、その電流と入力信号電
流によつて決定される動作点が当該ジヨセフソン
素子の閾値を越えないよう接定される必要があ
る。 Note that the relationship between the pulse width of the input signal pulse and the current transfer time cannot be expressed as a fixed relationship because it changes depending on the operating point of the Josephson element.
However, at least a Josephson element to which a current is transmitted must be connected so that the operating point determined by the current and the input signal current does not exceed the threshold of the Josephson element.
発明の効果
以上のような本発明によれば、極めて簡単な構
成により、しかも多段接続が可能な1/2分周器を
構成することができる。Effects of the Invention According to the present invention as described above, it is possible to construct a 1/2 frequency divider that has an extremely simple configuration and can be connected in multiple stages.
従つて分周器を備えたジヨセフソン集積回路装
置の高集積化、高速動作化を図るうえで極めて有
効である。 Therefore, it is extremely effective in achieving high integration and high-speed operation of Josephson integrated circuit devices equipped with frequency dividers.
第１図は本発明によるジヨセフソン素子を用い
た分周器の基本的構成を示す結線図、第２図は第
１図に示される分周器の動作を表わすタイミング
チヤートである。第３図は本発明によるジヨセフ
ソン素子を用いた分周器の他の実施例を示す結線
図、第４図は第３図に示される分周器の動作を表
わすタイミングチヤートである。第５図及び第６
図は、本発明によるジヨセフソン素子を用いた分
周器の他の実施例を示す結線図、第７図は第６図
に示される分周器の動作を表わすタイミングチヤ
ートである。
図において、J1〜J4；ジヨセフソン素子、Ｌ，
LR，LL；インダクタンス、Ｒ，RR，RL；抵抗、
lS；入力信号線。
FIG. 1 is a wiring diagram showing the basic configuration of a frequency divider using Josephson elements according to the present invention, and FIG. 2 is a timing chart showing the operation of the frequency divider shown in FIG. 1. FIG. 3 is a wiring diagram showing another embodiment of a frequency divider using Josephson elements according to the present invention, and FIG. 4 is a timing chart showing the operation of the frequency divider shown in FIG. 3. Figures 5 and 6
This figure is a wiring diagram showing another embodiment of a frequency divider using Josephson elements according to the present invention, and FIG. 7 is a timing chart showing the operation of the frequency divider shown in FIG. 6. In the figure, J 1 to J 4 ; Josephson elements, L,
L R , L L ; Inductance, R, R R , R L ; Resistance,
l S ; Input signal line.
Claims (1)
セフソン素子に並列接続されたインダクタンスと
第２のジヨセフソン素子の直列接続体とから構成
される電流フリツプフロツプと、前記第１及び第
２のジヨセフソン素子に対し前記電流フリツプフ
ロツプの電流反転時間よりも短い入力信号パルス
を同時に印加する入力信号線とを備えたことを特
徴とするジヨセフソン素子を用いた分周器。 ２ 第１及び第２のジヨセフソン素子の少くとも
一方に、前記ジヨセフソン素子よりも臨界電流の
小さなジヨセフソン素子、抵抗および十分小さな
値のインダクタンスの直列接続体を並列接続して
なることを特徴とする特許請求の範囲第１項記載
のジヨセフソン素子を用いた分周器。 ３ 第１及び第２のジヨセフソン素子の入力信号
線が直列接続されてなることを特徴とする特許請
求の範囲第１項記載のジヨセフソン素子を用した
分周器。[Scope of Claims] 1. A current flip-flop comprising a first Josephson element, a series connection of an inductance connected in parallel to the first Josephson element, and a second Josephson element; 1. A frequency divider using a Josephson element, comprising: an input signal line for simultaneously applying input signal pulses shorter than a current reversal time of the current flip-flop to the Josephson elements. 2. A patent characterized in that at least one of the first and second Josephson elements is connected in parallel with a series connection body of a Josephson element having a smaller critical current than the Josephson element, a resistor, and an inductance of a sufficiently small value. A frequency divider using the Josephson device according to claim 1. 3. A frequency divider using Josephson elements according to claim 1, wherein the input signal lines of the first and second Josephson elements are connected in series.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58039381A JPS59165525A (en) | 1983-03-10 | 1983-03-10 | Frequency divider using josephson element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58039381A JPS59165525A (en) | 1983-03-10 | 1983-03-10 | Frequency divider using josephson element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59165525A JPS59165525A (en) | 1984-09-18 |
| JPH0378008B2 true JPH0378008B2 (en) | 1991-12-12 |
Family
ID=12551434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58039381A Granted JPS59165525A (en) | 1983-03-10 | 1983-03-10 | Frequency divider using josephson element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59165525A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6196826A (en) * | 1984-10-18 | 1986-05-15 | Agency Of Ind Science & Technol | Dc drive type josephson frequency divider |
| JPS62279881A (en) * | 1986-05-29 | 1987-12-04 | Kaiyo Kagaku Gijutsu Center | Apparatus for adsorbing rare metal dissolved in seawater by utilization of wave |
-
1983
- 1983-03-10 JP JP58039381A patent/JPS59165525A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59165525A (en) | 1984-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200259483A1 (en) | Superconducting circuit for processing input signals | |
| EP3711164B1 (en) | Inverting phase mode rql logic gates and corresponding method for providing a logic value | |
| US5444751A (en) | Tunnel diode shift register utilizing tunnel diode coupling | |
| JPH0378008B2 (en) | ||
| US5164618A (en) | Superconducting gate array cells | |
| US4678945A (en) | Unidirectional single-flux-quantum logic circuit | |
| US4633098A (en) | Flip-flop circuit with built-in enable function | |
| JPH0453449B2 (en) | ||
| US20240039541A1 (en) | SFQ-based Pulse-conserving Logic Gates | |
| JP3459867B2 (en) | Josephson latch circuit | |
| Beha et al. | A four input-AND-gate with five asymmetric interferometers | |
| JP2765326B2 (en) | Josephson polarity switching type drive circuit | |
| JPS59123310A (en) | Timing pulse generating circuit | |
| JP2000261307A (en) | Superconducting nor circuit | |
| JP2783032B2 (en) | Josephson reverse current prevention circuit | |
| JPH0754900B2 (en) | Josephson resistor-coupling negation circuit | |
| JPH0626302B2 (en) | JOSEPHSON MASTER SLAVE FLIP FLOP | |
| Fujimaki et al. | Variable threshold logic with superconducting quantum interferometers | |
| SU1316076A1 (en) | Jk-flip-flop | |
| JP2644368B2 (en) | Input signal buffer circuit | |
| JPH05235427A (en) | Interface circuit | |
| JPH06169253A (en) | Dc power supply drive josephson basic logic circuit | |
| JPH0234494B2 (en) | TASOMYAKURYUDENGENNYORUJOSEFUSONRONRIKAIRO | |
| JPH05227007A (en) | Interface circuit | |
| JPH0220016B2 (en) |