JP2000261307A - Superconducting nor circuit - Google Patents
Superconducting nor circuitInfo
- Publication number
- JP2000261307A JP2000261307A JP11059414A JP5941499A JP2000261307A JP 2000261307 A JP2000261307 A JP 2000261307A JP 11059414 A JP11059414 A JP 11059414A JP 5941499 A JP5941499 A JP 5941499A JP 2000261307 A JP2000261307 A JP 2000261307A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- superconducting
- signal
- sfq
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、極低温で動作する
超伝導集積回路の基本ゲートに関するものであり、具体
的には、複数個の入力信号に対して論理和をとりさらに
その否定論理をとるという機能（ＮＯＲ論理）を有する
超伝導ＮＯＲ回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a basic gate of a superconducting integrated circuit that operates at a very low temperature, and specifically, performs a logical OR operation on a plurality of input signals and further performs a logical NOT operation on the logical sum. The present invention relates to a superconducting NOR circuit having a function of taking (NOR logic).
【０００２】[0002]
【従来の技術】一般に、超伝導集積回路には、大きく分
けて２つの種類がある。１つは、ジョセフソン素子の電
流電圧特性に現れる強い非線形性を利用したもので、電
圧型論理と呼ばれている。電圧型論理は、半導体の集積
回路で使用されている論理と同じ論理形式である。もう
１つは、ジョセフソン素子の電流位相特性の非線形性を
利用したものでフラクソイド型論理と呼ばれている。上
記した電圧型論理の超伝導集積回路は、一定の時間（例
えばクロック周期の間）一定の電圧（通常、状態“０"
を零電圧レベル、状態“１"を所望の出力電圧レベルに
設定する）を出力することを特徴とする回路であり、こ
の電圧レベルに応じて論理動作を行う回路である。電圧
型論理の超伝導集積回路の動作信号を、レベル信号と呼
ぶことにする。電圧型論理の超伝導集積回路では、通
常、マッカンバ係数が１以上のアンダーダンピング状態
のジョセフソン素子を交流電流でバイアスして使用する
（マッカンバ係数は、ジョセフソン素子の特性を示す１
つの定数であり、２πＩ0ＣＲD 2/Φ0、ここで、Ｉ0はジ
ョセフソン素子の臨界電流値、Ｃはキャパシタンス、Ｒ
Dは抵抗、Φ0は単一磁束量子を示す。詳しくは、文献：
倍風館発行の超高速ジョセフソン・デバイスの３８頁参
照）。2. Description of the Related Art Generally, superconducting integrated circuits are roughly classified into two types. One is to use a strong nonlinearity appearing in the current-voltage characteristics of the Josephson element, and is called a voltage type logic. The voltage type logic has the same logic type as the logic used in a semiconductor integrated circuit. The other uses the nonlinearity of the current phase characteristic of the Josephson element and is called a fluxoid type logic. The above-described voltage-type logic superconducting integrated circuit operates at a constant voltage (usually in a state “0”) for a fixed time (for example, during a clock cycle).
Is set to a zero voltage level and the state “1” is set to a desired output voltage level), and a logic operation is performed in accordance with this voltage level. An operation signal of a voltage-type logic superconducting integrated circuit is called a level signal. In a voltage-type logic superconducting integrated circuit, an underdamped Josephson element having a McCamba coefficient of 1 or more is normally used by being biased with an alternating current.
Two constants, 2πI 0 CR D 2 / Φ 0 , where I 0 is the critical current value of the Josephson device, C is the capacitance, R
D indicates resistance and Φ 0 indicates single flux quantum. For details, see the literature:
(See page 38 of Ultra-Fast Josephson Device published by Baifukan.)
【０００３】一方、フラクソイド型論理の超伝導集積回
路は、単一磁束量子（ＳＦＱ： Single Flux Quantum）
パルスを出力することを特徴とする回路であり、磁束量
子の伝搬や回路の量子状態に応じて論理動作を行う回路
である。フラクソイド型論理の超伝導集積回路の動作信
号を、ＳＦＱパルス信号と呼ぶことにする。フラクソイ
ド型論理の超伝導集積回路では、通常、マッカンバ係数
が１以下のオーバーダンピング状態のジョセフソン素子
を直流電流でバイアスして使用する。On the other hand, a superconducting integrated circuit of the fluxoid type logic has a single flux quantum (SFQ).
A circuit that outputs a pulse, and performs a logic operation in accordance with the propagation of magnetic flux quantum and the quantum state of the circuit. The operation signal of the superconducting integrated circuit of the fluxoid type logic is referred to as an SFQ pulse signal. In a superconducting integrated circuit of the fluxoid type logic, usually, a Josephson element in an overdamped state having a MacKamba coefficient of 1 or less is used by being biased with a direct current.
【０００４】ここで、ＮＯＲ論理は、良く知られている
ように、論理和をとり、更に、その論理和出力の否定論
理をとれば実現できる。従って、超伝導ＮＯＲ回路は、
超伝導のＯＲ回路（和論理）と超伝導のＮＯＴ回路（否
定論理）で構成することが出来る。Here, as is well known, the NOR logic can be realized by taking a logical sum and further taking a negative logic of the logical sum output. Therefore, the superconducting NOR circuit is
It can be composed of a superconducting OR circuit (sum logic) and a superconducting NOT circuit (negative logic).
【０００５】電圧型論理の超伝導ＮＯＲ回路としては、
従来、図４に示す回路が提案されている。この回路は、
電圧型論理で動作するジョセフソン磁界結合型多入力論
理和回路（特願H05-123676）と、同じく電圧型論理で動
作する超伝導量子干渉素子（ＳＱＵＩＤ）で構成したＮ
ＯＴ回路とで構成されている。この回路の特徴は、ＯＲ
回路が直列接続された磁界結合型の超伝導量子干渉素子
（ＳＱＵＩＤ）で構成されているため、入力信号本数が
増えても、即ち直列接続されたSQUIDの数が増えても、S
QUIDへのバイアス電流が増大しないこと。さらに。多数
のＮＯＲ回路を配置する場合にも入力信号を磁気的に結
合できるため、入力信号配線の直列接続が可能になり入
力信号電流を増やすことなく多数のＮＯＲ回路を駆動で
きるという利点がある。As a voltage-type logic superconducting NOR circuit,
Conventionally, a circuit shown in FIG. 4 has been proposed. This circuit is
N composed of a Josephson magnetic field coupling type multi-input OR circuit (Japanese Patent Application No. H05-123676) operating by voltage type logic and a superconducting quantum interference device (SQUID) also operating by voltage type logic
OT circuit. The feature of this circuit is OR
Since the circuit is composed of a magnetically coupled superconducting quantum interference device (SQUID) connected in series, even if the number of input signals increases, that is, even if the number of SQUIDs connected in series increases, S
The bias current to the QUID does not increase. further. Even when a large number of NOR circuits are arranged, the input signals can be magnetically coupled. Therefore, there is an advantage that the input signal wirings can be connected in series and a large number of NOR circuits can be driven without increasing the input signal current.
【０００６】また、近年、直流（ＤＣ）バイアスで動作
し、より高速動作が可能なフラクソイド型論理の回路が
盛んに研究されている。フラクソイド型論理の超伝導Ｎ
ＯＲ回路は、従来から知られているＳＦＱのＯＲ回路と
ＳＦＱのＮＯＴ回路（文献：IEEE Tran. Applied Super
conductivity, Vol.3, no. 1, pp. 2566-2577, Mar.199
3参照）で容易に構成することが出来る。図５にこの一
例を示す。図５の回路は、２入力のＳＦＱ_ＯＲ回路と
ＳＦＱ_ＮＯＴ回路で構成されている。この回路は、全
て直流（ＤＣ）でバイアスされるので、交流（ＡＣ）電
源を必要とせず、より高速で動作可能という特徴があ
る。In recent years, a fluxoid logic circuit which operates with a direct current (DC) bias and can operate at a higher speed has been actively studied. Superconducting N of fluxoid type logic
The OR circuit includes a conventionally known SFQ OR circuit and a SFQ NOT circuit (reference: IEEE Tran. Applied Super).
conductivity, Vol.3, no.1, pp. 2566-2577, Mar.199
3) can be easily configured. FIG. 5 shows an example of this. The circuit in FIG. 5 includes a two-input SFQ_OR circuit and a SFQ_NOT circuit. Since this circuit is all biased by direct current (DC), it does not require an alternating current (AC) power supply and can operate at higher speed.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら、上記従
来の技術の超伝導ＮＯＲ回路には、次の様な問題点があ
る。However, the above-described conventional superconducting NOR circuit has the following problems.
【０００８】まず、電圧型論理の超伝導ＮＯＲ回路（図
４）は、電圧型論理回路の一番の問題点として、バイア
ス電流を交流（ＡＣ）で供給しなければならないという
問題がある。これは回路規模が大きくなるに伴い、供給
すべき交流（ＡＣ）の電流も比例して増大するため、高
周波の大電流を供給しなければならないという大きな問
題になる。First, the voltage-type logic superconducting NOR circuit (FIG. 4) has a problem that a bias current must be supplied by alternating current (AC) as the most serious problem of the voltage-type logic circuit. This is a major problem in that a large high-frequency current must be supplied because the alternating current (AC) current to be supplied increases in proportion to the circuit scale.
【０００９】次に、図５のフラクソイド型論理の超伝導
ＮＯＲ回路は、入力信号は２個であり（input 1とinput
2）、より多くの入力信号がある場合には、このままで
は対応できない。多入力にするために、多段にＯＲ回路
を構成することもできるが、その場合には入力信号数に
応じて回路規模と消費電力が増大するという問題点があ
る。さらに、ＳＦＱ回路の特徴として、入力信号はイン
ダクタンスを介して直接入力されるため、大規模な回路
の場合、ＮＯＲ回路の個数に比例して入力信号電流も増
大させる必要があるという大きな問題点がある。Next, the superconducting NOR circuit of the fluxoid type logic of FIG. 5 has two input signals (input 1 and input
2) If there are more input signals, it cannot be handled as it is. To provide multiple inputs, an OR circuit can be configured in multiple stages, but in this case, there is a problem that the circuit scale and power consumption increase according to the number of input signals. Further, as a feature of the SFQ circuit, since an input signal is directly input via an inductance, a large problem is that in the case of a large-scale circuit, the input signal current needs to be increased in proportion to the number of NOR circuits. is there.
【００１０】本発明の目的は、上記従来の技術が有する
問題点を解決するためになされたものであり、直流電源
で動作可能で、消費電力を増大させることなく多数の入
力信号が入力可能な超伝導ＮＯＲ回路を提供することに
ある。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems of the prior art. The present invention is operable with a DC power supply and is capable of inputting a large number of input signals without increasing power consumption. It is to provide a superconducting NOR circuit.
【００１１】[0011]
【課題を解決するための手段】上記目的を達成するた
め、本発明では、超伝導量子干渉素子を接続した多入力
磁界結合素子によって構成されたＯＲ回路と、単一磁束
量子を動作の基本とするＮＯＴ回路とを備え、ＯＲ回路
の多入力磁界結合素子のジョセフソン接合は、マッカン
バ係数が１以上のアンダーダンピング状態で動作するよ
うに、設定されており、他方、ＮＯＴ回路のジョセフソ
ン接合は、マッカンバ係数が１以下のオーバーダンピン
グ状態で動作するように、設定されており、これによ
り、直流電源で駆動できる超伝導ＮＯＲ回路が得られ
る。In order to achieve the above object, according to the present invention, an OR circuit constituted by a multi-input magnetic field coupling element connected to a superconducting quantum interference element, and a single magnetic flux quantum based on the basic operation. And a Josephson junction of the multi-input magnetic field coupling element of the OR circuit is set so as to operate in an under-damping state having a Mackamber coefficient of 1 or more, while a Josephson junction of the NOT circuit is , Is set so as to operate in an overdamping state with a Mackamba coefficient of 1 or less, thereby obtaining a superconducting NOR circuit that can be driven by a DC power supply.
【００１２】より具体的に言えば、本発明の超伝導ＮＯ
Ｒ回路は、少なくとも２個以上のジョセフソン接合とイ
ンダクタンスから成る超伝導ループと、前記超伝導ルー
プに接続された２個の接続端と、前記超伝導ループに磁
気的に結合するように配置された１本または複数本の入
力信号配線とから構成される超伝導量子干渉素子を複数
個直列に前記接続端間を接続した多入力磁界結合素子
と、第１の抵抗と、第２の抵抗と、第１のインダクタン
スと、単一磁束量子を動作の基本とするＮＯＴ回路とか
ら構成され、前記多入力磁界結合素子の一端は接地面に
接続され他端は第１の接続点に接続され、前記第１の抵
抗の一端は直流電流供給端子に接続され他端は前記第１
の接続点に接続され、前記第１の接続点と前記ＮＯＴ回
路の信号入力端間に前記第２の抵抗と前記第１のインダ
クタンスが接続された構成を有する。加えて、前記ＮＯ
Ｔ回路は、信号入力端と直流バイアス入力端とクロック
信号入力端と出力端を有し、前記信号入力端から入力さ
れたデータ信号を単一磁束量子として保持し、その後ク
ロック信号が入力された時に、その補信号を出力端に単
一磁束量子パルスの形で出力することが可能な単一磁束
量子ＮＯＴ回路であること、更に、前記多入力磁界結合
素子の全てのジョセフソン接合は、マッカンバ係数が１
以上のアンダーダンピング状態で動作するように設定さ
れ、一方前記ＮＯＴ回路の全てのジョセフソン接合は、
マッカンバ係数が１以下のオーバーダンピング状態で動
作するように設定されていること、且つ前記多入力磁界
結合型素子の磁気的に結合された複数個の入力信号配線
の少なくとも１個以上に信号が入力された時、前記多入
力磁界結合型素子がセルフリセットモードで動作し、少
なくとも１個以上の単一磁束量子パルスを第２の抵抗と
第１のインダクタンスを介してＮＯＴ回路に入力するこ
とが可能なように、前記第２の抵抗と第１のインダクタ
ンスの値が所望の値に設定された構成を有する。More specifically, the superconducting NO of the present invention
The R circuit is disposed so as to be magnetically coupled to the superconducting loop, including a superconducting loop including at least two or more Josephson junctions and an inductance, two connection ends connected to the superconducting loop. A multi-input magnetic field coupling element in which a plurality of superconducting quantum interference elements composed of one or more input signal wirings are connected in series between the connection ends; a first resistor; and a second resistor. , A first inductance, and a NOT circuit whose operation is based on a single flux quantum. One end of the multi-input magnetic field coupling element is connected to a ground plane, and the other end is connected to a first connection point. One end of the first resistor is connected to a DC current supply terminal and the other end is the first resistor.
And the second resistor and the first inductance are connected between the first connection point and a signal input terminal of the NOT circuit. In addition, the NO
The T circuit has a signal input terminal, a DC bias input terminal, a clock signal input terminal, and an output terminal, holds the data signal input from the signal input terminal as a single flux quantum, and then receives the clock signal. Sometimes, it is a single flux quantum NOT circuit capable of outputting its complementary signal to the output end in the form of a single flux quantum pulse, and all the Josephson junctions of the multi-input magnetic field coupling element are Coefficient is 1
All the Josephson junctions of the NOT circuit are set to operate in the above-described under-damping state.
The multi-input magnetic field coupling element is configured to operate in an overdamping state with a Mackamba coefficient of 1 or less, and a signal is input to at least one or more of a plurality of magnetically coupled input signal wirings of the multi-input magnetic field coupling element. When the multi-input magnetic field coupling element is operated in a self-reset mode, at least one single flux quantum pulse can be input to a NOT circuit via a second resistor and a first inductance. In this manner, the second resistor and the first inductance are configured to have desired values.
【００１３】本発明の特徴は、電圧型論理の多入力ＯＲ
回路をセルフリセットモードで動作させることにより、
直流バイアスでの動作を可能にし、且つ、これにより発
生する複数のＳＦＱパルス（ＭＦＱパルスと呼ぶことも
ある）をＳＦＱ_ＮＯＴ回路で否定論理を取ると同時に
ＳＦＱパルスに変換して出力させる点にある。A feature of the present invention is that a multi-input OR of a voltage type logic is provided.
By operating the circuit in self-reset mode,
The point is that operation with a DC bias is enabled, and a plurality of SFQ pulses (sometimes referred to as MFQ pulses) generated thereby are subjected to a negative logic in an SFQ_NOT circuit, and simultaneously converted to SFQ pulses and output.
【００１４】[0014]
【発明の実施の形態】次に、本発明について図面を参照
して説明する。 （第１の実施形態）図１は、本発明の第１の形態に係る
超伝導ＮＯＲ回路の構成を示す等価回路図である。本実
施形態の超伝導ＮＯＲ回路は、磁界結合型多入力ＯＲ回
路と、ＳＦＱ_ＮＯＴ回路と、バイアスフィード抵抗（R
b1、Rb2）と、インダクタンス（L1）と、負荷抵抗（RL
1）とから構成されている。Next, the present invention will be described with reference to the drawings. (First Embodiment) FIG. 1 is an equivalent circuit diagram showing a configuration of a superconducting NOR circuit according to a first embodiment of the present invention. The superconducting NOR circuit according to the present embodiment includes a magnetic field coupling type multi-input OR circuit, an SFQ_NOT circuit, and a bias feed resistor (R
b1, Rb2), inductance (L1), and load resistance (RL
1).
【００１５】磁界結合型多入力ＯＲ回路は、直列接続さ
れた３個の超伝導量子干渉素子（SQUID1、SQUID2、SQUI
D3）から構成されている。３個の超伝導量子干渉素子
は、全て同じ回路構成であり、２つのジョセフソン接合
（Ｊｓ１とＪｓ２）とインダクタンスからなる超伝導ル
ープとこの超伝導ループに磁気的に結合する様に配置さ
れた１本の入力信号配線とで構成されている。The magnetic field coupling type multi-input OR circuit comprises three superconducting quantum interference devices (SQUID1, SQUID2, SQUID) connected in series.
D3). All three superconducting quantum interference devices have the same circuit configuration, and are arranged so as to be magnetically coupled to a superconducting loop including two Josephson junctions (Js1 and Js2) and an inductance. It consists of one input signal wiring.
【００１６】一方、ＳＦＱ_ＮＯＴ回路は、ジョセフソ
ン接合（J1、J2、J3、J4）と、ジョセフソン接合のシャ
ント抵抗（r1、r2、r3、r4）と、インダクタンス（L2）
と、ダンピング抵抗（Rd1、Rd2）とから構成されてい
る。On the other hand, the SFQ_NOT circuit includes a Josephson junction (J1, J2, J3, J4), a shunt resistance (r1, r2, r3, r4) of the Josephson junction, and an inductance (L2).
And damping resistors (Rd1, Rd2).
【００１７】磁界結合型多入力ＯＲ回路には、バイアス
フィード抵抗（Rb1)を介して、ＳＦＱ_ＮＯＴ回路に
は、バイアスフィード抵抗（Rb2)を介してそれぞれ所望
の値の直流電流（ＤＣ）が流され、バイアスされてい
る。A direct current (DC) having a desired value flows through the magnetic field coupling type multi-input OR circuit via the bias feed resistance (Rb1), and flows through the SFQ_NOT circuit via the bias feed resistance (Rb2). Is biased.
【００１８】３つ入力信号（input1、input2、input3）
は、それぞれ３つの超伝導量子干渉素子（SQUID1、SQUI
D2、SQUID3）の入力信号配線に入力される。出力信号
（out）は、ＳＦＱ_ＮＯＴ回路の出力端から出力され
る。Three input signals (input1, input2, input3)
Means three superconducting quantum interference devices (SQUID1, SQUI
D2, SQUID3) are input to the input signal wiring. The output signal (out) is output from the output terminal of the SFQ_NOT circuit.
【００１９】ＮＯＴ回路を構成するジョセフソン接合の
シャント抵抗（r1、r2、r3、r4）の値は、ジョセフソン
接合（J1、J2、J3、J4）がマッカンバ定数β＝１以下の
オーバーダンピング状態で動作するように所望の値に設
定されている。一方、ＯＲ回路を構成する超伝導量子干
渉素子SQUIDのジョセフソン接合（Ｊs1,Ｊs2）は、マッ
カンバ定数β＝１以上のアンダーダンピンング状態で動
作可能な接合特性を有している。The value of the shunt resistance (r1, r2, r3, r4) of the Josephson junction constituting the NOT circuit is such that the Josephson junction (J1, J2, J3, J4) is in an over-damping state where the Macmber constant β = 1 or less. Is set to a desired value. On the other hand, the Josephson junctions (Js1, Js2) of the superconducting quantum interference device SQUID constituting the OR circuit have junction characteristics that can operate in an underdamping state with a Mackamba constant β of 1 or more.
【００２０】例えば、一例としてこれらの回路定数を以
下のように設定することが出来る。J1 = 0.276 mA、
J2 = 0.23 mA、 J3 = 0.3 mA、 J4 = 0.177 mA、 J
s1 =0.125 mA、 Js2 = 0.125 mA, L1 = 10 pH、 L2
= 9.5 pH、 r1 = 1.4Ω、r2 = 1.6Ω、 r3 = 1.2
Ω、 r4 = 2.1Ω 、RL1 = 1.0Ω、 Rd1 =0.5Ω、
Rd2 = 0.5Ω、 Ｒｂ１＝ 57.7Ω 、 Ｒｂ２＝ 11.5
Ω、 Idc1 = 0.19 mA、 Idc2 = 0.24 mA、図２にシ
ミュレーションによる動作波形の概略図を示す。上か
ら、入力信号（input1、input2、input3）、磁界結合型
多入力ＯＲ回路の出力、ＳＦＱ_ＮＯＴ回路へのクロッ
ク信号、ＳＦＱ_ＮＯＴ回路の出力波形である。入力信
号は、ＳＦＱパルスではなくラッチングロジックからの
レベル信号（ある一定の時間ほぼ一定の電圧状態を維持
する信号）を仮定している。For example, as an example, these circuit constants can be set as follows. J1 = 0.276 mA,
J2 = 0.23 mA, J3 = 0.3 mA, J4 = 0.177 mA, J
s1 = 0.125 mA, Js2 = 0.125 mA, L1 = 10 pH, L2
= 9.5 pH, r1 = 1.4Ω, r2 = 1.6Ω, r3 = 1.2
Ω, r4 = 2.1Ω, RL1 = 1.0Ω, Rd1 = 0.5Ω,
Rd2 = 0.5Ω, Rb1 = 57.7Ω, Rb2 = 11.5
Ω, Idc1 = 0.19 mA, Idc2 = 0.24 mA, Fig. 2 shows a schematic diagram of the operation waveform by simulation. From above, the input signals (input1, input2, input3), the output of the magnetic-field-coupled multi-input OR circuit, the clock signal to the SFQ_NOT circuit, and the output waveform of the SFQ_NOT circuit are shown. The input signal is not a SFQ pulse but a level signal from a latching logic (a signal that maintains a substantially constant voltage state for a certain period of time).
【００２１】これらの動作波形を参照して、本実施例の
動作を説明する。少なくとも１つ以上の入力信号（inpu
t1、input2、input3）が加わると、直列接続された３個
の超伝導量子干渉素子（SQUID1、SQUID2、SQUID3）の少
なくとも１つ以上の超伝導量子干渉素子が電圧状態にス
イッチする。その結果、３個の超伝導量子干渉素子を介
して接地面に流れていた直流バイアス電流は、負荷抵抗
（RL1）とインダクタンス（L1）を介してＳＦＱ_ＮＯＴ
回路に注入される。この時、少なくとも１個以上の磁束
量子を発生した後（図でOR_outの波形）、超伝導量子干
渉素子は超伝導ループ状態にリセットする（負荷抵抗
（RL1）の値を所望の値に設定することにより、この様
に磁界結合型多入力ＯＲ回路はセルフリセットモードで
動作する）。この複数個の多数磁束量子の個数や大きさ
は、入力信号の個数や大きさによりかなり変動する。The operation of this embodiment will be described with reference to these operation waveforms. At least one input signal (inpu
When t1, input2, and input3) are added, at least one of the three superconducting quantum interference devices (SQUID1, SQUID2, and SQUID3) connected in series switches to a voltage state. As a result, the DC bias current flowing to the ground plane via the three superconducting quantum interference devices becomes SFQ_NOT via the load resistance (RL1) and the inductance (L1).
Injected into the circuit. At this time, after generating at least one magnetic flux quantum (OR_out waveform in the figure), the superconducting quantum interference device is reset to the superconducting loop state (set the value of the load resistance (RL1) to a desired value). Thus, the magnetic field coupling type multi-input OR circuit operates in the self-reset mode in this manner. The number and size of the plurality of multiple flux quanta vary considerably depending on the number and size of the input signals.
【００２２】図では、OR_outの波形として、２個又は３
個のＳＦＱパルスが出た場合の波形を示している。この
信号が、ＳＦＱ_ＮＯＴ回路に入力される。ＳＦＱ_ＮＯ
Ｔ回路では、ＳＦＱパルス信号が入力された後にクロッ
ク信号（ＳＦＱパルス）が入力されると、出力信号は発
生せず、一方ＳＦＱパルス信号が入力されない状態でク
ロック信号が入力されるとＳＦＱパルスを出力するとい
う否定動作を行う。クロック信号間に複数個のＳＦＱパ
ルスが入力しても、ＳＦＱ_ＮＯＴ回路は、最初のＳＦ
Ｑパルスで状態“１"を保持するので、その後ＳＦＱパ
ルスが入力されてもクロック信号が入力されない限り状
態は変化しない。このため、ＳＦＱ_ＮＯＲ回路の入力
に図の様に複数個のＳＦＱパルスが入力しても回路の誤
動作は生じない。In the figure, two or three OR_out waveforms
The waveform when the number of SFQ pulses is output is shown. This signal is input to the SFQ_NOT circuit. SFQ_NO
In the T circuit, when a clock signal (SFQ pulse) is input after an SFQ pulse signal is input, no output signal is generated. On the other hand, when a clock signal is input in a state where no SFQ pulse signal is input, an SFQ pulse is output. A negative operation of outputting is performed. Even if a plurality of SFQ pulses are input between the clock signals, the SFQ_NOT circuit generates the first SF
Since the state “1” is held by the Q pulse, the state does not change even if the SFQ pulse is subsequently input unless a clock signal is input. Therefore, even if a plurality of SFQ pulses are input to the input of the SFQ_NOR circuit as shown in the figure, no malfunction of the circuit occurs.
【００２３】図示された例の場合、少なくとも１個以上
のＳＦＱパルスがクロック信号間に入力されていると出
力パルスは生じないが、クロック信号間にＳＦＱパルス
が全く入力されない時は、クロック信号の入力に応じて
ＳＦＱの出力パルスが発生している様子が示されてい
る。以上の動作により、３入力ＯＲの否定動作、即ち３
入力ＮＯＲの論理動作が実現されている。In the illustrated example, if at least one SFQ pulse is input between clock signals, no output pulse is generated, but if no SFQ pulse is input between clock signals, no output pulse is generated. A state in which an SFQ output pulse is generated according to an input is shown. With the above operation, the negation operation of the 3-input OR, that is, 3
The logical operation of the input NOR is realized.
【００２４】以上説明したように、本実施形態の超伝導
ＮＯＲ回路により、直流電流駆動でＳＦＱを動作の基本
とする３入力の超伝導ＮＯＲ回路を実現できるという効
果がある。As described above, the superconducting NOR circuit of the present embodiment has an effect that a three-input superconducting NOR circuit based on SFQ based on direct current drive can be realized.
【００２５】本実施形態では、磁界結合型多入力ＯＲ回
路として、超伝導量子干渉素子を３個直列に接続するこ
とで、３入力のＮＯＲ回路を実現したが、超伝導量子干
渉素子を２個、或いは４個以上の多数直列に接続した回
路でも同様の動作が可能であり、直列に接続した超伝導
量子干渉素子の個数に応じた入力数のＮＯＲ回路を実現
することが出来る。 （第２の実施形態）図３は、本発明の超伝導ＮＯＲ回路
の第２の実施例の構成を示す等価回路図である。本実施
例は、本発明の超伝導ＮＯＲ回路を８個用いて３ビット
のアドレス信号入力で８ビットの出力が得られるNOR型
デコーダ回路を構成した場合の実施例である。本実施例
のＮＯＲ型デコーダ回路は、８個の超伝導ＮＯＲ回路
と、６個の電圧型論理のドライバ回路と、入力信号線路
の終端の挿入された６個の負荷抵抗とで構成されてい
る。８個のＮＯＲ回路は全て直流電流（ＤＣ）でバイア
スされ、６個の電圧型論理のドライバ回路のみ交流電流
（ＡＣ）でバイアスされている。アドレス信号の各ビッ
トの入力信号配線は、真信号と補信号のどちらか一方が
ＯＲ回路のSQUIDに磁気的に結合するように配置されて
いる。電圧型論理のドライバ回路は、アドレス信号（Ｎ
ＯＲ回路への入力信号）を８個の超伝導ＮＯＲ回路に伝
達するためのドライバ回路である。入力信号線路は、SQ
UIDの入力信号配線を８個直列に接続しているので大き
なインダクタンスを持つため、駆動能力の高い電圧型論
理のドライバ回路を用いている。３ビットのアドレス信
号の真信号をＡ、Ｂ、Ｃで、その補信号をそれぞれの記
号の上にバーを付けて示した。従って、３ビットのアド
レス信号は、真信号と補信号を併せて６個の信号で構成
されている。In this embodiment, a three-input NOR circuit is realized by connecting three superconducting quantum interference devices in series as a magnetic field coupling type multi-input OR circuit, but two superconducting quantum interference devices are realized. Alternatively, the same operation can be performed by four or more circuits connected in series, and a NOR circuit having the number of inputs corresponding to the number of superconducting quantum interference elements connected in series can be realized. (Second Embodiment) FIG. 3 is an equivalent circuit diagram showing a configuration of a second embodiment of the superconducting NOR circuit according to the present invention. This embodiment is an embodiment in the case where a NOR type decoder circuit which can obtain an 8-bit output by inputting a 3-bit address signal using eight superconducting NOR circuits of the present invention. The NOR type decoder circuit of this embodiment is composed of eight superconducting NOR circuits, six voltage type logic driver circuits, and six load resistors inserted at the end of the input signal line. . All eight NOR circuits are biased by direct current (DC), and only six voltage-type logic driver circuits are biased by alternating current (AC). The input signal wiring of each bit of the address signal is arranged such that one of the true signal and the complementary signal is magnetically coupled to the SQUID of the OR circuit. The voltage-type logic driver circuit supplies the address signal (N
This is a driver circuit for transmitting an input signal to the OR circuit) to eight superconducting NOR circuits. Input signal line is SQ
Since eight input signal lines of the UID are connected in series and have a large inductance, a voltage-type logic driver circuit having a high driving capability is used. The true signals of the 3-bit address signal are indicated by A, B, and C, and their complementary signals are indicated by bars over the respective symbols. Therefore, the 3-bit address signal is composed of a total of six signals including the true signal and the complementary signal.
【００２６】次に、このＮＯＲ型デコーダ回路の動作を
簡単に説明する。Next, the operation of the NOR type decoder circuit will be briefly described.
【００２７】まず、３ビットのアドレス信号は、電圧型
論理のドライバ回路で８個のＮＯＲ回路の磁界結合型多
入力ＯＲ回路に伝達される。磁界結合型多入力ＯＲ回路
で３ビットのアドレス信号の論理和が取られ、その結果
がそれぞれ各ＮＯＴ回路に入力され否定論理を取って出
力される。従って、磁界結合型多入力ＯＲ回路が電圧状
態にスイッチしない回路のみ、その否定論理を取ってＮ
ＯＴ回路が出力“１"を発生させる。例えば、図の上か
ら２段目のＮＯＲ回路では、アドレスＡとＢの補信号と
アドレスＣの真信号の入力信号配線は、磁界結合型多入
力ＯＲ回路に磁気的に結合していないため、このアドレ
スに対応した信号が磁界結合型多入力ＯＲ回路に入力し
ても磁界結合型多入力ＯＲ回路は電圧状態にスイッチし
ない。そのため、２段目のＮＯＴ回路から出力“１"が
得られる。アドレス信号に対応した８ビットの出力信号
（Ｏｕｔ）を図中に記した。First, a 3-bit address signal is transmitted to a magnetic field coupling type multi-input OR circuit of eight NOR circuits by a voltage type driver circuit. The logical sum of the 3-bit address signal is obtained by the magnetic field coupling type multi-input OR circuit, and the result is input to each NOT circuit, and the output is obtained by taking the NOT logic. Therefore, only the circuit in which the magnetic field coupling type multi-input OR circuit does not switch to the voltage state takes the NOT
The OT circuit generates an output "1". For example, in the NOR circuit at the second stage from the top of the figure, the input signal wirings of the complementary signals of the addresses A and B and the true signal of the address C are not magnetically coupled to the magnetic field coupling type multi-input OR circuit. Even if a signal corresponding to this address is input to the magnetic field coupling type multi-input OR circuit, the magnetic field coupling type multi-input OR circuit does not switch to the voltage state. Therefore, an output “1” is obtained from the second-stage NOT circuit. An 8-bit output signal (Out) corresponding to the address signal is shown in the figure.
【００２８】以上説明したように、本実施形態により、
本発明の超伝導ＮＯＲ回路を用いて直流電源で動作する
デコーダ回路を容易に実現できるという効果がある。As described above, according to the present embodiment,
There is an effect that a decoder circuit operated by a DC power supply can be easily realized by using the superconducting NOR circuit of the present invention.
【００２９】本実施例では、磁界結合型多入力ＯＲ回路
として、超伝導量子干渉素子（SQUID）を３個直列に接
続した３入力のＮＯＲ回路により８ビット出力のNOR型
デコーダ回路を実現したが、超伝導量子干渉素子(SQUI
D)をＮ個直列に接続し、ＮＯＲ回路を２のＮ乗個配置す
ることで、２のＮ乗ビット出力のデコーダ回路を実現す
ることが出来る。In the present embodiment, an 8-bit output NOR type decoder circuit is realized as a magnetic field coupling type multi-input OR circuit by a 3-input NOR circuit in which three superconducting quantum interference devices (SQUID) are connected in series. , Superconducting quantum interference device (SQUI
By connecting N pieces of D) in series, and arranging 2N pieces of NOR circuits, a decoder circuit of 2N bits output can be realized.
【００３０】[0030]
【発明の効果】以上説明した様に本発明により、直流電
源で動作可能で、消費電力を増大させることなく多数の
入力信号が入力可能な超伝導ＮＯＲ回路を実現できる。
さらに、超伝導ＮＯＲ回路を複数個用いることで容易に
直流電源駆動のデコーダ回路を実現することが出来る。As described above, according to the present invention, a superconducting NOR circuit operable with a DC power supply and capable of inputting a large number of input signals without increasing power consumption can be realized.
Further, a decoder circuit driven by a DC power supply can be easily realized by using a plurality of superconducting NOR circuits.
【図１】本発明の第１の実施形態に係る超伝導ＮＯＲ回
路を説明するための等価回路図である。FIG. 1 is an equivalent circuit diagram for explaining a superconducting NOR circuit according to a first embodiment of the present invention.
【図２】本発明の超伝導ＮＯＲ回路の実施例を説明する
ためのシミュレーション波形の概略図。FIG. 2 is a schematic diagram of a simulation waveform for explaining an embodiment of the superconducting NOR circuit of the present invention.
【図３】本発明の第２の実施形態に係る超伝導ＮＯＲ回
路を説明するための等価回路図である。FIG. 3 is an equivalent circuit diagram for explaining a superconducting NOR circuit according to a second embodiment of the present invention.
【図４】電圧型論理を用いた従来の超伝導ＮＯＲ回路を
説明するための等価回路図である。FIG. 4 is an equivalent circuit diagram for explaining a conventional superconducting NOR circuit using a voltage type logic.
【図５】フラクソイド型論理を用いた従来の超伝導ＮＯ
Ｒ回路を説明するための等価回路図である。FIG. 5: Conventional superconducting NO using fluxoid type logic
FIG. 3 is an equivalent circuit diagram for explaining an R circuit.
Ｊ１− Ｊ４、Ｊ１１− Ｊ１６、Ｊｓ１,Ｊｓ２
ジョセフソン接合 Ｌ１、Ｌ２、Ｌ１１− Ｌ１５
インダクタンス Ｒｄ１、Ｒｄ２
ダンピング抵抗 ｒ１− ｒ４、ｒ１１− ｒ１６
シャント抵抗 Ｒｂ１、Ｒｂ２、Ｒｂ１１、Ｒｂ１２
バイアスフィード抵抗 ＲＬ１、ＲＬ２、ＲＬ３
負荷抵抗 ＤＣ_ｂｉａｓ
直流バイアス電流 ＡＣ_ｂｉａｓ
交流バイアス電流 Ｉｎｐｕｔ １、ｉｎｐｕｔ ２、ｉｎｐｕｔ ３、ｉｎ
ｐｕｔ Ｎ 入力信号 Ｃｌｏｃｋ
クロック信号 Ｏｕｔ
出力信号端 ＯＲ_ｏｕｔ
ＯＲ回路の出力 ＮＯＴ_out
ＮＯＴ回路の出力 Ａ、Ｂ、Ｃ
アドレス信号J1-J4, J11-J16, Js1, Js2
Josephson junction L1, L2, L11-L15
Inductance Rd1, Rd2
Damping resistance r1-r4, r11-r16
Shunt resistors Rb1, Rb2, Rb11, Rb12
Bias feed resistance RL1, RL2, RL3
Load resistance DC_bias
DC bias current AC_bias
AC bias current Input 1, input 2, input 3, in
put N input signal Clock
Clock signal Out
Output signal end OR_out
OR circuit output NOT_out
NOT circuit output A, B, C
Address signal
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮原 一紀 東京都江東区東雲一丁目14番３号 財団法 人 国際超電導産業技術研究センター 超 電導工学研究所内 (72)発明者 榎本 陽一 東京都江東区東雲一丁目14番３号 財団法 人 国際超電導産業技術研究センター 超 電導工学研究所内 Ｆターム(参考） 5J042 AA04 BA19 CA25 CA27 CA29 DA00 DA02 ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Kazunori Miyahara 1-14-3 Shinonome, Koto-ku, Tokyo Foundation International Research Institute for Superconducting Technology, Superconductivity Engineering Laboratory (72) Inventor Yoichi Enomoto, Koto-ku, Tokyo 1-14-3 Shinonome Foundation Japan International Superconducting Technology Research Center Superconductivity Engineering Laboratory F-term (reference) 5J042 AA04 BA19 CA25 CA27 CA29 DA00 DA02
Claims (4)
とインダクタンスから成る超伝導ループと、前記超伝導
ループに接続された２個の接続端と、前記超伝導ループ
に磁気的に結合するように配置された１本または複数本
の入力信号配線とから構成される超伝導量子干渉素子を
複数個直列に前記接続端間を接続した多入力磁界結合素
子と、第１の抵抗と、第２の抵抗と、第１のインダクタ
ンスと、単一磁束量子を動作の基本とするＮＯＴ回路と
から構成され、前記多入力磁界結合素子の一端は接地面
に接続され他端は第１の接続点に接続され、前記第１の
抵抗の一端は直流電流供給端子に接続され他端は前記第
１の接続点に接続され、前記第１の接続点と前記ＮＯＴ
回路の信号入力端間に前記第２の抵抗と前記第１のイン
ダクタンスが接続されたことを特徴とする超伝導ＮＯＲ
回路。1. A superconducting loop composed of at least two or more Josephson junctions and an inductance, two connection ends connected to the superconducting loop, and disposed so as to be magnetically coupled to the superconducting loop. A multi-input magnetic field coupling element in which a plurality of superconducting quantum interference elements composed of one or more input signal wirings are connected in series between the connection ends, a first resistor, and a second resistor , A first inductance, and a NOT circuit whose operation is based on a single flux quantum. One end of the multi-input magnetic field coupling element is connected to a ground plane, and the other end is connected to a first connection point. , One end of the first resistor is connected to a DC current supply terminal, the other end is connected to the first connection point, and the first connection point and the NOT
A superconducting NOR, wherein the second resistor and the first inductance are connected between signal input terminals of a circuit.
circuit.
て、前記ＮＯＴ回路は、信号入力端と直流バイアス入力
端とクロック信号入力端と出力端を有し、前記信号入力
端から入力されたデータ信号を単一磁束量子として保持
し、その後クロック信号が入力された時に、その補信号
を出力端に単一磁束量子パルスの形で出力することが可
能な単一磁束量子ＮＯＴ回路であることを特徴とする超
伝導ＮＯＲ回路。2. The superconducting NOR circuit according to claim 1, wherein said NOT circuit has a signal input terminal, a DC bias input terminal, a clock signal input terminal, and an output terminal, and data input from said signal input terminal. It is a single flux quantum NOT circuit capable of holding a signal as a single flux quantum and then outputting a complementary signal to the output terminal in the form of a single flux quantum pulse when a clock signal is input thereafter. A superconducting NOR circuit.
て、多入力磁界結合素子の全てのジョセフソン接合は、
マッカンバ係数が１以上のアンダーダンピング状態で動
作するように設定され、一方ＮＯＴ回路の全てのジョセ
フソン接合は、マッカンバ係数が１以下のオーバーダン
ピング状態で動作するように設定されていることを特徴
とする超伝導ＮＯＲ回路。3. The superconducting NOR circuit according to claim 1, wherein all of the Josephson junctions of the multi-input magnetic field coupling element are:
It is characterized in that it is set to operate in an underdamping state with a Mackamba coefficient of 1 or more, while all Josephson junctions of the NOT circuit are set to operate in an overdamping state with a Mackamba coefficient of 1 or less. Superconducting NOR circuit.
て、前記多入力磁界結合型素子の磁気的に結合された複
数個の入力信号配線の少なくとも１個以上に信号が入力
された時、前記多入力磁界結合型素子がセルフリセット
モードで動作し、少なくとも１個以上の単一磁束量子パ
ルスを第２の抵抗と第１のインダクタンスを介してＮＯ
Ｔ回路に入力することが可能なように、前記第２の抵抗
と第１のインダクタンスの値が所望の値に設定されたこ
とを特徴とする超伝導ＮＯＲ回路。4. The superconducting NOR circuit according to claim 1, wherein a signal is inputted to at least one of a plurality of magnetically coupled input signal wirings of said multi-input magnetic field coupling element. The multi-input magnetic field coupling element operates in a self-reset mode, and outputs at least one or more single flux quantum pulses through a second resistor and a first inductance.
A superconducting NOR circuit characterized in that the values of the second resistor and the first inductance are set to desired values so that they can be input to a T circuit.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11059414A JP2000261307A (en) | 1999-03-05 | 1999-03-05 | Superconducting nor circuit |
| US09/517,444 US6242939B1 (en) | 1999-03-05 | 2000-03-02 | Superconducting circuit having superconductive circuit device of voltage-type logic and superconductive circuit device of fluxoid-type logic device selectively used therein |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11059414A JP2000261307A (en) | 1999-03-05 | 1999-03-05 | Superconducting nor circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000261307A true JP2000261307A (en) | 2000-09-22 |
Family
ID=13112602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11059414A Withdrawn JP2000261307A (en) | 1999-03-05 | 1999-03-05 | Superconducting nor circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000261307A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004013965A1 (en) * | 2002-08-05 | 2004-02-12 | International Superconductivity Technology Center, The Juridical Foundation | Superconducting driver circuit |
| KR20200069349A (en) * | 2017-11-13 | 2020-06-16 | 노스롭 그루먼 시스템즈 코포레이션 | Large fan-in mutual quantum logic gates |
| JP2021513238A (en) * | 2018-02-02 | 2021-05-20 | ノースロップ グラマン システムズ コーポレーション | Josephson Polarity and Logic Inverter Gate |
-
1999
- 1999-03-05 JP JP11059414A patent/JP2000261307A/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004013965A1 (en) * | 2002-08-05 | 2004-02-12 | International Superconductivity Technology Center, The Juridical Foundation | Superconducting driver circuit |
| US7095227B2 (en) | 2002-08-05 | 2006-08-22 | International Superconductivity Technology Center, The Juridical Foundation | Superconducting driver circuit |
| KR20200069349A (en) * | 2017-11-13 | 2020-06-16 | 노스롭 그루먼 시스템즈 코포레이션 | Large fan-in mutual quantum logic gates |
| KR102353451B1 (en) | 2017-11-13 | 2022-01-20 | 노스롭 그루먼 시스템즈 코포레이션 | Large fan-in mutual quantum logic gates |
| JP2021513238A (en) * | 2018-02-02 | 2021-05-20 | ノースロップ グラマン システムズ コーポレーション | Josephson Polarity and Logic Inverter Gate |
| JP7285265B2 (en) | 2018-02-02 | 2023-06-01 | ノースロップ グラマン システムズ コーポレーション | Josephson Polarity and Logic Inverter Gates |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6242939B1 (en) | Superconducting circuit having superconductive circuit device of voltage-type logic and superconductive circuit device of fluxoid-type logic device selectively used therein | |
| EP0766401B1 (en) | Superconducting nonhysteretic logic design | |
| JP3488663B2 (en) | Superconducting logic gate and random access memory | |
| JPH0226886B2 (en) | ||
| US5295093A (en) | Polarity-convertible Josephson driver circuit | |
| JP2000261307A (en) | Superconducting nor circuit | |
| JP2550198B2 (en) | DC power supply Josephson integrated circuit | |
| US5164618A (en) | Superconducting gate array cells | |
| EP0048115B1 (en) | Decoder circuit utilising josephson devices | |
| JPH0262967B2 (en) | ||
| US20230351234A1 (en) | Effective synchronous gates for rapid single flux quantum logic | |
| Hatano et al. | A 4 b Josephson data processor chip | |
| JP3107034B2 (en) | Superconducting flux quantum circuit | |
| JP2783032B2 (en) | Josephson reverse current prevention circuit | |
| JP2000261308A (en) | Superconducting signal conversion circuit | |
| JP2861229B2 (en) | Josephson drive circuit with polarity switching | |
| JPH0517726B2 (en) | ||
| JPH0378008B2 (en) | ||
| WO2022216377A1 (en) | Superconducting output amplifier having return to zero to non-return to zero converters | |
| SU1262717A1 (en) | Logic element | |
| JP2778245B2 (en) | Josephson drive circuit with polarity switching | |
| JPS59185428A (en) | Resistance coupling type josephson decoder circuit | |
| JPH05191252A (en) | Josephson polarity switching type driving circuit | |
| JPH05191253A (en) | Josephson polarity switching type driving circuit | |
| JPH11163688A (en) | Superconducting pulse signal generation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |