JPH0376371A - 密着形ラインセンサ - Google Patents
密着形ラインセンサInfo
- Publication number
- JPH0376371A JPH0376371A JP1211319A JP21131989A JPH0376371A JP H0376371 A JPH0376371 A JP H0376371A JP 1211319 A JP1211319 A JP 1211319A JP 21131989 A JP21131989 A JP 21131989A JP H0376371 A JPH0376371 A JP H0376371A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- pseudo
- pixel
- wiring pattern
- line sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 abstract description 11
- 238000001035 drying Methods 0.000 abstract description 10
- 239000010409 thin film Substances 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 abstract description 4
- 238000001459 lithography Methods 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 238000004140 cleaning Methods 0.000 description 12
- 239000007788 liquid Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、ファクシミリ等の画像読み取り装置に使用す
る密着形ラインセンサに係り、特に画素を構成する光電
変換素子と、それを駆動する駆動系との間を接続する配
線パターンの構造に関する。
る密着形ラインセンサに係り、特に画素を構成する光電
変換素子と、それを駆動する駆動系との間を接続する配
線パターンの構造に関する。
従来の密着形ラインセンサは、例えば、特開昭６３−２
６００６１号に記載されているように、絶縁性基板上に
ライン状に配列形成された光電変換素子から成る複数個
の読み取り画素（以下、単に画素と略称）群と、これら
画素群をそれぞれ一つのブロックとして駆動する駆動用
集積口、！８（以下、ＩＣと略称）と、これら両者間を
接続する配線パターン群とから構成されている。 以下、第３図に示した密着形ラインセンサの要部平面図
を用いて説明すると、王はライン状に配列された画素、
２は駆動用ＩＣｌ３は配線パターンである。通常、Ａ４
サイズ、８本／ｍの解像度を有する密着形ラインセンサ
では１画素数１７２８、これを２７の画素群に分割して
これらを駆動する駆動用ＩＣは２７個必要である。 駆動用ＩＣ２の画素側からの入力端子のピッチは、ＩＣ
内のパターン及び駆動用ＩＣの実装の関係上１画素の電
極ピッチよりも狭くなっている。 そのため、配線パターン３は、駆動用ＩＣ２の中央部付
近では図示のように駆動用ＩＣの横手方向又は、画素１
の配列方向に対して、はぼ垂直に形成されているが、駆
動用ＩＣ２の端部方向に行くにしたがいテーバ状に形成
され、つまり、駆動用ＩＣ２側から見ると放射状にその
間隔が広がって形成されている。 上記第３図に示した密着センサの画素部分１は、通常、
ガラスやセラミックスの如き絶縁基板６上ニ画素ごとに
区分されて形成された下部電極パターンと、上部電極と
の間に光導電材がサンドインチ状に形成されて光電変換
素子を構成している。 なお、この上部電極は各画素に共通な透明電極で構成さ
れている。 そして、このＭＡ縁縁板板上画素原動用ＩＣ２を搭載実
装するための配線パターン３は、上記画素１の下部電極
パターンと同一の薄膜形成プロセスで形成される。通常
は基板上に導体薄膜を形成してから、これら下部電極パ
ターンと配線パターン３との両者が画かれたマスクパタ
ーンを用いて、リソグラフ技術により形成されている。
６００６１号に記載されているように、絶縁性基板上に
ライン状に配列形成された光電変換素子から成る複数個
の読み取り画素（以下、単に画素と略称）群と、これら
画素群をそれぞれ一つのブロックとして駆動する駆動用
集積口、！８（以下、ＩＣと略称）と、これら両者間を
接続する配線パターン群とから構成されている。 以下、第３図に示した密着形ラインセンサの要部平面図
を用いて説明すると、王はライン状に配列された画素、
２は駆動用ＩＣｌ３は配線パターンである。通常、Ａ４
サイズ、８本／ｍの解像度を有する密着形ラインセンサ
では１画素数１７２８、これを２７の画素群に分割して
これらを駆動する駆動用ＩＣは２７個必要である。 駆動用ＩＣ２の画素側からの入力端子のピッチは、ＩＣ
内のパターン及び駆動用ＩＣの実装の関係上１画素の電
極ピッチよりも狭くなっている。 そのため、配線パターン３は、駆動用ＩＣ２の中央部付
近では図示のように駆動用ＩＣの横手方向又は、画素１
の配列方向に対して、はぼ垂直に形成されているが、駆
動用ＩＣ２の端部方向に行くにしたがいテーバ状に形成
され、つまり、駆動用ＩＣ２側から見ると放射状にその
間隔が広がって形成されている。 上記第３図に示した密着センサの画素部分１は、通常、
ガラスやセラミックスの如き絶縁基板６上ニ画素ごとに
区分されて形成された下部電極パターンと、上部電極と
の間に光導電材がサンドインチ状に形成されて光電変換
素子を構成している。 なお、この上部電極は各画素に共通な透明電極で構成さ
れている。 そして、このＭＡ縁縁板板上画素原動用ＩＣ２を搭載実
装するための配線パターン３は、上記画素１の下部電極
パターンと同一の薄膜形成プロセスで形成される。通常
は基板上に導体薄膜を形成してから、これら下部電極パ
ターンと配線パターン３との両者が画かれたマスクパタ
ーンを用いて、リソグラフ技術により形成されている。
上記密着センサの画素部分１は、配線パターン３等の他
の部分に比べ素子の構成上、異物や汚れに弱い。特に、
このようなサンドインチ型の画素の場合、その厚さは通
常ｌμ程度であり、１．の異物が付着した状態で画素を
形成すると、上下の電極間でリークを起こし不良となる
。 そこで、導体薄膜形成前及びリングラフ技術によるエツ
チング工程後の洗浄工程により、これら異物等の除去を
行っているが、完全には除去できずエツチング工程後に
おける洗浄後の乾燥工程において、パターン周辺に残渣
物が溜る。 この様子を第４図を用いて説明する。 即ち、この第４図（ａ）、（ｂ）、（ｃ）は、それぞれ
洗浄から乾燥工程に至る状況を模式的に示した断面図で
ある。 第４図（ａ）は、画素の下部電極１ａ及び配線パターン
３を形成したガラス又はセラミックス等の絶縁基板６を
、洗浄液７に浸した場合の状況を示している。洗浄液中
には、基板に付着していた異物８が浮遊している。 第４図（ｂ）は、洗浄槽から基板６を取り出した状態を
示している。洗浄液７が表面張力により。 パターンの密なところに引き寄せられ、疎な所から乾燥
が始まる。同時に、洗浄液中に浮遊していた異物も、パ
ターンの疎な所から、密な所へと引き寄せられていく。 第４図（ｃ）は、乾燥が終了した状態を示しており、異
物は、乾燥の進みにくい下部電極１８や配線パターン３
のエツジ等に集中する傾向にある。 一般に基板を洗浄槽に浸す場合、異物が流れ落ちるよう
に基板は垂直にし、洗浄槽を複数用意し、数回実施する
ため、はとんどの異物は除去できる。 しかし、すでに述べたように、１−程度の異物を完全に
除去するまでには至らない。 上記従来技術では、第３図に示したように隣接する駆動
用ＩＣ２と配線パターン３との間に存在する空間領域９
が、パターン上の疎を形成しており１画素下部電極及び
配線パターン等に残留する残渣物に対する配慮がされて
いなかった。 したがって１本発明の目的は、少なくとも画素下部電極
周辺に残渣物が溜るのを防止した構造の改良された密着
形ラインセンサを提供することにある。
の部分に比べ素子の構成上、異物や汚れに弱い。特に、
このようなサンドインチ型の画素の場合、その厚さは通
常ｌμ程度であり、１．の異物が付着した状態で画素を
形成すると、上下の電極間でリークを起こし不良となる
。 そこで、導体薄膜形成前及びリングラフ技術によるエツ
チング工程後の洗浄工程により、これら異物等の除去を
行っているが、完全には除去できずエツチング工程後に
おける洗浄後の乾燥工程において、パターン周辺に残渣
物が溜る。 この様子を第４図を用いて説明する。 即ち、この第４図（ａ）、（ｂ）、（ｃ）は、それぞれ
洗浄から乾燥工程に至る状況を模式的に示した断面図で
ある。 第４図（ａ）は、画素の下部電極１ａ及び配線パターン
３を形成したガラス又はセラミックス等の絶縁基板６を
、洗浄液７に浸した場合の状況を示している。洗浄液中
には、基板に付着していた異物８が浮遊している。 第４図（ｂ）は、洗浄槽から基板６を取り出した状態を
示している。洗浄液７が表面張力により。 パターンの密なところに引き寄せられ、疎な所から乾燥
が始まる。同時に、洗浄液中に浮遊していた異物も、パ
ターンの疎な所から、密な所へと引き寄せられていく。 第４図（ｃ）は、乾燥が終了した状態を示しており、異
物は、乾燥の進みにくい下部電極１８や配線パターン３
のエツジ等に集中する傾向にある。 一般に基板を洗浄槽に浸す場合、異物が流れ落ちるよう
に基板は垂直にし、洗浄槽を複数用意し、数回実施する
ため、はとんどの異物は除去できる。 しかし、すでに述べたように、１−程度の異物を完全に
除去するまでには至らない。 上記従来技術では、第３図に示したように隣接する駆動
用ＩＣ２と配線パターン３との間に存在する空間領域９
が、パターン上の疎を形成しており１画素下部電極及び
配線パターン等に残留する残渣物に対する配慮がされて
いなかった。 したがって１本発明の目的は、少なくとも画素下部電極
周辺に残渣物が溜るのを防止した構造の改良された密着
形ラインセンサを提供することにある。
【課題を解決するための手段１
上記本発明の目的は、
（１）、絶縁基板上に、ライン状に配列された光電変換
素子からなる画素群と、この画素の複数個を一つのブロ
ックとして駆動する複数の駆動系と、前記各画素とそれ
に対応した駆動系間を接続する配線パターン群とからな
り、少なくとも前記配線パターン群に隣接して疑似配線
パターンを設けて成る密着形ラインセンサにより、達成
される。さらに具体的には、 （２）、絶縁基板上に、ライン状に配列された光電変換
素子からなる画素群と、この画素の複数個を一つのブロ
ックとして駆動する複数の駆動系と。 前記各画素とそれに対応した駆動系間を接続する配線パ
ターン群とからなり、少なくとも隣接する前記駆動系と
配線パターン群との間に存在する空間領域に疑似配線パ
ターン群を設けて成る密着形ラインセンサにより、そし
て好ましくは、（３）、上記画素寄りの隣接する配線パ
ターン間に短降伏の疑似配線パターンを設けて成る上記
（２）記載の密着形ラインセンサにより、さらに好まし
くは。 （４）、上記疑似配線パターンをグランド接地接続して
成る上記（１）、（２）もしくは（３）記載の密着形ラ
インセンサにより、達成される。 【作用】 本発明の密着形ラインセンサに設けた疑似パターンは、
配線パターンの疎の部分に設けているため実質的にパタ
ーンの疎密の部分が解消され、均一化されたことになる
。したがって、パターン作成後における洗浄工程の乾燥
工程においては、パターン全体が平均した速度で乾燥す
るため、従来のようにパターンの疎の所が速く密の所が
遅いという問題がなくなる。このように本発明の疑似パ
ターンは、エツチング等の残漬物が少なくともパターン
の密な画素周辺に溜るのを防止する作用を有する。 さらに好ましい疑似パターンをグランド接地接続する構
成は、配線パターン間に寄生する浮遊容量を低減する作
用を有し、画素からの信すを原動用ＩＣに伝送する上で
好ましい。
素子からなる画素群と、この画素の複数個を一つのブロ
ックとして駆動する複数の駆動系と、前記各画素とそれ
に対応した駆動系間を接続する配線パターン群とからな
り、少なくとも前記配線パターン群に隣接して疑似配線
パターンを設けて成る密着形ラインセンサにより、達成
される。さらに具体的には、 （２）、絶縁基板上に、ライン状に配列された光電変換
素子からなる画素群と、この画素の複数個を一つのブロ
ックとして駆動する複数の駆動系と。 前記各画素とそれに対応した駆動系間を接続する配線パ
ターン群とからなり、少なくとも隣接する前記駆動系と
配線パターン群との間に存在する空間領域に疑似配線パ
ターン群を設けて成る密着形ラインセンサにより、そし
て好ましくは、（３）、上記画素寄りの隣接する配線パ
ターン間に短降伏の疑似配線パターンを設けて成る上記
（２）記載の密着形ラインセンサにより、さらに好まし
くは。 （４）、上記疑似配線パターンをグランド接地接続して
成る上記（１）、（２）もしくは（３）記載の密着形ラ
インセンサにより、達成される。 【作用】 本発明の密着形ラインセンサに設けた疑似パターンは、
配線パターンの疎の部分に設けているため実質的にパタ
ーンの疎密の部分が解消され、均一化されたことになる
。したがって、パターン作成後における洗浄工程の乾燥
工程においては、パターン全体が平均した速度で乾燥す
るため、従来のようにパターンの疎の所が速く密の所が
遅いという問題がなくなる。このように本発明の疑似パ
ターンは、エツチング等の残漬物が少なくともパターン
の密な画素周辺に溜るのを防止する作用を有する。 さらに好ましい疑似パターンをグランド接地接続する構
成は、配線パターン間に寄生する浮遊容量を低減する作
用を有し、画素からの信すを原動用ＩＣに伝送する上で
好ましい。
実施例１゜
以下１本発明の一実施例を第１図により説明する。この
図は、基本的には本発明の特徴部分を除き第３図に示し
た密着形ラインセンサの要部平面図と同一である。即ち
、絶縁基板６上に形成されたｌは画素、２は駆動系を構
成するＩＣｌ３は配線パターン、４は本発明の特徴とす
る疑似パターンで、隣接する駆動系ＩＣ２と配線パター
ン群３との間に存在する空間領域（第３図の９）に設け
である。 なお、疑似パターン４の形成は、絶縁基板６上に予め形
成された導体薄膜層に、画素ｌの下部電極パターン及び
配線パターン３と同一マスクパターンを用い、周知のパ
ターン形成法であるリングラフ技術を用いて形成した。 また１画素数は、１７２８個、駆動用ＩＣは１個が６４
画素分のものを用いたので２７個実装した。 本構成によれば、各々の駆動系ＩＣ２の両端の配線パタ
ーン群３間に、この例ではシェブロン形状の疑似パター
ンが形成されており、画素１の周辺地、全てパターンが
密となっている。このため乾燥時の残漬物は画素周辺か
ら疑似パターンの方へ移り、画素（下部電極）周辺の残
渣物をこの疑似パターンを設けない比較例に比べ５０％
低減することができた。 実施例２゜ 第２図は１本発明の他の実施例を示したもので、実施例
１の疑似パターン４の他に、さらに配線パターン３の間
隔の広い画素１側の配線パターン間に短冊状の疑似パタ
ーンＳを設けた構成を示したものである。 この疑似パターン５の形成も、マスクパターンのみを交
換して実施例１の疑似パターン４の形成と同一プロセス
で行った。この疑似パターン５を設けることにより、画
素周辺の残漬物は実施例１の場合よりも、さらに２０％
程度低減することができた。 なお、上記いずれの実施例も疑似パターンは、電気的に
は浮遊状態としたが、これをグランド接地接続とすれば
、配線パターン３間の浮遊寄生容量を低減することがで
き密着形ラインセンサの性能をより向上させることがで
きる。特に、シェブロン形状の疑似パターン４の場合に
は、この隣接するシェブロンの端部同志を交互に連結し
たパターンとすればその一端をグランド接地接続しやす
い構成とすることができる。 （発明の効果］ 以上説明したように本発明の特徴点である疑似パターン
を設けることにより、画素形成時、特に配線パターンを
含む画素下部電極パターンの形成時に画素電極周辺に残
留する残渣物を大幅に低減することができる。したがっ
て、その結果としてその後の画素組立工程、とりわけこ
れら画素電極上への先導ｆｉ［、例えばアモルファスシ
リコン（ａ−Ｓｉ）Ｎの形成時に異物やボイドのない品
質の優れた光導電層が得られ、信頼性の高い光電変換素
子を歩留り良く実現することができる。また、この疑似
パターンは、接地することにより配線パターン間の浮遊
寄生容量をも低減できるという副次的効果も有している
。
図は、基本的には本発明の特徴部分を除き第３図に示し
た密着形ラインセンサの要部平面図と同一である。即ち
、絶縁基板６上に形成されたｌは画素、２は駆動系を構
成するＩＣｌ３は配線パターン、４は本発明の特徴とす
る疑似パターンで、隣接する駆動系ＩＣ２と配線パター
ン群３との間に存在する空間領域（第３図の９）に設け
である。 なお、疑似パターン４の形成は、絶縁基板６上に予め形
成された導体薄膜層に、画素ｌの下部電極パターン及び
配線パターン３と同一マスクパターンを用い、周知のパ
ターン形成法であるリングラフ技術を用いて形成した。 また１画素数は、１７２８個、駆動用ＩＣは１個が６４
画素分のものを用いたので２７個実装した。 本構成によれば、各々の駆動系ＩＣ２の両端の配線パタ
ーン群３間に、この例ではシェブロン形状の疑似パター
ンが形成されており、画素１の周辺地、全てパターンが
密となっている。このため乾燥時の残漬物は画素周辺か
ら疑似パターンの方へ移り、画素（下部電極）周辺の残
渣物をこの疑似パターンを設けない比較例に比べ５０％
低減することができた。 実施例２゜ 第２図は１本発明の他の実施例を示したもので、実施例
１の疑似パターン４の他に、さらに配線パターン３の間
隔の広い画素１側の配線パターン間に短冊状の疑似パタ
ーンＳを設けた構成を示したものである。 この疑似パターン５の形成も、マスクパターンのみを交
換して実施例１の疑似パターン４の形成と同一プロセス
で行った。この疑似パターン５を設けることにより、画
素周辺の残漬物は実施例１の場合よりも、さらに２０％
程度低減することができた。 なお、上記いずれの実施例も疑似パターンは、電気的に
は浮遊状態としたが、これをグランド接地接続とすれば
、配線パターン３間の浮遊寄生容量を低減することがで
き密着形ラインセンサの性能をより向上させることがで
きる。特に、シェブロン形状の疑似パターン４の場合に
は、この隣接するシェブロンの端部同志を交互に連結し
たパターンとすればその一端をグランド接地接続しやす
い構成とすることができる。 （発明の効果］ 以上説明したように本発明の特徴点である疑似パターン
を設けることにより、画素形成時、特に配線パターンを
含む画素下部電極パターンの形成時に画素電極周辺に残
留する残渣物を大幅に低減することができる。したがっ
て、その結果としてその後の画素組立工程、とりわけこ
れら画素電極上への先導ｆｉ［、例えばアモルファスシ
リコン（ａ−Ｓｉ）Ｎの形成時に異物やボイドのない品
質の優れた光導電層が得られ、信頼性の高い光電変換素
子を歩留り良く実現することができる。また、この疑似
パターンは、接地することにより配線パターン間の浮遊
寄生容量をも低減できるという副次的効果も有している
。
第１図は、本発明の一実施例となる密着形ラインセンサ
の要部平面図、第２図は、同じく本発明の他の実施例と
なる密着形ラインセンサの要部平面図、第３図は、従来
装置の要部平面図、そして。 第４図（ａ）、（ｂ）、（ｃ）は、それぞれ基板上に画
素下部電極及び配線パターンを形成する工程における洗
浄から乾燥工程に至る状況を模式的に示した断面図であ
る。 図において、 １・・・読み取り画素 ３・・・配線パターン ６・・・絶縁基板 ８・・・異物 ２・・・読み取り画素駆動系 ４．５・・・疑似パターン ７・・・洗浄液
の要部平面図、第２図は、同じく本発明の他の実施例と
なる密着形ラインセンサの要部平面図、第３図は、従来
装置の要部平面図、そして。 第４図（ａ）、（ｂ）、（ｃ）は、それぞれ基板上に画
素下部電極及び配線パターンを形成する工程における洗
浄から乾燥工程に至る状況を模式的に示した断面図であ
る。 図において、 １・・・読み取り画素 ３・・・配線パターン ６・・・絶縁基板 ８・・・異物 ２・・・読み取り画素駆動系 ４．５・・・疑似パターン ７・・・洗浄液
Claims (1)
- 【特許請求の範囲】 １、絶縁基板上に、ライン状に配列された光電変換素子
からなる画素群と、この画素の複数個を一つのブロック
として駆動する複数の駆動系と、前記各画素とそれに対
応した駆動系間を接続する配線パターン群とからなり、
少なくとも前記配線パターン群に隣接して疑似配線パタ
ーンを設けて成る密着形ラインセンサ。 ２、絶縁基板上に、ライン状に配列された光電変換素子
からなる画素群と、この画素の複数個を一つのブロック
として駆動する複数の駆動系と、前記各画素とそれに対
応した駆動系間を接続する配線パターン群とからなり、
少なくとも隣接する前記駆動系と配線パターン群との間
に存在する空間領域に疑似配線パターン群を設けて成る
密着形ラインセンサ。 ３、上記画素寄りの隣接する配線パターン間に短冊状の
疑似配線パターンを設けて成る請求項２記載の密着形ラ
インセンサ。 ４、上記疑似配線パターンをグランド接地接続して成る
請求項１、２もしくは３記載の密着形ラインセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1211319A JPH0376371A (ja) | 1989-08-18 | 1989-08-18 | 密着形ラインセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1211319A JPH0376371A (ja) | 1989-08-18 | 1989-08-18 | 密着形ラインセンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0376371A true JPH0376371A (ja) | 1991-04-02 |
Family
ID=16603980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1211319A Pending JPH0376371A (ja) | 1989-08-18 | 1989-08-18 | 密着形ラインセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0376371A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9053997B2 (en) | 2012-01-18 | 2015-06-09 | Canon Kabushiki Kaisha | Solid-state image sensor, method of manufacturing the same, and camera with dummy patterns |
-
1989
- 1989-08-18 JP JP1211319A patent/JPH0376371A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9053997B2 (en) | 2012-01-18 | 2015-06-09 | Canon Kabushiki Kaisha | Solid-state image sensor, method of manufacturing the same, and camera with dummy patterns |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0269123B1 (en) | A thin film transistor array for liquid crystal display panel | |
| KR19990025570A (ko) | 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조 | |
| US5973312A (en) | Array of photosensitive pixels | |
| JP3800868B2 (ja) | 液晶表示装置 | |
| KR960025295A (ko) | 표시장치 및 그 제조방법 | |
| CN1159250A (zh) | 具有固定桁条的集成电路触点 | |
| KR100803708B1 (ko) | 액정표시장치의 제조 방법 및 그 방법에 의해 제조한액정표시장치 | |
| US5160836A (en) | Image sensor including a plurality of light-receiving arrays and method of driving the same | |
| JP3776138B2 (ja) | 電子装置の製造方法 | |
| JPH09252104A (ja) | 薄膜撮像装置のアドレス線の修理方法 | |
| EP0474215A1 (en) | Charge coupled device | |
| KR19990047650A (ko) | 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 그 제조 방법 | |
| JPH0376371A (ja) | 密着形ラインセンサ | |
| JP4370806B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| US5877828A (en) | Substrate for liquid crystal display element and method for manufacturing liquid crystal display element using the substrate | |
| US5646427A (en) | Integrated circuit defect tolerant architecture | |
| JP3133676B2 (ja) | 液晶表示装置 | |
| US4691242A (en) | Contact type image sensor having multiple common electrodes to provide increased pixel density | |
| KR970054421A (ko) | 고체촬상소자 및 그 제조방법 | |
| JP2574775B2 (ja) | 液晶表示素子 | |
| KR100209758B1 (ko) | 고체 촬상 소자 및 그의 제조 방법 | |
| JPH04358127A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JPS6265455A (ja) | 表示装置 | |
| EP0011259B1 (en) | Charge transfer apparatus | |
| JP2001021909A (ja) | 液晶表示装置 |