JPH03745Y2 - - Google Patents

Info

Publication number
JPH03745Y2
JPH03745Y2 JP6646187U JP6646187U JPH03745Y2 JP H03745 Y2 JPH03745 Y2 JP H03745Y2 JP 6646187 U JP6646187 U JP 6646187U JP 6646187 U JP6646187 U JP 6646187U JP H03745 Y2 JPH03745 Y2 JP H03745Y2
Authority
JP
Japan
Prior art keywords
output
voltage
pulse
amplifier
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6646187U
Other languages
English (en)
Other versions
JPS63173911U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP6646187U priority Critical patent/JPH03745Y2/ja
Publication of JPS63173911U publication Critical patent/JPS63173911U/ja
Application granted granted Critical
Publication of JPH03745Y2 publication Critical patent/JPH03745Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 [産業上の利用分野] この考案は、車両用の制御装置に適用して好適
な絶縁増幅器に関する。
[従来の技術] 車両、特に鉄道車両用の制御装置には高い信頼
性が要求される。最近では、各種電子部品の信頼
性が向上したこともあり、車両用の各装置も電子
化されている。この中では絶縁増幅器も広く使用
されている。
第3図は、市販されている従来の汎用絶縁増幅
器の構成を示すものである。以下、この従来例に
ついて説明する。
電源については、図示しない端子12,13か
ら供給される電源電圧により、内部でスイツチン
グレギユレータを用いて、入力側、出力側でそれ
ぞれ独立に±12〜15Vの電源を作る。即ち、内部
で4つの電源を作つていることになる。
一方、信号の流れについて述べると、端子2,
3から入力された信号は、オペアンプA1により
増幅された後、変調回路MODでパルス変調され
る。変調された信号はパルストランスTを介して
復調回路DEMに送られ、ここで復調される。復
調された信号はもう一度オペアンプA2で増幅さ
れ、端子8,6から出力される。ここで、パルス
トランスTの一次側と二次側は完全に絶縁されて
いるので、入力側と出力側の絶縁が実現される。
[考案が解決しようとする問題点] ところで、上述した従来の装置には以下のよう
な問題点があつた。
(1) 内部で4種類の電源電圧を作つているため、
部品点数が増え、信頼性の低下、コスト高を招
く。
(2) 全体がモールドされているため、故障発生時
の原因究明が非常に困難である。
(3) 出力の電圧、電流が規定されており、それを
越える場合には別の電源と増幅器を用意しなく
てはならない。
この考案は、このような背景の下になれたもの
で、回路構成が簡単で、従つて信頼性が高く安価
な、絶縁増幅器を提供することを目的とする。
[問題点を解決するための手段] 上記問題点を解決するためにこの考案は、一つ
の一次側巻線と二つの二次側巻線とを持つたパル
ストランスと、前記パルストランスの各二次巻線
に接続された第1、第2の復調回路と、前記第2
の復調回路の出力をフイードバツク信号とし、こ
のフイードバツク信号と入力電圧との差に応じた
電圧を前記一次巻線の一端へ供給する増幅器と、
一定周波数のパルスを発振する発振器と、前記発
振器から出力されたパルスをキヤリヤ信号として
前記一次巻線の他端に供給し、該パルスを前記増
幅器の出力により変調する変調器とを具備し、前
記フイードバツク信号と前記入力電圧との比を一
定に保ちつつ、前記第1の復調回路の出力を出力
信号とすることを特徴とする。
[作用] 増幅器に入力された入力信号は、パルストラン
スの二次側からのフイードバツク電圧と比較さ
れ、その差が増幅されてパルストランスの一次側
巻線の一端に供給される。この一次側巻線の他端
には、発振器で生成されたパルス信号が加えら
れ、前記増幅器からの信号によつて変調される。
したがつて、二次巻線には、増幅器の出力電圧、
言い換えれば、入力電圧に応じた電圧が発生し、
これが復調回路により復調される。
一方の復調回路の出力電圧は、増幅器にフイー
ドバツク電圧として送られ、入力電圧と一定の比
になるように制御される。したがつて、他方の復
調回路の出力電圧は、入力電圧に対応した値とな
り、出力電圧が制御される。こうして、出力用と
帰還用の復調器を別々に設けることにより、入出
力間の絶縁を実現している。
上記構成において、復調器を受動素子のみで構
成すると単一電源で装置を駆動することができ、
部品点数の少ない簡単な構造となる。
[実施例] 以下、図面参照して、本考案の実施例を説明す
る。
第1図に本考案の実施例の回路構成を示す。B
は電源電圧端子、Iは入力端子、Gはグランド端
子、O1,O2は入力から絶縁された出力端子であ
る。
1はオペアンプIC1を中心に構成される非反
転増幅器であり、オペアンプIC1の非反転入力
端は、入力抵抗R4を介して入力端子Iに接続さ
れており、反転入力端はフイードバツク抵抗R3
を介して後述する復調器5の出力端に接続されて
いる。そして、入力電圧Vinとフイードバツク電
圧Vfとの差を増幅して、出力電圧Vaを出力す
る。
この電圧Vaは、トランジスタQ2のベースに
供給されて増幅され、そのエミツタに接続され
た、パルストランスTの一次巻線3の一端P1
供給される。なお、トランジスタQ2のコレクタ
は抵抗R8を介して電源電圧端子Bに接続されて
いる。
2はオペアンプIC2を中心に構成されるパル
ス発振器である。オペアンプIC2の非反転入力
端は、分圧抵抗R1,R2からなる分圧回路に接
続され、一定の電圧に保たれる。一方、反転入力
端は、フイードバツク回路を構成する、フイード
バツク抵抗R5と、コンデンサC1とに接続され
ている。この発振器2は、デユーテイ比1:1で
発振するように定数が定められ、電圧Vbのパル
スを出力する。
このパルス出力電圧Vbは、抵抗R6,R7に
よつて分圧され、トランジスタQ1のベースに供
給されて増幅され、パルストランスTの一次巻線
3の他端P2に供給される。
パルストランスTは、ひとつの一次巻線3と、
2つの二次巻線4,5とを有している。一次巻線
3の一端P1には、トランジスタQ2から変調信
号が供給され、一次巻線3の他端P2にはトラン
ジスタQ1からパルス信号(キヤリヤ信号)が供
給される。
このように、一次巻線3の一端P1には、増幅
器1からの変調信号が、一次巻線3の他端P2
は発振器2からのキヤリヤ信号が加えら結果、増
幅器1からの変調信号が、発振器2からのキヤリ
ヤ信号を変調する形となる。そして、変調信号に
対応する電圧がパルストランスTの二次巻線4の
両端S1,S2の間、および二次巻線5の両端S3,S4
間に発生する。ここで、2つの二次巻線4,5の
特性は等しくされている。
二次巻線4,5には、特性の等しい復調回路
8,9が接続されている。復調回路8は、二次巻
線4の出力を半波整流する復調用ダイオードD1
と、このダイオードD1の出力電圧を平滑する、
コンデンサC2と抵抗R9の並列回路から構成さ
れている。また、復調回路9も同様に、復調用ダ
イオードD2と、コンデンサC3と、抵抗R10
とから構成されている。
ここで、復調回路8は、入力側から完全に絶縁
されている。一方、復調回路9の出力は、上述し
たフイードバツク抵抗R3に供給される。
なお、上記トランジスタQ1,Q2が変調回路
6を構成している。また、電源電圧端子Bから加
えられた電源電圧Vccは、上記の増幅回路1、発
振回路2、変調回路6を駆動する。
次に、この実施例の動作を説明する。
第2図は、入力端子Iにステツプ入力電圧v1
印加したときの、立ち上がり時から定常時にかけ
ての各部の電圧を、横軸に時間、縦軸に電圧をと
つて示す図である。
まず、電源電圧端子Bより電源電圧Vccが印加
されると、発振回路2は第2図イに示すように方
形パルスを発振し始める。このパルスのON時間
およびOFF時間の長さはどちらでもT0で、デユ
ーテイ比1:1である。
次に、時刻t0において、入力電圧Vinが0から
v1に変化すると(第2図イ)、増幅器1の出力電
圧Vaは最大出力電圧となる。何故なら、このと
き、二次巻線5からのフイードバツク電圧Vfは
0だからである。これにより、トランジスタQ2
のエミツタ電圧Vq2も、この最大出力電圧にほぼ
等しい電圧v2にまで上昇する(第2図ハ)。しか
し、時刻t0においては、発振器2の出力パルスが
0なので(第2図イ)、パルストランスTの一次
側巻線の電圧Vt1も0である(第2図ニ)。
時刻t1において発振器2の出力パルスがONと
なると、パルストランスTの一次側の電圧Vt1
v2となる(第2図ニ)。そうすると、パルストラ
ンスTの二次側電圧Vt2,Vt3が、いずれもv3
なる(第2図ホ)。この電圧v3は、復調用ダイオ
ードD1,D2によつて整流され、コンデンサC
2,C3を充電する。これにより、復調回路8,
9の出力電圧Vf,Voが上昇を始める。
こうして、時刻t2において、発振器2の出力パ
ルスが0となるまで、電圧Vf,Voは上昇を続
け、電圧v4に至る(第2図ヘ)。発振器2の出力
が0となると、パルストランスTの一次巻線3に
は、電圧が印加されなくなり(第2図ニ)、二次
側の電圧は負となる(第2図ホ)。したがつて、
コンデンサC2,C3は放電を開始し、電圧Vf,
Voは降下を始める。そして、発振器2の出力パ
ルスが、次に立ち上がる時刻t3まで、電圧Vf,
Voは降下を続けv5に至る(第2図ヘ)。
こうして発振周期の一周期が終わるわけである
が、ここで出力電圧Vf,Voは時刻t1におけるよ
りも時刻t2おいて上昇している。したがつて、こ
の過程を繰り返しながら出力電圧Vf,Voはしだ
いに上昇していく(第2図ヘ)。以上上が立ち上
がり時の動作の説明である。
出力電圧Vf,Voがさらに上昇を続け、時刻t4
において入力電圧Vinの値v1に達すると、すなわ
ち、 Vf,Vo≧v1 となると(第2図ヘ)、増幅器1の入力から復調
器9の出力にかけての増幅率は1となり、いわゆ
る電圧フオロワとしての動作を始める。即ち Vf,Vo=v1 となり、出力電圧Vf,Voは、入力電圧Vinに固
定される。
しかし、時刻t5において発信器2の出力パルス
がOFFとなるとコンデンサC2,C3が放電を
始め、次に発信器2の出力パルスがONとなる時
刻t7までに出力電圧Vf,Voはいくぶん降下する。
そして、時刻t7において発信器2の出力パルスが
再びONとなると、出力電圧Vf,Voは上昇を始
め、時刻t8において入力電圧の値v1に達し、再
び、 Vf,Vo=v1 に固定される。以下、この過程を繰り返す。
ここで、出力電圧Vf,Voは、発信器2のパル
ス出力がOFFの間若干降下するものの、全体を
通じてほとんど、 Vf,Vo≒v1 と見なすことがきる。以上が、定常時の動作の説
明である。
なお、本考案において、入力電圧Vinをn倍に
増幅して出力したい場合には、二次巻線4,5の
比をn:1にしたりして、フイードバツク量を
1/n倍にすればよい。
[考案の効果] 以上説明したように、この考案は、2つの二次
巻線をもつパルストランスの、一方の二次巻線の
出力と入力電圧の比を一定に保ちつつ、他方の二
次巻線から出力を取り出すようにしたので、次の
効果を奏することができる。
単一の電源で、絶縁増幅器を構成でき、回路
の簡単化を図ることができる。
装置の内部信号を絶縁して出力する場合は、
電源として内部のものを併用できる。一方、外
部からの信号を絶縁して使用する場合は、単一
電源を追加して、これを使用すればよい。
複数の絶縁増幅器を必要とする場合、発振器
を共用できる。
回路構成が簡単になるため、信頼性が高く、
安価に作ることができる。
【図面の簡単な説明】
第1図はこの考案の一実施例の構成を示す回路
図、第2図は同実施例の動作を説明するためのタ
イムチヤート、第3図は従来の絶縁増幅器の構成
を示すブロツク図である。 1……増幅器、2……発振器、3……一次巻
線、4,5……二次巻線、6……変調回路、8,
9……復調回路、R3……フイードバツク抵抗、
T……パルストランス。

Claims (1)

  1. 【実用新案登録請求の範囲】 一つの一次側巻線と二つの二次側巻線とを持つ
    たパルストランスと、 前記パルストランスの各二次巻線に接続された
    第1、第2の復調回路と、 前記第2の復調回路の出力をフイードバツク信
    号とし、このフイードバツク信号と入力電圧との
    差に応じた電圧を前記一次巻線の一端へ供給する
    増幅器と、 一定周波数のパルスを発振する発振器と、 前記発振器から出力されたパルスをキヤリヤ信
    号として前記一次巻線の他端に供給し、該パルス
    を前記増幅器の出力により変調する変調器とを具
    備し、前記フイードバツク信号と前記入力電圧と
    の比を一定に保ちつつ、前記第1の復調回路の出
    力を出力信号とすることを特徴とする車両制御用
    絶縁増幅器。
JP6646187U 1987-05-01 1987-05-01 Expired JPH03745Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6646187U JPH03745Y2 (ja) 1987-05-01 1987-05-01

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6646187U JPH03745Y2 (ja) 1987-05-01 1987-05-01

Publications (2)

Publication Number Publication Date
JPS63173911U JPS63173911U (ja) 1988-11-11
JPH03745Y2 true JPH03745Y2 (ja) 1991-01-11

Family

ID=30904488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6646187U Expired JPH03745Y2 (ja) 1987-05-01 1987-05-01

Country Status (1)

Country Link
JP (1) JPH03745Y2 (ja)

Also Published As

Publication number Publication date
JPS63173911U (ja) 1988-11-11

Similar Documents

Publication Publication Date Title
US4618812A (en) Direct current power control on selectable voltage step-up and step-down
US3843919A (en) Dc-to-dc converter
JPH03745Y2 (ja)
US3289105A (en) Temperature compensated transistor inverter
US4920470A (en) Voltage inverter
JPH0739346Y2 (ja) 電流モード制御装置のスロープ補償回路
JPS5843431Y2 (ja) スイツチングレギユレ−タ回路
JPH0119592Y2 (ja)
JPH0510402Y2 (ja)
JPS645993Y2 (ja)
JPS6029240Y2 (ja) トランジスタの駆動回路
JPH0516875Y2 (ja)
JPS631588Y2 (ja)
JP2586551B2 (ja) 鋸波の振幅制御回路
JPS602691Y2 (ja) 電子機器の電源回路
SU1721749A1 (ru) Преобразователь посто нного напр жени
SU1272437A1 (ru) Устройство дл управлени транзисторами стойки транзисторного инвертора
SU598194A1 (ru) Стабилизированный конвертор
JPS5928283U (ja) 高電圧電源装置
SU909670A1 (ru) Импульсный стабилизированный преобразователь посто нного напр жени
JPS628147Y2 (ja)
SU883883A1 (ru) Стабилизированный источник питани
JPS6249823B2 (ja)
JPH0377286U (ja)
SU936274A1 (ru) Устройство дл управлени тиристором