JPH03676B2

JPH03676B2 -

Info

Publication number: JPH03676B2
Application number: JP56066837A
Authority: JP
Inventors: Naofumi Tateishi
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1981-05-06
Filing date: 1981-05-06
Publication date: 1991-01-08
Also published as: JPS57182236A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、電子レジスタなどのキー入力部に
備えられた不定キーの機能設定を行なうデータ処
理装置に関する。

［従来の技術］一般に、電子レジスタのキー入力部に備えられ
た不定キーは、電子レジスタに備えられたメモリ
の各記憶領域のアドレスと対応しており、この各
記憶領域には、対応する不定キーの機能を定める
機能コード、およびこの不定キーの操作によつて
入力されたデータの合計が記憶されており、この
ような不定キーを備えたものとしては特開昭52−
71128号公報に示されるようなものが知られてい
る。また、このように不定キーを備えるものでは
不定キーと対応する各記憶領域に桁数制限データ
やキヤラクタデータなどの各種設定データが記憶
されている。そして、その機能コード及び各種設
定データは全ての不定キーに対して記憶されてい
る。また、不定キーの機能を変える機能設定は精
算後に対応する不定キー毎に一連の機能コード及
び各種設定データの設定入力操作を行なうことで
実行するようにしている。

［発明が解決しようとする課題］ところで従来、精算後に不定キーの機能設定を
行なうのは、不定キーと対応する記憶領域に新た
に入力された機能コードが書き込まれて、キーの
機能が変更された場合、この記憶領域に前回まで
の合計データが記憶されていた場合には、入力さ
れたデータが、機能を変更された不定キー操作に
よつて、前記合計データに加算され、この結果、
その合計データは前回の機能指定時の合計と変更
された機能の合計の混つた合計データとなつてし
まうことをなくし不正確なデータとなりい意味の
無いデータとなつてしまう問題が生じないように
するためである。また、一連の操作を行なうのは
機能コードに対応する各種設定データも全ての不
定キーに応じ順次、一括して設定操作すれば設定
ミスが少なくなる為である。

しかし、このように精算後に不定キーの機能設
定を行なうようにしたものでは、精算が終了して
から次の登録が開始するまでの間だけ全ての不定
キーに対して機能コードなどの設定が可能である
ため、登録後に任意のキーに対する機能コードな
どの設定は禁止されてしまう不都合があつた。ま
た、不定キーの機能設定時の桁数制限データやキ
ヤラクタデータなどの各種設定データの変更のた
めの操作が非常に繁雑であり、しかも、オペレー
タがその設定を忘れて登録時に不定キーを操作す
ると、入力桁数が判別できないためエラーとなつ
たり、キヤラクタデータが出力されないためキー
操作をしたことがオペレータにわかりずらかつた
りしていた。

この原因は、機能コードの設定を精算終了後の
みに限定し、かつこの時点で全てのキーに対する
機能コード及び各種設定データの指定を行なうこ
とを前提としている為である。

してみれば、精算終了の如何によらず、合計デ
ータに誤りが生じないよう機能コードの設定がで
きるようにすると共に、各種設定データの設定も
省略することができるようにすればよいものと思
われる。

この発明の課題は、不定キーの機能設定が精算
終了の如何によらずできるようにすると共に、不
定キーの機能設定時に機能コードの設定および所
定の各種設定データの自動設定ができるようにす
ることである。

［課題を解決するための手段］この発明の手段は次の通りである。

複数の不定キーを備えたキー入力手段と、（入
力部６等）、前記各不定キーと対応して各種設定データ、機
能コードおよび合計データを記憶する記憶手段
（キー別メモリ５ａ等）、前記不定キーに相当する新たな機能コードの設
定入力がなされた際に、前記記憶手段内の前記合
計データの有無を判別する判別手段（CPU１お
よびこのCPU１で処理されるステツプS₃等）、前記判別手段で合計データ有りと判別された際
に、入力された機能コードの前記記憶手段への書
き込みを禁止し、前記判別手段で合計データ無し
と判別された際に、入力された機能コードを前記
記憶手段へ書き込むと共に所定の各種設定データ
を自動的に前記記憶手段へ書き込む書き込み制御
手段（CPU１およびこのCPU１で処理されるス
テツプS₄，S₅，S₈等）である。

なお、カツコ内は上記各手段が実施例において
は、どのように具体化されたかを明瞭にするため
に参考に付加したものである。

［作用］この発明の手段の作用は次の通りである。

入力手段に設けられた複数の各不定キーと対応
ずけられた各種設定データ、例えば、機能コード
および合計データが記憶手段に記憶される。そし
て、この各不定キーに相当する新たな機能コード
が機能設定時に入力された際、前記記憶手段内の
前記合計デーータの有無が判別手段で判別され、
合計データ有りと判別された際に、入力された機
能コードの前記記憶手段への書き込みが書き込み
制御手段で禁止され、合計データ無しと判別され
た際に、入力された機能コードが前記記憶手段へ
書き込まれると共に所定の各種設定データが自動
的に前記記憶手段へ書き込み制御手段で書き込ま
れる。

したがつて、合計データが無い不定キーに対し
ては精算が終了していなくとも必要に応じてこの
キーに機能コードの設定ができるようになると共
に、このキーに対する機能コードの設定時に、こ
のキーに対して所定の各種設定データも自動的に
設定することができるようになる。

［実施例］以下、一実施例を第１図ないし第５図を参照し
ながら説明する。

第１図は電子レジスタの概略システム構成図を
示し、符号１は、CPUで、このCPU１はコント
ロールバスCBを介して入力制御部２、表示制御
部３、印字制御部４およびメモリ５にＲ／Ｗ信
号、チツプ指定信号を出力し、印字制御部４から
出力される制御信号を入力する。また、CPU１
はアドレスバスABを介し、前記各制御部２，
３，４およびメモリ５にアドレス信号を出力す
る。さらに、CPU１は、データバスDBを介し、
入力制御部２に備えられた入力バツフアINから
のデータを入力し、また、表示制御部３に備えら
れた表示バツフアDIおよじ印字制御部４に備え
られた、印字バツフアPRにそれぞれデータを出
力し、さらに、メモリ５との間においてデータの
受授を行なう。

前記入力制御部２は、入力部６にタイミング信
号KPを出力し、入力部６においてキー操作が行
なわれた際に、タイミング信号KPが操作キーに
応じて選択され、キー入力信号KIとして、入力
バツフアINに入力される。また、表示制御部３
はデイジツト信号DG、および表示バツフアDIの
データをデコードしたセグメント信号SGを表示
部７に出力し、表示部７に金額データなどを表示
する。また、前記印字制御部４には、印字部８に
備えられている印字ドラム（図示せず）の印字位
置信号TPが入力され、この印字位置信号TPと印
字バツフアPR内のデータとの一致によつて生じ
る印字駆動信号HDを印字部８に送る。そして、
印字部８は印字駆動信号HDに従つて、金額デー
タなどを記録紙に印字する。

第２図は、前記入力部６の操作パネルを示し、
ここには、置数キー□０〜□９と、キーの機能が固定
的に定められて無い不定キーK₁〜K₁₆など
のほか、「OFF」、「登録（REG）」、「点検（Ｘ）」、
「精算（Ｚ）」、「設定（SET）」の各モードを指定
する。モードスイツチ６ａが備えられている。

第３図は、前記メモリ５に備えられたキー別メ
モリ５ａを示し、その行アドレス０〜１５は、
夫々入力部６の不定キーK₁〜K₁₆と対応し
ている。そして、各行アドレスによつて指定され
る記憶領域は、夫々記憶領域ａ，ｂ，ｃに３分割
されている。このうち、各記憶領域ａには、対応
する不定キーの機能を指定する機能コードが、各
記憶領域ｂには、前記機能コードによつて特定さ
れた不定キーの機能を実行するために必要な設定
データが、また、各記憶領域ｃには、対応する不
定キー操作によつて入力されたデータの合計が、
それぞれ記憶される。前記設定データは、たとえ
ば、不定キーが部門キーあるいはPLUキーとし
て機能設定された場合には、単価データ、桁数制
限データ、課税・非課税フラグ、キヤラクタデー
タからなるもので、税金キー、％キー、□＋キ
ー、□−キーとして機能設定された場合には、レー
トデータ、キヤラクタデータなどからなるもので
ある。

第３図は前記CPU１を詳細に示した回路構成
図で、同図中符号９はROMであり、ここには、
各種マイクロ命令が格納されている。このROM
９は、ラインl₁を介して、アドレス信号をアドレ
ス指定回路１０へ出力し、また、ラインl₂を介し
てオペレーシヨンコードおよびROM９の次アド
レスを指定する次アドレス信号を制御回路１１へ
出力する。そして、前記次アドレス信号は、制御
回路１１からラインl₃を介してROM９へ入力さ
れ、次のマイクロ命令をアドレス指定する。

前記アドレス指定回路１０は、RAM１２のア
ドレスを指定するほか、アドレスバスABを介し
て前記各制御部２，３，４およびメモリ５のアド
レスを指定し、アドレスの指定が終了した際には
ラインl₄を介して制御回路１１へ終了信号を出力
する。更に、このアドレス指定回路１０には、
RAM１２から読み出されたデータが、ラインl₅
を介して入力され、いわゆるインデツクス・アド
レツシングを行なう。

前記RAM１２には、Ｘ，Ｙレジスタなどが備
えられ、このRAM１２から読み出されたデータ
は、演算回路１３に出力され、また、データバス
DBを介して、表示制御部３、印字制御部４およ
びメモリ５へ送出される。前記演算回路１３は、
指定された各種演算を行ない、この演算結果は、
ラインl₆を介してRAM１２へ入力される。

前記制御回路１１は、入力されたオペレーシヨ
ンコードを解読し、ラインl₇を介して加算あるに
は減算の指定を行なう指定信号を演算回路１３へ
出力する。また、制御回路１１は、ラインl₈を介
してRAM１２へＲ／Ｗ信号を出力し、ラインl₉
を介して入力されたデータおよびキヤリーの有無
に従つて、次アドレスの変更を行なう。更に、制
御回路１１は、ラインl₄を介してアドレス指定回
路１０内のアドレスカウンタへカウントアツプ、
またはカウンタダウンを指定する信号を出力す
る。このほか、制御回路１１はコントロールバス
CBを介し、前記Ｒ／Ｗ信号、チツプ指定信号を
出力する。

次に、この発明の動作について説明する。入力
部６の不定キーK₁〜K₁₆の機能を設定する
に際し、モードスイツチ６ａを「設定」モードに
指定する。この後、不定キーK₁をたとえば、
小計キーとして機能設定する場合には、置数キー
□３，□４を操作して小計の機能を指定する機能コー
ド３４を入力し、この後、不定キーK₁を操作
すると、第５図のフローに従つた動作が実行され
る。すなわち、ステツプS₁の実行において、操作
された不定キーK₁に対応するキー別メモリ５
ａの行アドレス０が指定されるキーコードによる
アドレス指定が行なわれる。次いで、ステツプS₂
の実行に移り、不定キーK₁によつて指定され
たキー別メモリ５ａの記憶領域の内容がＸレジス
タに書き込まれ、このうち、記憶領域ａ内の機能
コードは桁Xaに、記憶領域ｂ内の設定データは、
桁Xbに、記憶領域ｃ内の合計データは桁Xcにそ
れぞれ記憶される。次いで、ステツプS₃の実行に
移り、桁Xcの内容が「０」か否かの判断が実行
され、「０」の場合には、対応する不定キー
K₁の操作によつて記憶された合計データは、
既に精算されているとみなされて、ステツプS₄に
移る。ステツプS₄の実行において、RAM１２の
Ｙレジスタに記憶された機能コード「34」がＸレ
ジスタの桁Xaに書き込まれる。次いで、ステツ
プS₅の実行に移り、桁Xaに記憶された機能コー
ド「34」がキー別メモリ５ａの０行目の記憶領域
ａに書き込まれ、さらに桁Xbに「０」が書き込
まれて、各種設定データが消去された後、最大制
限桁数データおよび標準キヤラクタデータが桁
Xbに書き込まれ、この桁Xbの内容がキー別メモ
リ５ａの対応する記憶領域ｂへ転送される。すな
わち、０行目の記憶領域ｂ内の前回の設定データ
のうち、単価データ、課税・非課税フラグ、レー
トデータは消去され、さらに、前回設定された桁
数制限データに替えて、最大制限桁数データが、
前回設定されたキヤラクタデータに替え、新たに
キヤラクタデータの設定を忘れた場合にも、不定
キーK₁が操作されたことを明確にするために
標準キヤラクタデータが夫々、記憶される。

次いで、ステツプS₆の実行に移り、操作された
不定キーK₁を示すキーコードおよび入力され
た機能コード「34」が印字部８において印字され
る。

前記ステツプS₃の実行において、桁Xcに記憶
された合計データが「０」でない場合には、前回
まで不定キーK₁の操作によつて入力されたデ
ータの合計が未だ精算されて無いとみなされてス
テツプS₇に移る。ステツプS₇において、不定キー
K₁を示すキーコード、Ｘレジスタに記憶され
た機能コード、設定データ、合計データが夫々、
印字部８において記録紙に印字される。次いで、
ステツプS₈に移り、不定キーK₁の機能の更新
ができない状態を示すエラー表示が表示部７にお
いて行なわれる。

しかして、不定キーK₁を操作した際に、ス
テツプS₁〜S₃，S₇，S₈が順次実行されて、エラー
表示が行なわれた場合には、モードスイツチ６ａ
を「精算」モードに指定して、キー別メモリ５ａ
の合計データを記録紙に印字した後、その内容を
消去し、この後、再びモードスイツチ６ａを「設
定」モードに指定して、前述と同様な機能設定操
作を繰り返えすと、ステツプS₁〜S₆が順次実行さ
れて、不定キーK₁は、小計キーとして新たに
機能設定される。全く同様に、不定キーK₂〜
K₁₆を所望の機能コードと対応ずけて、操作す
ることにより、各不定キーの機能設定が行なわれ
る。

また、不定キーK₁を操作して、ステツプS₁
〜S₆が順次実行された場合には、キー別メモリ５
ａの０行目の記憶領域ｂには、最大制限桁数デー
タおよび標準キヤラクタデータが記憶されてい
る。この後、モードスイツチ６ａを「登録」モー
ドに指定して、不定キーK₁を操作すると、こ
の不定キーK₁は、小計キーとして即機能し、
さらに、印字部８において記録紙に標準キヤラク
タが印字される。ところで、モードスイツチ６ａ
を再び「設定」モードに指定し、標準キヤラクタ
コードに替えて「小計」のキヤラクタコードを、
さらに、所要の制限桁数データを設定データとし
て、前記記憶領域ｂへ書き込むことができる。

［発明の効果］この発明によれば、精算終了の如何によらず不
定キーの機能コードの設定ができると共に、この
不定キーの機能コードの設定時に機能コードの設
定のみならず所定の各種設定データも自動的設定
できるようになる。

したがつて、精算終了の如何によらず合計デー
タがなければいつでも不定キーの機能設定ができ
るようになつて、例えば、登録時において、その
時点で備えられる以外に機能が必要となつて、使
用されていない不定キーに別の機能コードを設定
したいような場合、全てのキーに対応する各合計
データの全てを消去する精算を行なわずとも設定
が可能となる。そしてこの際、各種設定データは
自動的に設定されるため、入力ミスを起すことも
なく、設定操作が簡素化される。

【図面の簡単な説明】

第１図から第５図は実施例を示し、第１図は概
略システム構成図、第２図はキー入力部の平面
図、第３図はメモリの部分フオーマツト、第４図
はCPUの詳細な回路構成図、第５図はフローチ
ヤートである。１……CPU、５……メモリ、５ａ……キー別
メモリ、６……入力部、１１……制御回路、１２
……RAM、１３……演算回路。

Claims

【特許請求の範囲】

１複数の不定キーを備えたキー入力手段と、前
記各不定キーと対応して各種設定データ、機能コ
ードおよび合計データを記憶する記憶手段と、前
記各不定キーに相当する新たな機能コードの設定
入力がなされた際に、前記記憶手段内の前記合計
データの有無を判別する判別手段と、前記判別手
段で合計データ有りと判別された際に、入力され
た機能コードの前記記憶手段への書き込みを禁止
し前記判別手段で合計データ無しと判別された際
に、入力された機能コードの前記記憶手段へ書き
込むと共に所定の各種設定データを自動的に前記
記憶手段へ書き込む書き込み制御手段とを備えて
なるデータ処理装置。