JPH0366243U - - Google Patents
Info
- Publication number
- JPH0366243U JPH0366243U JP12533589U JP12533589U JPH0366243U JP H0366243 U JPH0366243 U JP H0366243U JP 12533589 U JP12533589 U JP 12533589U JP 12533589 U JP12533589 U JP 12533589U JP H0366243 U JPH0366243 U JP H0366243U
- Authority
- JP
- Japan
- Prior art keywords
- fifo
- transmitting
- receiving
- memory
- serial data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Communication Control (AREA)
Description
第１図、第２図はこの考案による直列データ送
受信回路を示し、第１図はＨ／Ｗブロツク図、第
２図はタイミング図、第３図、第４図は従来の直
列データ送受信回路を示し、第３図はＨ／Ｗブロ
ツク図、第４図はタイミング図である。 図において、３……シリアルＩ／Ｏ用ＩＣ、７
……ＣＰＵ、８……ライト／リード制御ロジツク
、９……ＦｉＦｏメモリ、１０……セレクター、
１１……データバツフアー、１２……ハンドシエ
ーク制御ロジツクである。なお、図中、同一符号
は同一、又は相当部分を示す。
受信回路を示し、第１図はＨ／Ｗブロツク図、第
２図はタイミング図、第３図、第４図は従来の直
列データ送受信回路を示し、第３図はＨ／Ｗブロ
ツク図、第４図はタイミング図である。 図において、３……シリアルＩ／Ｏ用ＩＣ、７
……ＣＰＵ、８……ライト／リード制御ロジツク
、９……ＦｉＦｏメモリ、１０……セレクター、
１１……データバツフアー、１２……ハンドシエ
ーク制御ロジツクである。なお、図中、同一符号
は同一、又は相当部分を示す。
Claims (1)
- ＦｉＦｏ（Ｆｉｒｓｔ−ｉｎ Ｆｊｒｓｔ−ｏ
ｕｔ）メモリとシリアルＩ／Ｏ用ＩＣを使用した
直列データ送受信回路において、ＦｉＦｏメモリ
を送信用と受信用に個別に設けるのでは無く、送
信用ＦｉＦｏメモリと受信用ＦｉＦｏメモリとを
共用化し、時分割で使用することを特徴とする直
列データ送受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12533589U JPH0366243U (ja) | 1989-10-26 | 1989-10-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12533589U JPH0366243U (ja) | 1989-10-26 | 1989-10-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0366243U true JPH0366243U (ja) | 1991-06-27 |
Family
ID=31673212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12533589U Pending JPH0366243U (ja) | 1989-10-26 | 1989-10-26 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0366243U (ja) |
-
1989
- 1989-10-26 JP JP12533589U patent/JPH0366243U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0366243U (ja) | ||
| JPH026348U (ja) | ||
| JPS6348246U (ja) | ||
| JPH01127040U (ja) | ||
| JPS60164258U (ja) | デ−タ転送制御装置 | |
| JPH0191959U (ja) | ||
| JPH01164562U (ja) | ||
| JPS6214541U (ja) | ||
| JPH0356983U (ja) | ||
| JPS63114348U (ja) | ||
| JPS6010349U (ja) | メモリ共有装置 | |
| JPS62146247U (ja) | ||
| JPH01173857U (ja) | ||
| JPH0286250U (ja) | ||
| JPS635542U (ja) | ||
| JPS60107896U (ja) | 表示メモリ制御回路 | |
| JPH02149448U (ja) | ||
| JPS63103151U (ja) | ||
| JPS60166055U (ja) | 車載電子機器制御用ｃｐｕ間のデ−タ転送用記憶装置 | |
| JPS6356451U (ja) | ||
| JPS617175U (ja) | 画像表示装置 | |
| JPH0181794U (ja) | ||
| JPS62112742U (ja) | ||
| JPH03167648A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPS6173192U (ja) |