JPH0366191A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0366191A JPH0366191A JP1203223A JP20322389A JPH0366191A JP H0366191 A JPH0366191 A JP H0366191A JP 1203223 A JP1203223 A JP 1203223A JP 20322389 A JP20322389 A JP 20322389A JP H0366191 A JPH0366191 A JP H0366191A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- submount
- chip
- heat sink
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 8
- 239000000956 alloy Substances 0.000 claims abstract description 8
- 238000002844 melting Methods 0.000 claims abstract 2
- 230000008018 melting Effects 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 9
- 238000005476 soldering Methods 0.000 abstract description 4
- 229910052737 gold Inorganic materials 0.000 abstract description 2
- 229910052718 tin Inorganic materials 0.000 abstract description 2
- 229910015363 Au—Sn Inorganic materials 0.000 abstract 2
- 239000000155 melt Substances 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 9
- 239000008188 pellet Substances 0.000 description 6
- 244000144992 flock Species 0.000 description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- 239000006023 eutectic alloy Substances 0.000 description 3
- 238000005201 scrubbing Methods 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、半導体装置の製造方法、特に、半導体装置
を構成する各部分を接合する方法に関する。
を構成する各部分を接合する方法に関する。
（従来の技術）
第２図は従来の半導体レーザ装置の製造方法を概略的に
示す断面図である。同図において、（１）は半導体レー
ザ・チップ（以下、ＬＤチップと略称する）、（２）は
サブマウント、 （３１）はＬＤチップ（１）のサブマ
ウント接合面上に形成されたＡｕ層、（４１）はサブマ
ウント（２）のＬＤチップ接合面上に形成されたＡｕ層
、（５）はＬＤチップ（１）とサブマウント（２）を接
合するためのＡｕＳｎ半田ベレット、（６）はヒートシ
ンクブロック、（７１）はサブマラント（２）のヒート
ジンクツロック接合面上に形成されたＡｕ層、（８１）
はヒートジンクツロック（６）のサブマウント接合面に
形成されたＡｕ層、（９）はサブマウント（２）とヒー
トシンクブロック（６）を接合するためのＡｕＳｎ半田
ベレット、（ｌ ［＋ ）はヒートステージである。
示す断面図である。同図において、（１）は半導体レー
ザ・チップ（以下、ＬＤチップと略称する）、（２）は
サブマウント、 （３１）はＬＤチップ（１）のサブマ
ウント接合面上に形成されたＡｕ層、（４１）はサブマ
ウント（２）のＬＤチップ接合面上に形成されたＡｕ層
、（５）はＬＤチップ（１）とサブマウント（２）を接
合するためのＡｕＳｎ半田ベレット、（６）はヒートシ
ンクブロック、（７１）はサブマラント（２）のヒート
ジンクツロック接合面上に形成されたＡｕ層、（８１）
はヒートジンクツロック（６）のサブマウント接合面に
形成されたＡｕ層、（９）はサブマウント（２）とヒー
トシンクブロック（６）を接合するためのＡｕＳｎ半田
ベレット、（ｌ ［＋ ）はヒートステージである。
次に、半導体レーザ・チップ（１）、サツマウン）（２
）’、ヒートシンクブロック（６）を接合する方法につ
いて説明する。ヒートステージ（１０）上にサブマウン
ト（２）をＡｕ層（４１）が上になるようにして載置し
、その上にＡ ｕ Ｓ ｎ半田ベレット（５）を置き、
更に、その上にＬＤチップ（１）をＡｕ層（３１）か半
田ベレット（５）と接合するようにして載置し、Ａ ｕ
Ｓ ｎ半田ベレット（５）をサブマウント（２）のＡ
ｕ層（”１４ ）とＬＤチ・ンブ（１）のＡｕ層（３１
）とてはさみ、スクラブしてＬＤチップ（１）とサブマ
ウント（２）を接合する。
）’、ヒートシンクブロック（６）を接合する方法につ
いて説明する。ヒートステージ（１０）上にサブマウン
ト（２）をＡｕ層（４１）が上になるようにして載置し
、その上にＡ ｕ Ｓ ｎ半田ベレット（５）を置き、
更に、その上にＬＤチップ（１）をＡｕ層（３１）か半
田ベレット（５）と接合するようにして載置し、Ａ ｕ
Ｓ ｎ半田ベレット（５）をサブマウント（２）のＡ
ｕ層（”１４ ）とＬＤチ・ンブ（１）のＡｕ層（３１
）とてはさみ、スクラブしてＬＤチップ（１）とサブマ
ウント（２）を接合する。
次に、ＬＤチップ（１）とサブマウント（２）とを接合
したものを、そのサブマウント（２）か下になるように
して、ヒートステージ（１０）上に置いたヒートシンク
フロック（６）上にＡｕＳｎ半田ベレット（９）を介し
て乗せて、そのベレット（９）をサブマウント（２）の
Ａｕ層（７１）とヒートシンクブ°口・ンク（６）のＡ
ｕ層（８１）とてはさみ、スクラブしてヒートシンクフ
ロック（６）とサブマウント（２）を接合する。なお、
ＬＤチップ（１）、サブマウント（２）、ヒートシンク
ブロック（６） ｌにそれぞれ形成した各Ａｕ層（３１
）、（４１）、（，７１）、（８１）は表面状態を安定
に保つためのものである。
したものを、そのサブマウント（２）か下になるように
して、ヒートステージ（１０）上に置いたヒートシンク
フロック（６）上にＡｕＳｎ半田ベレット（９）を介し
て乗せて、そのベレット（９）をサブマウント（２）の
Ａｕ層（７１）とヒートシンクブ°口・ンク（６）のＡ
ｕ層（８１）とてはさみ、スクラブしてヒートシンクフ
ロック（６）とサブマウント（２）を接合する。なお、
ＬＤチップ（１）、サブマウント（２）、ヒートシンク
ブロック（６） ｌにそれぞれ形成した各Ａｕ層（３１
）、（４１）、（，７１）、（８１）は表面状態を安定
に保つためのものである。
従来の半導体レーザ装置の製造方法は以上のようにして
行なわれるので、ＬＤチップとサブマウント、及びサブ
マウントとヒートシンクブロックを別々に接合する必要
があり、また、半田を必要とし、しかもＡ ｕ Ｓ ｎ
半田ベレットの場合はスクラブ作業が必要となるので、
作業性か悪く、且つ精度が悪くなるなどの問題点があっ
た。
行なわれるので、ＬＤチップとサブマウント、及びサブ
マウントとヒートシンクブロックを別々に接合する必要
があり、また、半田を必要とし、しかもＡ ｕ Ｓ ｎ
半田ベレットの場合はスクラブ作業が必要となるので、
作業性か悪く、且つ精度が悪くなるなどの問題点があっ
た。
この発明は上記のような問題点を解消するためになされ
たものてあって、半導体チップ、サブマウント、ヒート
シンクブロックを同時に接合することができるとともに
、半田を必要とせず、スクラブか不要となる、作業性に
優れた組立精度の良い半導体装置の製造方法を提供する
ことを１」的とする。
たものてあって、半導体チップ、サブマウント、ヒート
シンクブロックを同時に接合することができるとともに
、半田を必要とせず、スクラブか不要となる、作業性に
優れた組立精度の良い半導体装置の製造方法を提供する
ことを１」的とする。
（課題を解決するための手段）
この発明に係る半導体装置の製造方法は、半導体チップ
とサブマウント間、及びサブマウントとヒートシンクブ
ロック間の接合部にＡｕ層とＳｎ層とをその層厚比が約
３＝２となるようにして配し、それらの層を溶融してＡ
ｕＳｎ合金層を形成するようにしたものである。
とサブマウント間、及びサブマウントとヒートシンクブ
ロック間の接合部にＡｕ層とＳｎ層とをその層厚比が約
３＝２となるようにして配し、それらの層を溶融してＡ
ｕＳｎ合金層を形成するようにしたものである。
（作用）
この発明における半導体装置の製造方法では、Ａｕ層と
Ｓｎ層が溶融してＡｕ８０ｗｔ％Ｓｎ２０ｗｔ％の共晶
合金層が形成されて、半導体チップとサブマウント間及
びサブマウントとヒートシンクブロック間が接合される
のて、半田が不要となり、しかも、半導゛体チップとサ
ブマウント間及びサブマウントとヒートシンクフロック
間が同時に接合される。
Ｓｎ層が溶融してＡｕ８０ｗｔ％Ｓｎ２０ｗｔ％の共晶
合金層が形成されて、半導体チップとサブマウント間及
びサブマウントとヒートシンクブロック間が接合される
のて、半田が不要となり、しかも、半導゛体チップとサ
ブマウント間及びサブマウントとヒートシンクフロック
間が同時に接合される。
（実施例）
以下、この発明の一実１施例を図について説明する。第
１図（ａ）に、おいて、（３）はＬＤチップ（１）のサ
ブマウント接合面に形成された厚さＩｇｍのＡｕ層、（
４）はサブマウント（２）のＬＤチップ接合面に形成さ
れた厚さ０，５ＩＬｍのＡｕ層、（７）はサブマウント
（２）のヒートシンクブロック接合面に形成された厚さ
０．５ ｇｍのＡｕ層、（８）はヒートシンクブロック
（６）のサブマウント接合面に形成された厚さ１ル川の
Ａｕ層、（１１）はＬＤチップ（１）のＡｕ層（３）上
に形成された厚さｌｐｍのＳｎ層、（１２）はサブマウ
ント（２）のＡｕ層（７）上に形成された厚さｌＩＬｍ
のＳｎ層である。ここで各接合部におけるＡｕ層とＳｎ
層の層厚比、すなわちＡｕ層（３）、（４）とＳｎ層（
１１）、及びＡｕ層（７）、（３）とＳｎ層（１２）の
各層厚比は１．５ 、ＬＬＩＩ ： １ ｇｍであって
、約３＝２になるようにされている。なお、ＬＤチップ
（１）、サブマウ次に、ＬＤチップ（１）、サブマウン
ト（２）、ヒートシンクブロック（６）を接合する方法
について説明する。先ず、ＬＤチップ（１）、サブマウ
ント（２）、ヒートシンクフロック（６）を第１図（ａ
）に示す配置関係て、順次、ヒートステージ（ｌＯ）上
に積層する。その後、ＬＤチップ（１）の−１；面に適
度な加重をかけ、２８０°Ｃ以」二て加熱する。これに
よって、ＬＤチップ（１）とサブマウント（２）、及び
サブマウント（２）とヒートシンクブロック（６）の各
接合部では、Ａｕ層（３）、（４）とＳｎ層（１１）、
及びＡｕ層（７）、（８）とＳｎ層（１２）か各々溶融
拡散して、第１図（ｂ）に示すように、ＡｕＳｎ合金層
（１３）、（１４）か形成され、ＬＤチップ（１）とサ
ブマウント（２）間、及びサブマウント（２）とヒート
シンクブロック（６）間が接合される。このとき、Ａｕ
Ｓｎ合金層（１３）、（１４）は、Ａｕ層とＳｎ層の層
厚比か約３＝２であるため、Ａｕ８０ｗｔ％Ｓｎ２０ｗ
ｔ％の共晶合金となる。
１図（ａ）に、おいて、（３）はＬＤチップ（１）のサ
ブマウント接合面に形成された厚さＩｇｍのＡｕ層、（
４）はサブマウント（２）のＬＤチップ接合面に形成さ
れた厚さ０，５ＩＬｍのＡｕ層、（７）はサブマウント
（２）のヒートシンクブロック接合面に形成された厚さ
０．５ ｇｍのＡｕ層、（８）はヒートシンクブロック
（６）のサブマウント接合面に形成された厚さ１ル川の
Ａｕ層、（１１）はＬＤチップ（１）のＡｕ層（３）上
に形成された厚さｌｐｍのＳｎ層、（１２）はサブマウ
ント（２）のＡｕ層（７）上に形成された厚さｌＩＬｍ
のＳｎ層である。ここで各接合部におけるＡｕ層とＳｎ
層の層厚比、すなわちＡｕ層（３）、（４）とＳｎ層（
１１）、及びＡｕ層（７）、（３）とＳｎ層（１２）の
各層厚比は１．５ 、ＬＬＩＩ ： １ ｇｍであって
、約３＝２になるようにされている。なお、ＬＤチップ
（１）、サブマウ次に、ＬＤチップ（１）、サブマウン
ト（２）、ヒートシンクブロック（６）を接合する方法
について説明する。先ず、ＬＤチップ（１）、サブマウ
ント（２）、ヒートシンクフロック（６）を第１図（ａ
）に示す配置関係て、順次、ヒートステージ（ｌＯ）上
に積層する。その後、ＬＤチップ（１）の−１；面に適
度な加重をかけ、２８０°Ｃ以」二て加熱する。これに
よって、ＬＤチップ（１）とサブマウント（２）、及び
サブマウント（２）とヒートシンクブロック（６）の各
接合部では、Ａｕ層（３）、（４）とＳｎ層（１１）、
及びＡｕ層（７）、（８）とＳｎ層（１２）か各々溶融
拡散して、第１図（ｂ）に示すように、ＡｕＳｎ合金層
（１３）、（１４）か形成され、ＬＤチップ（１）とサ
ブマウント（２）間、及びサブマウント（２）とヒート
シンクブロック（６）間が接合される。このとき、Ａｕ
Ｓｎ合金層（１３）、（１４）は、Ａｕ層とＳｎ層の層
厚比か約３＝２であるため、Ａｕ８０ｗｔ％Ｓｎ２０ｗ
ｔ％の共晶合金となる。
なお、上記実施例では半導体チップとして半導体レーザ
・チップを用いたが、それ以外のものであってもよいこ
とは言うまてもない。
・チップを用いたが、それ以外のものであってもよいこ
とは言うまてもない。
以上のように、この発明によれば、半導体チップとサブ
マウント間、及びサブマウントとヒートジンクツロック
間にＡｕ層とＳｎ層とを介在させ、それらの層厚比を約
３＝２となるようにしてそれらを溶融し、Ａｕ８０ｗｔ
％Ｓｎ２０ｗｔ％の共晶合金層を形成して半導体チップ
とサブマウント間、及びサブマウントとヒートシンクブ
ロック間を接合するため、半田が不要となってスクラツ
作業の必要性がなくなり、しかも、それらの間を同時に
接合することができるので、作業性か良く、精度が高く
、外観か良く、信頼性が高く、しかも自動化が容易な組
立が可能である。
マウント間、及びサブマウントとヒートジンクツロック
間にＡｕ層とＳｎ層とを介在させ、それらの層厚比を約
３＝２となるようにしてそれらを溶融し、Ａｕ８０ｗｔ
％Ｓｎ２０ｗｔ％の共晶合金層を形成して半導体チップ
とサブマウント間、及びサブマウントとヒートシンクブ
ロック間を接合するため、半田が不要となってスクラツ
作業の必要性がなくなり、しかも、それらの間を同時に
接合することができるので、作業性か良く、精度が高く
、外観か良く、信頼性が高く、しかも自動化が容易な組
立が可能である。
第１図（ａ）、（ｂ）はこの発明の一実施例による半導
体レーザ装置の製造方法を概略的に示す断面図、第２図
は従来の半導体レーザ装置の製造方法を概略的に示す断
面図である。 図において、（１）は半導体チップ、（２）はサブマウ
ント、（６）はヒートシンクブロック、（３）、（４）
、（７）、 （８）はＡｕ層、（１１）、（１２）はＳ
ｎ層、（１３）、（１４） ＡｕＳｎ合金層である。 なお、各図面中間−符号は同−又は相当部分を示す。
体レーザ装置の製造方法を概略的に示す断面図、第２図
は従来の半導体レーザ装置の製造方法を概略的に示す断
面図である。 図において、（１）は半導体チップ、（２）はサブマウ
ント、（６）はヒートシンクブロック、（３）、（４）
、（７）、 （８）はＡｕ層、（１１）、（１２）はＳ
ｎ層、（１３）、（１４） ＡｕＳｎ合金層である。 なお、各図面中間−符号は同−又は相当部分を示す。
Claims (1)
- （１）一方の面上にＡｕ層が形成され、更にそのＡｕ層
上にＳｎ層が形成された半導体チップと；一方の面上に
Ａｕ層が形成され、更にそのＡｕ層上にＳｎ層が形成さ
れ、他方の面上にＡｕ層が形成されたサブマウントと；
ー方の面上にＡｕ層が形成されたヒートシンクブロック
と；を準備する工程と、 上記半導体チップの一方の面側のＳｎ層と上記サブマウ
ントの他方の面上のＡｕ層とが接し、上記サブマウント
の一方の面側のＳｎ層と上記ヒートシンクブロックの一
方の面上のＡｕ層とが接するようにして、上記ヒートシ
ンクブロックと上記サブマウントと上記半導体チップと
を積層する工程と、上記ヒートシンクブロックと上記サ
ブマウント間、及び上記サブマウントと上記半導体チッ
プ間にそれぞれ介在するＡｕ層とＳｎ層とを溶融してＡ
ｕＳｎ合金層を形成する工程と、を備え、 上記ヒートシンクブロックと上記サブマウント間、及び
上記サブマウントと上記半導体チップ間にそれぞれ介在
するＡｕ層とＳｎ層との層厚比が約３：２となるように
されている、半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1203223A JPH0366191A (ja) | 1989-08-03 | 1989-08-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1203223A JPH0366191A (ja) | 1989-08-03 | 1989-08-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0366191A true JPH0366191A (ja) | 1991-03-20 |
Family
ID=16470496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1203223A Pending JPH0366191A (ja) | 1989-08-03 | 1989-08-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0366191A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001065614A1 (en) * | 2000-03-01 | 2001-09-07 | Hamamatsu Photonics K.K. | Semiconductor laser device |
| JP2007059760A (ja) * | 2005-08-26 | 2007-03-08 | Victor Co Of Japan Ltd | 素子の接合方法 |
| JP2009130300A (ja) * | 2007-11-27 | 2009-06-11 | Panasonic Electric Works Co Ltd | 発光装置の製造方法 |
| CN105880859A (zh) * | 2016-04-19 | 2016-08-24 | 北京工业大学 | 一种可调AuSn合金组分的热沉 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5432972A (en) * | 1977-08-19 | 1979-03-10 | Fujitsu Ltd | Fusion-welding method for semiconductor chip |
| JPS59210687A (ja) * | 1984-05-04 | 1984-11-29 | Hitachi Ltd | 半導体レ−ザ装置 |
| JPS63132495A (ja) * | 1986-11-21 | 1988-06-04 | Mitsubishi Electric Corp | 光半導体素子用サブマウント |
-
1989
- 1989-08-03 JP JP1203223A patent/JPH0366191A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5432972A (en) * | 1977-08-19 | 1979-03-10 | Fujitsu Ltd | Fusion-welding method for semiconductor chip |
| JPS59210687A (ja) * | 1984-05-04 | 1984-11-29 | Hitachi Ltd | 半導体レ−ザ装置 |
| JPS63132495A (ja) * | 1986-11-21 | 1988-06-04 | Mitsubishi Electric Corp | 光半導体素子用サブマウント |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001065614A1 (en) * | 2000-03-01 | 2001-09-07 | Hamamatsu Photonics K.K. | Semiconductor laser device |
| JP2001244548A (ja) * | 2000-03-01 | 2001-09-07 | Hamamatsu Photonics Kk | 半導体レーザ装置 |
| US6920164B2 (en) | 2000-03-01 | 2005-07-19 | Hamamatsu Photonics K.K. | Semiconductor laser device |
| KR100794097B1 (ko) * | 2000-03-01 | 2008-01-10 | 하마마츠 포토닉스 가부시키가이샤 | 반도체 레이저 장치 |
| JP2007059760A (ja) * | 2005-08-26 | 2007-03-08 | Victor Co Of Japan Ltd | 素子の接合方法 |
| JP2009130300A (ja) * | 2007-11-27 | 2009-06-11 | Panasonic Electric Works Co Ltd | 発光装置の製造方法 |
| CN105880859A (zh) * | 2016-04-19 | 2016-08-24 | 北京工业大学 | 一种可调AuSn合金组分的热沉 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2837616B2 (ja) | 半導体部品の接合方法 | |
| US5111279A (en) | Apparatus for isolation of flux materials in "flip-chip" manufacturing | |
| US5917200A (en) | Optical semiconductor device | |
| JPS61154764A (ja) | 構造部材の金属結合の方法及び結合材料 | |
| JP2000210767A (ja) | ２つの部品の接合方法 | |
| JPH11192581A (ja) | はんだ結合方法 | |
| JPH0669608A (ja) | ボンディング方法 | |
| US5985692A (en) | Process for flip-chip bonding a semiconductor die having gold bump electrodes | |
| JP4514400B2 (ja) | 部材の接合方法、その方法で得られた接合部材 | |
| EP0119691A3 (en) | Bonding semiconductive bodies | |
| JP2797958B2 (ja) | 光半導体素子接合構造と接合方法 | |
| JPH0366191A (ja) | 半導体装置の製造方法 | |
| JP4011214B2 (ja) | 半導体装置及び半田による接合方法 | |
| JPH03148192A (ja) | 半導体装置の製造方法 | |
| JPH067990A (ja) | 半田材及び接合方法 | |
| JP2004296901A (ja) | 熱電モジュール | |
| JPS63132495A (ja) | 光半導体素子用サブマウント | |
| JPH0146228B2 (ja) | ||
| JPS635550A (ja) | 半導体装置 | |
| JPH03183178A (ja) | 半導体レーザの接合方法 | |
| JPS63187638A (ja) | 半導体チツプ接続方法 | |
| JPH0234945A (ja) | ロウ付け方法 | |
| JPH0647577A (ja) | 半田材料及び接合方法 | |
| JPH06268028A (ja) | 半導体装置の製造方法 | |
| JPS5858786A (ja) | 化合物半導体素子の取付構造 |