JPH036578U - - Google Patents
Info
- Publication number
- JPH036578U JPH036578U JP6755389U JP6755389U JPH036578U JP H036578 U JPH036578 U JP H036578U JP 6755389 U JP6755389 U JP 6755389U JP 6755389 U JP6755389 U JP 6755389U JP H036578 U JPH036578 U JP H036578U
- Authority
- JP
- Japan
- Prior art keywords
- output
- latch
- delay line
- receives
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
第1図はこの考案によるICテスタの構成図、
第2図は従来装置の構成図、第3図は第1図のタ
イミングチヤート、第4図は第2図のタイミング
チヤートである。 1…レイト発生器、2〜6…遅延線、11…ス
タート・ストツプ制御回路、12…アドレス制御
回路、13…アドレスラツチ、14…コントロー
ルメモリ、15…ラツチ、16…シフトレジスタ
、17…デイレイライン、18…パターンメモリ
、19…ラツチ、20…フオーマツタ、21…ク
ロツク発生器、22〜25…ラツチ。
第2図は従来装置の構成図、第3図は第1図のタ
イミングチヤート、第4図は第2図のタイミング
チヤートである。 1…レイト発生器、2〜6…遅延線、11…ス
タート・ストツプ制御回路、12…アドレス制御
回路、13…アドレスラツチ、14…コントロー
ルメモリ、15…ラツチ、16…シフトレジスタ
、17…デイレイライン、18…パターンメモリ
、19…ラツチ、20…フオーマツタ、21…ク
ロツク発生器、22〜25…ラツチ。
Claims (1)
- 【実用新案登録請求の範囲】 レイト発生器1と、レイト発生器1の出力レイ
ト32を入力する第1の遅延線2と、第1の遅延
線2の出力を入力する第2の遅延線3と、第2の
遅延線3の出力を入力とする第3の遅延線4と、
第3の遅延線4の出力を入力とする第4の遅延線
5と、レイト発生器1を制御するスタート・スト
ツプ制御回路11と、スタート・ストツプ制御路
11の出力を入力とするアドレス制御回路12と
、スタート・ストツプ制御回路11の出力とアド
レス制御回路12の出力を入力とするアドレスラ
ツチ13と、アドレスラツチ13の出力を入力と
するコントロールメモリ14と、コントロールメ
モリ14の出力を入力とする第1のラツチ15と
、第1のラツチ15の出力を入力とするシフトレ
ジスタ16と、シフトレジスタ16の出力を入力
とするパターンメモリ18と、パターンメモリ1
8の出力を入力とする第2のラツチ19と、レイ
ト発生器1の出力レイト33を入力とするクロツ
ク発生器21と、レイト発生器1の出力レイト3
2を入力とする第3のラツチ22と、第1の遅延
線2の出力を入力とする第4のラツチ23と、第
2の遅延線3の出力を入力とする第5のラツチ2
4と、第3の遅延線4の出力を入力とする第6の
ラツチ25と、クロツク発生器21の出力クロツ
ク34と第2のラツチ19の出力とを入力とする
フオーマツタ20とを備え、 第4の遅延線5の出力をアドレスラツチ13と
第1のラツチ15とシフトレジスタ16と第2の
ラツチ19に供給し、コントロールメモリ14の
出力を第6のラツチ25から第5のラツチ24、
第4のラツチ23、第3のラツチ22を経由して
スタートストツプ制御回路11に供給することを
特徴とするシフト方式のパターン発生部をもつI
Cテスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6755389U JPH0729506Y2 (ja) | 1989-06-09 | 1989-06-09 | シフト方式のパターン発生部をもつicテスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6755389U JPH0729506Y2 (ja) | 1989-06-09 | 1989-06-09 | シフト方式のパターン発生部をもつicテスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH036578U true JPH036578U (ja) | 1991-01-22 |
JPH0729506Y2 JPH0729506Y2 (ja) | 1995-07-05 |
Family
ID=31601223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6755389U Expired - Lifetime JPH0729506Y2 (ja) | 1989-06-09 | 1989-06-09 | シフト方式のパターン発生部をもつicテスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0729506Y2 (ja) |
-
1989
- 1989-06-09 JP JP6755389U patent/JPH0729506Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0729506Y2 (ja) | 1995-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH036578U (ja) | ||
JPH0742150Y2 (ja) | テストパタン発生器 | |
JPS5538604A (en) | Memory device | |
JPH0714932Y2 (ja) | Ic試験装置 | |
JP2616082B2 (ja) | 半導体試験装置 | |
JPS59141396U (ja) | 自動リズム演奏装置 | |
JPS58105607U (ja) | 間欠運転用の制御装置 | |
JPH048538U (ja) | ||
JPS5921718U (ja) | パルス数監視回路 | |
JPS6118657U (ja) | アナログ信号瞬断発生回路 | |
JPH02128416U (ja) | ||
JPH032281U (ja) | ||
JPS62169833U (ja) | ||
JPS60112128U (ja) | センサ−回路 | |
JPH0255346U (ja) | ||
JPS594008U (ja) | アナログ回路制御装置 | |
JPS59154669U (ja) | オシロスコ−プの遅延拡大位置の設定装置 | |
JPH0390526U (ja) | ||
JPS59108905U (ja) | 制御信号出力装置 | |
JPS58118600U (ja) | パルス発生回路 | |
JPS59204782A (ja) | 試験パタ−ン発生装置 | |
JPS60101154U (ja) | デ−タ出力制御回路 | |
JPS6137542U (ja) | マイクロプロセツサ装置 | |
JPH0410097B2 (ja) | ||
JPH0385587U (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |