JPH0363876B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、パターン検査装置、特に、光電変換
スキヤナで走査して得られた検査対象物のパター
ン形成状態を検査するパターン検査装置に関す
る。

〔従来技術〕

従来のパターン検査装置は、検査対象物に形成
されたパターンが複数個の直線より構成されてい
る場合に、各構成要素である直線の直線性を検査
してパターン形成状態の良否を判定するために、
光電変換スキヤンで走査して得られた検査対象物
の入力画像よりパターンエツヂ位置を検出し、そ
のパターンエツヂ位置をベクトルスキヤンにより
順次トレースしてゆき、その位置座標の接続関係
によりパターンエツヂの接続方向を計算し、直線
性を検査する方法を用いられていた。この場合、
ベクトルスキヤンによりパターンエツヂ位置を順
次トレースして接続方向を計算するために、前の
パターンエツヂ位置の座標を読み出して、現在読
み出したパターンエツヂ位置座標との関係より求
めているので、検査のための処理速度が遅いとい
う欠点があつた。

〔発明の目的〕

本発明の目的は検査のための処理速度を向上で
きるパターン検査装置を提供することにある。

すなわち、本発明の目的は、前述のベクトルス
キヤンを用いていた従来のパターン検査装置での
欠点であつた処理時間の短縮を計るために、ラス
タスキヤンによるパターン検査装置を提供するこ
とである。

すなわち、本発明の目的は、検査対象物のパタ
ーンが複数個の直線より構成されている場合に、
各構成要素である直線の直線性を検査して、パタ
ーン形成状態の良否を判定するために、光電変換
スキヤナで走査して得られる検査対象物の入力画
像より、ラスタスキヤンによりパターンエツヂ位
置を順次検出し、さらに、この各パターンエツヂ
位置における法線方向値を、ラスタスキヤンによ
りあらかじめ算出してメモリに記憶させ、次にこ
の値を逐次読み出して、その変化量よりパターン
の直線性を検査するパターン検査装置を提供する
ことにある。

すなわち本発明の目的は処理速度の速いパター
ン検査装置を提供することにある。

〔発明の構成〕

本発明のパターン検査装置は、検査対象物を光
電変換スキヤナで走査して読み出したパターンを
“０”、“１”の２値化画像に変換する２値化回路
と、前記２値化画像をラスタスキヤンにより走査
して“０”から“１”へ、あるいは“１”から
“０”へ変化する位置をパターンエツヂ位置とし
て順次検出するエツヂ検出回路と、検出した前記
パターンエツヂ位置を中心として（2N＋１）×
（2N＋１）画素の２値の状態を同時に出力する画
像切り出し回路と、前記画像切り出し回路の出力
のうち前記パターンエツヂ位置を中心として半径
Ｎの円周上の２値状態を同時に出力する円走査回
路と、この走査した円の円周上の２値状態をあら
かじめ決められた位置より順次スキヤンしてゆ
き、“０”から“１”に変化する位置と、“１”か
ら“０”に変化する位置の２箇所をそれぞれ検出
するカウンタ回路と、これら２箇所のカウント値
より平均値を算出し、これを検出された前記パタ
ーンエツヂ位置での法線方向の値とする法線検出
回路と、前記法線方向値をラスタスキヤンのスキ
ヤン位置に同期して記憶させるためのメモリ回路
と、記憶された前記法線方向値を記憶されている
位置の接続関係にもとづいて順次トレースして読
み出す読出回路と、順次読み出された前記法線方
向値の変化量を逐次求めて検査対象物の直線性の
検査を行なう検査回路とを含んで構成される。

〔実施例の説明〕

次に、本発明の実施例について、図面を参照し
て詳細に説明する。

第１図は、本発明の一実施例を示すブロツク図
である。

第１図に示すパターン検査装置において、光電
変換スキヤナ１００を走査して読み出された検査
対象物の入力画像１０１は、２値化回路１０２で
２値化画像１０３に変換される。この２値化画像
に対して、エツヂ検出回路１０４により、パター
ンエツヂ位置が検出され、パターンエツヂ信号１
０５が出力される。また、２値化画像１０３は、
画像切り出し回路１０６に入力され、（2N＋１）
×（2N＋１）画素１０７が切り出され、円走査回
路１０８で円周上の画素１０９のみが取り出され
る。この円周上の画素１０９の２値状態を、あら
かじめ決められた位置より順次スキヤンしてゆ
き、“０”から“１”に変化する位置および“１”
から“０”に変化する位置の２箇所がカウンタ回
路１１０により求められ、カウント値１１１とし
て出力される。この２箇所のカウント値より法線
検出回路１１２により平均値が求められ、法線方
向値１１３として出力される。この法線方向値１
１３は、メモリ回路１１４にラスタスキヤンのス
キヤン位置に同期して記憶される。次に、この記
憶された法線方向値１１５は、読出回路１１６に
より順次読み出され、その記憶されている位置関
係にもとづいて順次トレースされる。この順次読
み出された法線方向値１１７は、検査回路１１８
に加えられ、変化量を算出して基準値との比較が
行なわれて、検査対象物の直線性の検査が行なわ
れ、判定信号１１９が出力される。

第２図は第１図に示す画像切り出し回路１０６
の一例を示す構成図である。

第２図に示す画像切り出し回路は、ラスタスキ
ヤンにより走査して読み出された入力２値化画像
から（2N＋１）×（2N＋１）画素の２値の状態を
同時に出力する。すなわち、ラスタスキヤンによ
り走査して読み出された２値化画像は、遅延回路
１に入力される。遅延回路１の出力は遅延回路２
へ入力され、遅延回路２の出力は、遅延回路３へ
入力される。この遅延回路を（2N＋１）個用意
し、Ｍ番目（Ｍ＝１〜2N）の遅延回路Ｍの出力
は、Ｍ＋１番目（Ｍ＝１〜2N）の遅延回路（Ｍ
＋１）の入力信号として加えられる。また、同時
に、これら遅延回路の出力は、（2N＋１）Bit長
のシフトレジスタの入力信号として加えられ、シ
リアルに入力された２値化画像がパラレルに出力
される。すなわち、第２図に示されるような画像
切り出し回路１０６の回路構成を用いることによ
り、ラスタスキヤンにより読み出された２値化画
像から、シフトレジスタのパラレル出力端子より
（2N＋１）×（2N＋１）画素の画像が出力される。

第３図は第１図に示すエツヂ検出回路１０４の
一例を示す構成図である。

第３図に示すエツヂ検出回路は、出力された２
値化画像をラスタスキヤンにより走査して、“０”
から“１”へあるいは“１”から“０”へ変化す
る位置をパターンエツヂ位置として順次検出す
る。すなわち、前述した画像切り出し回路より出
力される（2N＋１）×（2N＋１）画素のうち、
B_N1，C_N，F_N1の信号が端子２０，２１，２２に
それぞれ印加され、ゲート素子より“０”から
“１”へ変化するパターンエツヂ位置および“１”
から“０”へ変化するパターンエツヂ位置が検出
され、出力端子２４にパターンエツヂ信号として
出力される。

第４図は第１図に示す円走査回路の動作を説明
する説明図である。すなわち、画像切り出し回路
の出力のうち、パターンエツヂ位置を中心とし
て、半径（Ｎ＝６の場合）の円周上の２値状態を
同時に出力する円走査回路を説明するための図で
ある。前述の画像切り出し回路１０６から出力さ
れる（2N＋１）×（2N＋１）画素より、第４図で
示される円周上の画素のみを取り出すことによ
り、等価的に入力された２値化画像に対して円走
査を施すことになる。

第５図は第１図に示すカウンタ回路１１０の一
例を示す構成図である。

第５図に示すカウンタ回路は、前述の走査した
円の円周上の２値状態を、あらかじめ決められた
位置より順次スキヤンしてゆき、“０”から“１”
に変化する位置と、“１”から“０”に変化する
位置の２箇所をそれぞれ検出する。前述した、エ
ツヂ検出回路１０４で検出したパターンエツヂ位
置で、円走査回路１０８より出力される円周上の
２値状態は、シフトレジスタ４２のパラレル入力
端子４０に入力され、シフトクロツク４１で1Bit
ずつシリアルにはき出され、シリアルデータ４５
として出力される。このシリアルデータ４５は、
フリツプフロツプ４３でラツチされ、フリツプフ
ロツプの出力４６と、シリアルデータ４５は、ゲ
ート素子４４により、“１”から“０”に変化す
る信号４７と“０”から“１”へ変化する信号４
８が出力される。また、シフトクロツク４１はカ
ウンタ４９に入力され、あらかじめ設定された位
置からの距離がカウントされ、カウント出力５４
として出力される。このカウント値５４は、ラツ
チ５０によつて、“１”から“０”に変化する信
号４７でラツチされ、“１”から“０”に変化す
る位置信号５２が出力される。また、カウント値
５４は、ラツチ５１によつて、“０”から“１”
に変化する信号４８ででラツチされ、“０”から
“１”に変化する位置信号５３が出力される。す
なわち、カウンタ回路１１０では、このような回
路構成を用いることにより、前述の走査した円の
円周上の２値状態を、あらかじめ決められた位置
より順次スキヤンしてゆき、“０”から“１”に
変化する位置と、“１”から“０”に変化する位
置の２箇所がそれぞれ検出される。

第６図は、第１図に示す法線検出回路１１２の
一例を示す構成図である。すなわち、前述のカウ
ンタ回路１１０によつて検出された“０”から
“１”に変化する位置信号および“１”から“０”
に変化する位置信号は、加算器６２の入力端子６
１および６２にそれぞれ入力され、加算値６３と
して出力される。この加算値６３は、シフトレジ
スタ６４によつて1Bitシフトされ、平均値を算出
し、この値が検出された前記パターンエツヂ位置
での法線方向値６５として出力され、メモリに記
憶される。

第７図は第１図に示す読出回路１１６の動作を
説明するための説明図である。すなわち、第７図
は、メモリに記憶された法線方向値を、記憶され
ている位置の接続関係にもとづいて、順次トレー
スして読み出す動作を説明する説明図である。メ
モリの内容は、第７図に示されるような３×３の
データ６６として、前述の画像切り出し回路１０
６と同様の回路構成により切り出され、その中心
ａの値が、法線方向値が記憶されている位置にく
るまで走査される。次に、この走査した位置にお
いて、周辺の８個のデータｂ，ｃ，ｄ，ｅ，ｆ，
ｇ，ｈ，ｉを順次スキヤンして、これらのうちで
法線方向値が記憶されている位置が、次の３×３
のデータの切り出しを行なつたときの中心位置と
なるように、メモリアドレスを制御してメモリの
内容を読み出す。この処理をくり返すことにより
メモリに記憶された法線方向値を、記憶されてい
る位置の接続関係にもとづいて順次トレースして
読み出される。

第８図は第１図に示す検査回路の一例を示す構
成図である。

すなわち、第８図に示す検査回路は、順次読み
出された法線方向値の変化量を逐次求めて、検査
対象物に形成されたパターンの直線性の検査を行
なう。前述の読出回路１１６によつて順次読み出
された法線方向値は、入力端子７０に入力され、
ラツチ７１でラツチされて、法線方向値７３とし
て出力される。次に、法線方向値をトレースして
読み出された値は、ラツチ７２によつてラツチさ
れ法線方向値７４として出力される。差分器７５
では、このように交互にラツチされた２つの法線
方向値７３，７４の差が求められ、比較器７７
で、あらかじめ設定した基準値７８と比較され、
前記の差がこの基準値より大きい場合に、直線性
よりずれているという判定信号７９が出力され
る。

第９図は、第１図に示すパターン検査装置にお
いて、前述の法線方向値を算出する動作を説明す
るための説明図である。前述したように、入力２
値化画像から、エツヂ検出回路１０４によつて、
パターンエツヂ位置８１が検出され、円走査回路
１０８によつてこの検出したパターンエツヂ位置
を中心とした円走査が施され、円周８２上の２値
状態が出力される。この円周上の２値状態は、あ
らかじめ決められた位置８３より順次スキヤンさ
れ、“０”から“１”に変化する位置８４と“１”
から“０”に変化する位置８４の２箇所がカウン
タ回路１１０によつて検出され、これらの２箇所
のカウント値より平均値を算出して、この値が検
出された前記パターンエツヂ位置での法線方向値
として、法線検出回路１１２で求められる。この
法線方向値は、数値として求められるが、第９図
においては基準点８３からの円周上の距離とし
て、擬似的にベクトル量８５で図示してある。こ
のような処理が、各パターンエツヂ位置で行なわ
れ、各パターンエツヂ位置での法線方向値がラス
タスキヤンにより逐次求められる。

第１０図は、各パターンエツヂ位置で算出され
る法線方向値より、検査対象物に形成されたパタ
ーンの直線性を検査する動作を説明するための説
明図である。第９図と同様に、第１０図におい
て、各パターンエツヂ位置で算出された法線方向
値は、ベクトル量９１で示されている。第１０図
に示されるように、この法線方向値９１は、直線
性が保たれている場合には同一の値となるが、非
直線部分９２ではその値が変化する。そこで、こ
の法線方向値の変化量を検出することにより直線
性よりはずれる箇所の検出が可能となる。

〔発明の効果〕

本発明のパターン検査装置は、複数個の直線よ
り構成されている検査対象物の入力画像のパター
ンエツヂ位置における法線方向値をラスタスキヤ
ンで求めることにより、パターンの直線性を検査
して、パターン形成状態の良否を判定しているた
め、検査のための処理時間を短縮できるという効
果がある。

すなわち本発明のパターン検査装置は処理速度
を速くできるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、
第２図は第１図に示す画像切り出し回路の一例を
示す構成図、第３図は第１図に示すエツヂ検出回
路の一例を示す構成図、第４図は第１図に示す円
走査回路の動作を説明するための説明図、第５図
は第１図に示すカウンタ回路の一例を示す構成
図、第６図は第１図に示す法線検出回路の一例を
示す構成図、第７図は第１図に示す読出回路の動
作を説明するための説明図、第８図は第１図に示
す検査回路の一例を示すための構成図、第９図は
第１図に示す実施例において法線方向を算出する
動作を説明するための説明図、第１０図は第１図
に示す実施例において形成されたパターンの直線
性を検査する動作を説明するための説明図であ
る。 １０……端子、１１……遅延回路、１２……シ
フトレジスタ、２０，２１，２２……端子、２３
……ゲート素子、２４……出力端子、３０……
（2N＋１）×（2N＋１）画素、３１……円周上画
素、４０……パラレル入力端子、４１……シフト
クロツク、４２……シフトレジスタ、４３……フ
リツプフロツプ、４４……ゲート素子、４５……
シリアルデータ、４６……フリツプフロツプ出
力、４７……信号、４８……信号、４９……カウ
ンタ、５０……ラツチ、５１……ラツチ、５２…
…位置信号、５３……位置信号、５４……カウン
ト出力、６０……入力端子、６１……入力端子、
６２……加算器、６３……加算値、６４……シフ
トレジスタ、６５……法線方向値、６６……３×
３データ、７０……入力端子、７１……ラツチ、
７２……ラツチ、７３……法線方向値、７４……
法線方向値、７５……差分器、７６……差信号、
７７……比較器、７８……基準値、７９……判定
信号、８０……２値化画像、８１……パターンエ
ツヂ位置、８２……円周、８３……基準位置、８
４……変化位置、８５……ベクトル量、９０……
２値化画像、９１……ベクトル量、９２……非直
線部分、１００……光電変換スキヤナ、１０１…
…入力画像、１０２……２値化回路、１０３……
２値化画像、１０４……エツヂ検出回路、１０５
……パターンエツヂ信号、１０６……画像切り出
し回路、１０７……（2N＋１）×（2N＋１）画
素、１０８……円走査回路、１０９……円周上画
素、１１０……カウンタ回路、１１１……カウン
ト値、１１２……法線検出回路、１１３……法線
方向値、１１４……メモリ回路、１１５……法線
方向値、１１６……読出回路、１１７……法線方
向値、１１８……検査回路、１１９……判定信
号。

Claims (1)

【特許請求の範囲】
1. １ 検査対象物を光電変換スキヤナで走査して読
   み出したパターンを“０”、“１”の２値化画像に
   変換する２値化回路と、前記２値化画像をラスタ
   スキヤンにより走査して“０”から“１”へある
   いは“１”から“０”へ変化する位置をパターン
   エツヂ位置として順次検出するエツヂ検出回路
   と、検出した前記パターンエツヂ位置を中心とし
   て（2N＋１）×（2N＋１）画素の２値の状態を同
   時に出力する画像切り出し回路と、前記画像切り
   出し回路の出力のうち前記パターンエツヂ位置を
   中心として半径Ｎの円周上の２値状態を同時に出
   力する円走査回路と、この走査した円の円周上の
   ２値状態をあらかじめ決められた位置より順次ス
   キヤンしてゆき、“０”から“１”に変化する位
   置と“１”から“０”に変化する位置の２箇所を
   それぞれ検出するカウンタ回路と、これら２箇所
   のカウント値より平均値を算出してこれを検出さ
   れた前記パターンエツヂ位置での法線方向値とす
   る法線検出回路と、前記法線方向値をラスタスキ
   ヤンのスキヤン位置に同期して記憶させるための
   メモリ回路と、記憶された前記法線方向値を記憶
   されている位置の接続関係にもとづいて順次トレ
   ースして読み出す読出回路と、順次読み出された
   前記法線方向値の変化量を逐次求めて検査対象物
   の直線性の検査を行なう検査回路とを含むことを
   特徴とするパターン検査装置。