JPH0361699U - - Google Patents
Info
- Publication number
- JPH0361699U JPH0361699U JP12065289U JP12065289U JPH0361699U JP H0361699 U JPH0361699 U JP H0361699U JP 12065289 U JP12065289 U JP 12065289U JP 12065289 U JP12065289 U JP 12065289U JP H0361699 U JPH0361699 U JP H0361699U
- Authority
- JP
- Japan
- Prior art keywords
- data
- ram
- address
- bit
- write circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
Description
図面は、本考案のＲＡＭのデータ書き込み回路
を示す回路図である。 １……ＲＡＭ、３−１〜３−８……データライ
ン、４−１〜４−８……Ｎ−ＭＯＳ、６……スイ
ツチ制御レジスタ。
を示す回路図である。 １……ＲＡＭ、３−１〜３−８……データライ
ン、４−１〜４−８……Ｎ−ＭＯＳ、６……スイ
ツチ制御レジスタ。
Claims (1)
- 【実用新案登録請求の範囲】 (1) アドレスデータをデコードするデコーダと
、該デコーダのデコード出力に基づいて所定アド
レスがアクセスされるＲＡＭとを備え、該ＲＡＭ
のアクセスされた所定アドレスにｎビツトのデー
タを書き込むＲＡＭのデータ書き込み回路におい
て、 前記ＲＡＭの各アドレスの各ビツトと共通接続
されたｎ本のデータラインと、 前記ｎ本の各データラインに接続されたｎ個の
スイツチ回路と、 前記ｎ個の各スイツチ回路をオンオフ制御する
ためのｎビツトの制御データがプリセツトされる
スイツチ制御レジスタと、を備え、 前記ＲＡＭのアクセスされたアドレスにデータ
を書き込む時、前記スイツチ制御レジスタの制御
データに基づいて、ｎビツト中の所定ビツトへの
データの書き込みを禁止可能としたことを特徴と
するＲＡＭのデータ書き込み回路。 (2) スイツチ制御レジスタへの各制御データの
プリセツトは、同一命令によつて行われることを
特徴とする請求項(1)記載のＲＡＭのデータ書き
込み回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12065289U JPH0361699U (ja) | 1989-10-16 | 1989-10-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12065289U JPH0361699U (ja) | 1989-10-16 | 1989-10-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0361699U true JPH0361699U (ja) | 1991-06-17 |
Family
ID=31668718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12065289U Pending JPH0361699U (ja) | 1989-10-16 | 1989-10-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0361699U (ja) |
-
1989
- 1989-10-16 JP JP12065289U patent/JPH0361699U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0361699U (ja) | ||
| JPH022751U (ja) | ||
| JPH0161760U (ja) | ||
| JPS6324755U (ja) | ||
| JPH0739086Y2 (ja) | Ｆｄｄコントロ−ル回路 | |
| JPS60126846U (ja) | メモリ切換え制御回路 | |
| JPS5847729B2 (ja) | デ−タ転送方法 | |
| JPH0289557U (ja) | ||
| JPH04131948A (ja) | メモリ制御装置 | |
| JPH01172155U (ja) | ||
| JPS60184144U (ja) | マイクロコンピユ−タ装置 | |
| JPS63147740U (ja) | ||
| JPH0229091U (ja) | ||
| JPH0358737U (ja) | ||
| JPH0393948U (ja) | ||
| JPH0378346U (ja) | ||
| JPS6020099U (ja) | Ｐ−ｒｏｍ書込器 | |
| JPS6296749U (ja) | ||
| JPH0255336U (ja) | ||
| JPH0354057U (ja) | ||
| JPH0161745U (ja) | ||
| JPS6142643U (ja) | 複数メモリ同時更新機構 | |
| JPS61128748U (ja) | ||
| JPS6439540U (ja) | ||
| JPS6335146U (ja) |