JPH0358202B2 - - Google Patents
Info
- Publication number
- JPH0358202B2 JPH0358202B2 JP59214492A JP21449284A JPH0358202B2 JP H0358202 B2 JPH0358202 B2 JP H0358202B2 JP 59214492 A JP59214492 A JP 59214492A JP 21449284 A JP21449284 A JP 21449284A JP H0358202 B2 JPH0358202 B2 JP H0358202B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- amplifier
- current
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 230000003247 decreasing effect Effects 0.000 claims description 6
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
この発明は、２以上の信号の増幅レベルを連続
して増減可能な増幅回路に関する。
して増減可能な増幅回路に関する。
たとえば、電話の送受切換えなどにおいては、
送信信号系統および受信信号系統の２つの信号系
統間において、各信号系統の信号レベルを連続的
に増加または減少させて信号出力を選択的に取り
出す信号処理を必要としている。 従来、このような信号処理においては、第３図
に示すような増幅回路が用いられている。すなわ
ち、増幅器２は入力端子４に加えられた制御電圧
Vcを同位相で取り出す位相非反転増幅器を構成
し、増幅器６および抵抗８，１０は増幅器２の出
力の位相を反転して取り出す反転増幅器を構成
し、増幅器６の非反転入力端子（＋）には一定の
バイアス電圧VBが加えられている。 そして、出力端子１２から取り出された増幅器
２の位相非反転出力Vcpは、利得調整増幅器１６
に加えられ、出力端子１４から取り出された増幅
器６の位相反転出力cpは、利得調整増幅器１８
に加えられる。 各利得調整増幅器１６，１８の入力端子２０，
２２には、個別の信号系統から信号VINA，VINBが
加えられ、各出力端子２４，２５からレベル調整
後の出力信号VOA，VOBが取り出される。 このような増幅回路によれば、制御電圧Vcを
加減することによつて利得調整増幅器１６，１８
の増幅利得が調整され、出力信号VOA，VOBが選
択的に増減され、最終的には制御電圧Vcの下限
値または上限値で出力信号VOA、または出力信号
VOBの振幅レベルが最大または最小となり、出力
信号VOA、または出力信号VOBのいずれか一方を
取り出すことが可能である。
送信信号系統および受信信号系統の２つの信号系
統間において、各信号系統の信号レベルを連続的
に増加または減少させて信号出力を選択的に取り
出す信号処理を必要としている。 従来、このような信号処理においては、第３図
に示すような増幅回路が用いられている。すなわ
ち、増幅器２は入力端子４に加えられた制御電圧
Vcを同位相で取り出す位相非反転増幅器を構成
し、増幅器６および抵抗８，１０は増幅器２の出
力の位相を反転して取り出す反転増幅器を構成
し、増幅器６の非反転入力端子（＋）には一定の
バイアス電圧VBが加えられている。 そして、出力端子１２から取り出された増幅器
２の位相非反転出力Vcpは、利得調整増幅器１６
に加えられ、出力端子１４から取り出された増幅
器６の位相反転出力cpは、利得調整増幅器１８
に加えられる。 各利得調整増幅器１６，１８の入力端子２０，
２２には、個別の信号系統から信号VINA，VINBが
加えられ、各出力端子２４，２５からレベル調整
後の出力信号VOA，VOBが取り出される。 このような増幅回路によれば、制御電圧Vcを
加減することによつて利得調整増幅器１６，１８
の増幅利得が調整され、出力信号VOA，VOBが選
択的に増減され、最終的には制御電圧Vcの下限
値または上限値で出力信号VOA、または出力信号
VOBの振幅レベルが最大または最小となり、出力
信号VOA、または出力信号VOBのいずれか一方を
取り出すことが可能である。
しかしながら、このような増幅回路では、制御
電圧の位相を同相で出力させる位相非反転増幅器
と、その位相を反転して取り出す位相反転増幅器
とを個別に設置しているため、次のような問題点
がある。 (a) 位相が互いに反転関係にある出力を個別に利
得調整増幅器に加えているため、各増幅器の利
得や温度調整などの信号の制御レベルに影響を
与える要素を均一化しなければならない。実際
にはその均一化が困難であるため、レベル制御
が不揃いになり、調整精度が低くなる。 (b) 温度特性の影響がレベルに現れ、精度の低下
を来すおそれがある。 (c) 増幅器２，６に対して利得調整増幅器１６，
１８を個別部品として設置する構成であるた
め、部品点数が多く、構成が複雑になり、配線
の手数なども加わり、製造コストが高くなるな
どの欠点がある。 そこで、この発明は、単一の制御電圧を以て複
数の増幅器の利得調整を連動して行えるととも
に、その利得調整の精度を高めた増幅回路の提供
を目的とする。
電圧の位相を同相で出力させる位相非反転増幅器
と、その位相を反転して取り出す位相反転増幅器
とを個別に設置しているため、次のような問題点
がある。 (a) 位相が互いに反転関係にある出力を個別に利
得調整増幅器に加えているため、各増幅器の利
得や温度調整などの信号の制御レベルに影響を
与える要素を均一化しなければならない。実際
にはその均一化が困難であるため、レベル制御
が不揃いになり、調整精度が低くなる。 (b) 温度特性の影響がレベルに現れ、精度の低下
を来すおそれがある。 (c) 増幅器２，６に対して利得調整増幅器１６，
１８を個別部品として設置する構成であるた
め、部品点数が多く、構成が複雑になり、配線
の手数なども加わり、製造コストが高くなるな
どの欠点がある。 そこで、この発明は、単一の制御電圧を以て複
数の増幅器の利得調整を連動して行えるととも
に、その利得調整の精度を高めた増幅回路の提供
を目的とする。
すなわち、この発明の増幅回路は、エミツタを
共通にした第１及び第２のトランジスタ３０，３
２からなる差動回路が設置されているとともに、
この差動回路に動作電流を流すべき電流ミラー回
路（トランジスタ３４，３６）を接続し、前記第
１のトランジスタのベースに増幅すべき第１の入
力信号（VINA）を加え、前記第２のトランジスタ
のベースに基準電圧（Vref）を加えてなる第１
の増幅器２８Ａと、エミツタを共通にした第３及
び第４のトランジスタ５２，５４からなる差動回
路が設置され、この差動回路に動作電流を流す電
流ミラー回路（トランジスタ５６，５８）を接続
し、前記第３のトランジスタのベースに増幅すべ
き第２の入力信号（VINB）を加え、前記第４のト
ランジスタのベースに基準電圧（Vref）を加え
てなる第２の増幅器２８Ｂと、前記第１又は第２
の増幅器の動作電流となる定電流を発生する定電
流回路９２と、エミツタを共通にした第５及び第
６のトランジスタ８２，８４の差動回路を備え、
前記エミツタに前記定電流回路から前記定電流を
受け、前記第６のトランジスタのベースに前記基
準電圧と等しいレベルの基準電圧（Vref）、前記
第５のトランジスタのベースに制御電圧（Vc）
を加え、この制御電圧と前記基準電圧との大小関
係に応じて前記第５及び第６のトランジスタを動
作させ、前記第５のトランジスタを通して前記第
１の増幅器側の前記電流ミラー回路に動作電流を
流し、また、前記第６のトランジスタを通して前
記第２の増幅器側の電流ミラー回路に動作電流を
流すことにより、前記制御電圧を加減して前記第
１及び第２の増幅器の増幅利得を調整する電流切
換回路８０とを備えたことを特徴とするものであ
る。
共通にした第１及び第２のトランジスタ３０，３
２からなる差動回路が設置されているとともに、
この差動回路に動作電流を流すべき電流ミラー回
路（トランジスタ３４，３６）を接続し、前記第
１のトランジスタのベースに増幅すべき第１の入
力信号（VINA）を加え、前記第２のトランジスタ
のベースに基準電圧（Vref）を加えてなる第１
の増幅器２８Ａと、エミツタを共通にした第３及
び第４のトランジスタ５２，５４からなる差動回
路が設置され、この差動回路に動作電流を流す電
流ミラー回路（トランジスタ５６，５８）を接続
し、前記第３のトランジスタのベースに増幅すべ
き第２の入力信号（VINB）を加え、前記第４のト
ランジスタのベースに基準電圧（Vref）を加え
てなる第２の増幅器２８Ｂと、前記第１又は第２
の増幅器の動作電流となる定電流を発生する定電
流回路９２と、エミツタを共通にした第５及び第
６のトランジスタ８２，８４の差動回路を備え、
前記エミツタに前記定電流回路から前記定電流を
受け、前記第６のトランジスタのベースに前記基
準電圧と等しいレベルの基準電圧（Vref）、前記
第５のトランジスタのベースに制御電圧（Vc）
を加え、この制御電圧と前記基準電圧との大小関
係に応じて前記第５及び第６のトランジスタを動
作させ、前記第５のトランジスタを通して前記第
１の増幅器側の前記電流ミラー回路に動作電流を
流し、また、前記第６のトランジスタを通して前
記第２の増幅器側の電流ミラー回路に動作電流を
流すことにより、前記制御電圧を加減して前記第
１及び第２の増幅器の増幅利得を調整する電流切
換回路８０とを備えたことを特徴とするものであ
る。
したがつて、利得調整可能な各増幅器の利得調
整を電流切換回路からの制御電流によつて行うた
め、各増幅器の合計損失量が一定になり、調整精
度が改善される。
整を電流切換回路からの制御電流によつて行うた
め、各増幅器の合計損失量が一定になり、調整精
度が改善される。
以下、この発明の実施例を図面を参照して詳細
に説明する。 第１図はこの発明の増幅回路の実施例を示して
いる。 第１図において、入力端子２６Ａ，２６Ｂには
図示していない信号系統の信号源から個別に第１
および第２の入力信号VINA，VINBが加えられ、入
力端子２７Ａ，２７Ｂには電圧源から基準電圧
Vrefが加えられ、各入力信号VINA，VINBは、第１
および第２の増幅器２８Ａ，２８Ｂによつてその
振幅レベルが調整される。すなわち、各増幅器２
８Ａ，２８Ｂは、動作電流の加減によつて増幅利
得が調整可能にされた演算増幅器であり、増幅器
２８Ａは第１および第２のトランジスタ３０，３
２、トランジスタ３４，３６，３８，４０，４
２，４４およびダイオード４６，４８、増幅器２
８Ｂは第３および第４のトランジスタ５２，５
４、トランジスタ５６，５８，６０，６２，６
４，６６およびダイオード６８，７０で構成され
ている。 各増幅器２８Ａ，２８Ｂにおいて、エミツタを
共通にした一対のトランジスタ３０，３２または
トランジスタ５２，５４は、それぞれ差動回路を
構成し、ダイオード４６，４８，６８，７０はト
ランジスタのベース・コレクタを共通にしてダイ
オード接続したものである。ダイオード４６とト
ランジスタ４２、ダイオード４８とトランジスタ
３８、トランジスタ３４とトランジスタ３６、ト
ランジスタ４０とトランジスタ４４はそれぞれ電
流ミラー回路を構成し、同様に、ダイオード６８
とトランジスタ６４、ダイオード７０とトランジ
スタ６０、トランジスタ５６とトランジスタ５
８、トランジスタ６２とトランジスタ６６も電流
ミラー回路を構成している。 各増幅器２８Ａ，２８Ｂの正側電位ラインには
電源端子７２が形成され、この電源端子７２と接
地ラインとの間には電源が接続され、Vccはその
印加電圧である。また、トランジスタ４２，４４
のコレクタには、増幅器２８Ａの出力端子７４Ａ
が形成されているとともに、抵抗７６を介して基
準電圧Vrefが加えられ、一定の電位に維持され、
同様に、トランジスタ６４，６６のコレクタにも
増幅器２８Ｂの出力端子７４Ｂが形成されている
とともに、抵抗７８を介して基準電圧Vrefが加え
られ、一定の電位に維持されている。 そして、各増幅器２７Ａ，２８Ｂの動作電流
は、電流切換回路８０からトランジスタ３６、ト
ランジスタ５８のベース・コレクタに注入され、
電流切換回路８０によつて調整可能にされてい
る。すなわち、電流切換回路８０は第５および第
６のトランジスタ８２，８４からなる差動回路に
定電流を流し込むトランジスタ８６を付加したも
のであり、トランジスタ８２のベースに形成され
た入力端子８８には制御電圧Vc、トランジスタ
８４のベースに形成された入力端子９０には、基
準電圧Vrefが加えられている。 この電流切換回路８０には、増幅器２８Ａ，２
８Ｂの全動作電流を定電流で与える定電流源とし
ての定電流回路９２から定電流が加えられ、定電
流回路９２はトランジスタ９４，９６，９８，１
００、抵抗１０２および定電流源１０４で構成さ
れている。トランジスタ９４とトランジスタ９６
およびトランジスタ８６、トランジスタ９８とト
ランジスタ１００は電流ミラー回路を構成し、定
電流源１０４はその起動用に設置されたものであ
る。 以上の構成に基づき、その動作を説明する。 定電流回路９２で発生させた定電流Ｉは、トラ
ンジスタ９４とトランジスタ８６との電流ミラー
回路によつてトランジスタ８６からトランジスタ
８２，８４に電流IA，IBに振り分けられて流れ
る。これら電流Ｉ，IA，IBの関係は、Ｉ＝IA＋IB
の関係にある。 ここで、制御電圧Vcを基準電圧Vrefより高くす
ると、トランジスタ８２に流れる電流IAはトラン
ジスタ８４に流れる電流IBより大きくなり、制御
電圧Vcをさらに大きくすると、電流Ｉ＝IB，IA＝
０に移行する。 また、制御電圧Vcを基準電圧Vrefより低くする
と、トランジスタ８２に流れる電流IAはトランジ
スタ８４に流れる電流IBより小さくなり、制御電
圧Vcをさらに小さくすると、電流Ｉ＝IA，IB＝０
に移行する。 このように制御電圧Vcによつて増減される電
流IA，IBが、増幅器２８Ａ，２８Ｂに動作電流と
して与えられ、各増幅器２８Ａ，２８Ｂの増幅利
得Gvが連動して変更される。したがつて、入力
端子２６Ａ，２６Ｂに個別に加えられた入力信号
VINA，VINBは、それぞれの増幅利得に従つて増幅
され、出力端子７４Ａ，７４Ｂには出力信号
VOA，VOBとして出力されるが、電流IA＝０若し
くはそれに近い場合には、VOA＝０となり、出力
信号VOBのみが出力され、また、電流IB＝０若し
くはそれに近い場合には、VOB＝０となり、出力
信号VOAのみが出力されることになる。 このような制御電圧Vcに対する各増幅器２８
Ａ，２８Ｂの増幅利得Gv（dB）の可変によつて
得られる出力信号VOA，VOBは、第２図に示すよ
うになる。すなわち、増幅器２８Ａ，２８Ｂの増
幅利得Gvの増減は、互いに比例関係にあり、し
かも、制御電圧Vcのレベルに無関係に合計損失
量が一定となるため、利得調整精度が高くなり、
各出力信号VOA，VOBのレベルの調整精度が向上
する。 また、この増幅回路の増幅器２８Ａ，２８Ｂ、
電流切換回路８０および定電流回路９２が温度特
性を相殺する回路構成をもつているため、出力信
号VOA，VOBの絶対値を一旦設定すると、温度特
性の影響を受けず、温度に無関係のレベル調整が
でき、しかも、各増幅器２８Ａ，２８Ｂおよび定
電流回路９２の抵抗７６，７８，１０２の抵抗値
をR1，R2，R3とすると、回路間の整合性を取る
ため、これらをR1≒R2≒R3の関係に設定すれば、
素子の不揃いによる影響も回避できる。 また、増幅器２８Ａ，２８Ｂ、電流切換回路８
０および定電流回路９２は、１チツプ上に単一の
半導体集積回路として構成できるので、構成の簡
略化とともに素子間の均一性が得られるのでで温
度特性の影響を除くことができる。
に説明する。 第１図はこの発明の増幅回路の実施例を示して
いる。 第１図において、入力端子２６Ａ，２６Ｂには
図示していない信号系統の信号源から個別に第１
および第２の入力信号VINA，VINBが加えられ、入
力端子２７Ａ，２７Ｂには電圧源から基準電圧
Vrefが加えられ、各入力信号VINA，VINBは、第１
および第２の増幅器２８Ａ，２８Ｂによつてその
振幅レベルが調整される。すなわち、各増幅器２
８Ａ，２８Ｂは、動作電流の加減によつて増幅利
得が調整可能にされた演算増幅器であり、増幅器
２８Ａは第１および第２のトランジスタ３０，３
２、トランジスタ３４，３６，３８，４０，４
２，４４およびダイオード４６，４８、増幅器２
８Ｂは第３および第４のトランジスタ５２，５
４、トランジスタ５６，５８，６０，６２，６
４，６６およびダイオード６８，７０で構成され
ている。 各増幅器２８Ａ，２８Ｂにおいて、エミツタを
共通にした一対のトランジスタ３０，３２または
トランジスタ５２，５４は、それぞれ差動回路を
構成し、ダイオード４６，４８，６８，７０はト
ランジスタのベース・コレクタを共通にしてダイ
オード接続したものである。ダイオード４６とト
ランジスタ４２、ダイオード４８とトランジスタ
３８、トランジスタ３４とトランジスタ３６、ト
ランジスタ４０とトランジスタ４４はそれぞれ電
流ミラー回路を構成し、同様に、ダイオード６８
とトランジスタ６４、ダイオード７０とトランジ
スタ６０、トランジスタ５６とトランジスタ５
８、トランジスタ６２とトランジスタ６６も電流
ミラー回路を構成している。 各増幅器２８Ａ，２８Ｂの正側電位ラインには
電源端子７２が形成され、この電源端子７２と接
地ラインとの間には電源が接続され、Vccはその
印加電圧である。また、トランジスタ４２，４４
のコレクタには、増幅器２８Ａの出力端子７４Ａ
が形成されているとともに、抵抗７６を介して基
準電圧Vrefが加えられ、一定の電位に維持され、
同様に、トランジスタ６４，６６のコレクタにも
増幅器２８Ｂの出力端子７４Ｂが形成されている
とともに、抵抗７８を介して基準電圧Vrefが加え
られ、一定の電位に維持されている。 そして、各増幅器２７Ａ，２８Ｂの動作電流
は、電流切換回路８０からトランジスタ３６、ト
ランジスタ５８のベース・コレクタに注入され、
電流切換回路８０によつて調整可能にされてい
る。すなわち、電流切換回路８０は第５および第
６のトランジスタ８２，８４からなる差動回路に
定電流を流し込むトランジスタ８６を付加したも
のであり、トランジスタ８２のベースに形成され
た入力端子８８には制御電圧Vc、トランジスタ
８４のベースに形成された入力端子９０には、基
準電圧Vrefが加えられている。 この電流切換回路８０には、増幅器２８Ａ，２
８Ｂの全動作電流を定電流で与える定電流源とし
ての定電流回路９２から定電流が加えられ、定電
流回路９２はトランジスタ９４，９６，９８，１
００、抵抗１０２および定電流源１０４で構成さ
れている。トランジスタ９４とトランジスタ９６
およびトランジスタ８６、トランジスタ９８とト
ランジスタ１００は電流ミラー回路を構成し、定
電流源１０４はその起動用に設置されたものであ
る。 以上の構成に基づき、その動作を説明する。 定電流回路９２で発生させた定電流Ｉは、トラ
ンジスタ９４とトランジスタ８６との電流ミラー
回路によつてトランジスタ８６からトランジスタ
８２，８４に電流IA，IBに振り分けられて流れ
る。これら電流Ｉ，IA，IBの関係は、Ｉ＝IA＋IB
の関係にある。 ここで、制御電圧Vcを基準電圧Vrefより高くす
ると、トランジスタ８２に流れる電流IAはトラン
ジスタ８４に流れる電流IBより大きくなり、制御
電圧Vcをさらに大きくすると、電流Ｉ＝IB，IA＝
０に移行する。 また、制御電圧Vcを基準電圧Vrefより低くする
と、トランジスタ８２に流れる電流IAはトランジ
スタ８４に流れる電流IBより小さくなり、制御電
圧Vcをさらに小さくすると、電流Ｉ＝IA，IB＝０
に移行する。 このように制御電圧Vcによつて増減される電
流IA，IBが、増幅器２８Ａ，２８Ｂに動作電流と
して与えられ、各増幅器２８Ａ，２８Ｂの増幅利
得Gvが連動して変更される。したがつて、入力
端子２６Ａ，２６Ｂに個別に加えられた入力信号
VINA，VINBは、それぞれの増幅利得に従つて増幅
され、出力端子７４Ａ，７４Ｂには出力信号
VOA，VOBとして出力されるが、電流IA＝０若し
くはそれに近い場合には、VOA＝０となり、出力
信号VOBのみが出力され、また、電流IB＝０若し
くはそれに近い場合には、VOB＝０となり、出力
信号VOAのみが出力されることになる。 このような制御電圧Vcに対する各増幅器２８
Ａ，２８Ｂの増幅利得Gv（dB）の可変によつて
得られる出力信号VOA，VOBは、第２図に示すよ
うになる。すなわち、増幅器２８Ａ，２８Ｂの増
幅利得Gvの増減は、互いに比例関係にあり、し
かも、制御電圧Vcのレベルに無関係に合計損失
量が一定となるため、利得調整精度が高くなり、
各出力信号VOA，VOBのレベルの調整精度が向上
する。 また、この増幅回路の増幅器２８Ａ，２８Ｂ、
電流切換回路８０および定電流回路９２が温度特
性を相殺する回路構成をもつているため、出力信
号VOA，VOBの絶対値を一旦設定すると、温度特
性の影響を受けず、温度に無関係のレベル調整が
でき、しかも、各増幅器２８Ａ，２８Ｂおよび定
電流回路９２の抵抗７６，７８，１０２の抵抗値
をR1，R2，R3とすると、回路間の整合性を取る
ため、これらをR1≒R2≒R3の関係に設定すれば、
素子の不揃いによる影響も回避できる。 また、増幅器２８Ａ，２８Ｂ、電流切換回路８
０および定電流回路９２は、１チツプ上に単一の
半導体集積回路として構成できるので、構成の簡
略化とともに素子間の均一性が得られるのでで温
度特性の影響を除くことができる。
以上説明したように、この発明によれば、単一
の制御電圧を以て複数の増幅器の利得調整を連動
して行えるとともに、簡単な構成で温度特性の影
響を回避して利得調整を行うことができ、信号レ
ベルの調整精度を高めることができる。
の制御電圧を以て複数の増幅器の利得調整を連動
して行えるとともに、簡単な構成で温度特性の影
響を回避して利得調整を行うことができ、信号レ
ベルの調整精度を高めることができる。
第１図はこの発明の増幅回路の実施例を示す回
路図、第２図は制御電圧対利得特性を示すグラ
フ、第３図は従来の利得制御を可能にした増幅回
路を示す回路図である。 ２８Ａ……第１の増幅器、２８Ｂ……第２の増
幅器、３０……第１のトランジスタ、３２……第
２のトランジスタ、３４，３６……トランジスタ
（電流ミラー回路）、５２……第３のトランジス
タ、５４……第４のトランジスタ、５６，５８…
…トランジスタ（電流ミラー回路）、８０……電
流切換回路（電流切換制御回路）、８２……第５
のトランジスタ、８４……第６のトランジスタ、
９２……定電流回路。
路図、第２図は制御電圧対利得特性を示すグラ
フ、第３図は従来の利得制御を可能にした増幅回
路を示す回路図である。 ２８Ａ……第１の増幅器、２８Ｂ……第２の増
幅器、３０……第１のトランジスタ、３２……第
２のトランジスタ、３４，３６……トランジスタ
（電流ミラー回路）、５２……第３のトランジス
タ、５４……第４のトランジスタ、５６，５８…
…トランジスタ（電流ミラー回路）、８０……電
流切換回路（電流切換制御回路）、８２……第５
のトランジスタ、８４……第６のトランジスタ、
９２……定電流回路。
Claims (1)
- 【特許請求の範囲】 １ エミツタを共通にした第１及び第２のトラン
ジスタからなる差動回路が設置されているととも
に、この差動回路に動作電流を流すべき電流ミラ
ー回路を接続し、前記第１のトランジスタのベー
スに増幅すべき第１の入力信号を加え、前記第２
のトランジスタのベースに基準電圧を加えてなる
第１の増幅器と、 エミツタを共通にした第３及び第４のトランジ
スタからなる差動回路が設置され、この差動回路
に動作電流を流す電流ミラー回路を接続し、前記
第３のトランジスタのベースに増幅すべき第２の
入力信号を加え、前記第４のトランジスタのベー
スに基準電圧を加えてなる第２の増幅器と、 前記第１又は第２の増幅器の動作電流となる定
電流を発生する定電流回路と、 エミツタを共通にした第５及び第６のトランジ
スタの差動回路を備え、前記エミツタに前記定電
流回路から前記定電流を受け、前記第６のトラン
ジスタのベースに前記基準電圧と等しいレベルの
基準電圧、前記第５のトランジスタのベースに制
御電圧を加え、この制御電圧と前記基準電圧との
大小関係に応じて前記第５及び第６のトランジス
タを動作させ、前記第５のトランジスタを通し
て、前記第１の増幅器側の前記電流ミラー回路に
動作電流を流し、また、前記第６のトランジスタ
を通して前記第１の増幅器側の前記電流ミラー回
路に動作電流を流すことにより、前記制御電圧を
加減して前記第１及び第２の増幅器の増幅利得を
調整する電流切換回路と、 を備えたことを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21449284A JPS6193710A (ja) | 1984-10-13 | 1984-10-13 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21449284A JPS6193710A (ja) | 1984-10-13 | 1984-10-13 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6193710A JPS6193710A (ja) | 1986-05-12 |
| JPH0358202B2 true JPH0358202B2 (ja) | 1991-09-04 |
Family
ID=16656604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21449284A Granted JPS6193710A (ja) | 1984-10-13 | 1984-10-13 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6193710A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2880717B2 (ja) * | 1988-11-18 | 1999-04-12 | 株式会社東芝 | 利得制御回路 |
| JPH0345007A (ja) * | 1989-07-13 | 1991-02-26 | Toko Inc | リープフロッグ・フィルタ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4911448A (ja) * | 1972-05-31 | 1974-01-31 | ||
| JPS5238096U (ja) * | 1975-09-09 | 1977-03-17 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51138038U (ja) * | 1975-04-30 | 1976-11-08 |
-
1984
- 1984-10-13 JP JP21449284A patent/JPS6193710A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4911448A (ja) * | 1972-05-31 | 1974-01-31 | ||
| JPS5238096U (ja) * | 1975-09-09 | 1977-03-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6193710A (ja) | 1986-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5896063A (en) | Variable gain amplifier with improved linearity and bandwidth | |
| KR100310405B1 (ko) | 이득제어증폭기및그제어방법 | |
| GB1566149A (en) | Gain control circuit | |
| US5091701A (en) | High efficiency cross-coupled folded cascode circuit | |
| US4163908A (en) | Bias circuit for complementary transistors | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| US4687984A (en) | JFET active load input stage | |
| US4360786A (en) | Variable-gain differential amplifier | |
| US3942129A (en) | Controlled gain amplifier | |
| JPH0358202B2 (ja) | ||
| US4612513A (en) | Differential amplifier | |
| US4698599A (en) | Differential summing amplifier for inputs having large common mode signals | |
| US4727335A (en) | Gain-controlled amplifier | |
| US6175226B1 (en) | Differential amplifier with common-mode regulating circuit | |
| US3950708A (en) | Gain-controlled amplifier | |
| JPH0586686B2 (ja) | ||
| JPS61157108A (ja) | 電圧−電流変換回路 | |
| JP3064973B2 (ja) | 利得可変増幅器 | |
| JPS5834045B2 (ja) | 電圧制御可変利得回路 | |
| JPS5837722B2 (ja) | 可変利得増幅器 | |
| JP3317240B2 (ja) | 利得制御増幅器 | |
| US4047118A (en) | Transistor amplifier circuit | |
| JPH0137884B2 (ja) | ||
| JP2532900Y2 (ja) | リミッタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |