JPH0357339A - データ衝突検知方式及びデータ衝突検知装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ衝突検知方式及びデータ衝突卆知装置、
さらには複数のノードによってデータ０送路が共有され
る形式のネットワークにおいて４ノードからデータ伝送
路に送出されたデータの響突を検知するデータ衝突検知
方式及びデータ衝多検知装置に関し、例えばネットワー
クのノード１に配置される通信用ＬＳ　Ｉ（大規模集積
回路）に適用して有効な技術に関する． （従来技術〕 複数のノードによってデータ伝送路が時分割壱重化によ
り共有される形式のネットワーク例えはＬ　Ａ．　Ｎ　
（ローカル・エリア・ネットワーク）においては、各ノ
ードからデータ伝送路に送出されたデータ同士の衝突（
ぶつかり合い）が発生することがある．そこで従来のＬ
ＡＮでは，このデータ衝突を防止するため．ＣＳＭＡ（
キャリア・センス・マルチプル・アクセス）と称される
アクセス方式が採用されている。この方式は、データ伝
送を希望するノードから伝送要求を発生することでデー
タ伝送路上に信号があるかどうかを調べ、これによって
他のノード間でデータ伝送が行われていないことを確認
したならデータ送信を開始するが、もし他のノード間で
データ伝送が行われていたなら当該データ伝送の終了を
待つというもので、この方式によって、データ伝送路上
でのデータ衝突の発生確率は大幅に低下される。しかし
伝送路上での信号伝搬において必ず遅延を生じ、この信
号遅延に起因して伝送路上の信号有無判別に誤りを生ず
るため、データ衝突を皆無とすることはできない６そこ
でもしデータ衝突が発生したなら，それを検知してデー
タ送信を速やかに中止し，所定時間経過後に再送するよ
うにすることで実効伝送効率を高めている．この方式は
ＣＳＭＡの改良に係るものでＣＳＭＡ／ＣＤ　（ＣＤは
コリジョン・ディテクトの略で衝突検知を意味する）と
称され、現在、バス方式を採用するＬＡＮの大部分に採
用されている． 上記Ｃ　Ｓ　ＭＡ／Ｃ　Ｄ方式では，各ノードにおいて
自局ノードからデータ伝送路に送信データを送出すると
ともに，このデータ伝送路に送出されたデータを自局ノ
ードで受信し、この受信データと送信データとの状態が
一致するか否かが判別される，この判別においてデータ
の状態が一致すればデータ衝突が発生していないと判断
され、もし不一致であれば、それはデータ衝突によって
送信データが破壊されたことを意味するから、データ衝
突が発生していると判断される．そして上記両データの
状態判別においては、自局ノードから伝送路に送出され
たデータがこの伝送路より再び自局ノードに取込まれる
までの信号伝播遅延が考慮され，上記両データを直接比
較するのではなく，送信データに対して所定の遅延時間
を付与して得た送信遅延データと受信データとの状態が
比較される．ここで上記遅延時間付与には，コンデンサ
と抵抗とから成るＣＲ時定数回路に波形整形のためのゲ
ート回路を組合せた簡単な遅延回路が採用されている． 尚，ＣＳＭＡ方式やＣＳＭＡ／ＣＤ方式について記載さ
れた文献の例としては、昭和５９年１０月３０日ＣＱ出
版株式会社発行のｒマイクロコンピュータ・データ転送
の基礎と実際（Ｐ．２５０乃至Ｐ．２５２）Ｊがある。

〔発明が解決しようとする課題〕

ところで、上記ＣＳＭＡ／ＣＤ方式においては、送信器
、データ伝送路及び受信器の総遅延時間と等しい遅延時
間を送信データに対して付与しなければならず、換言す
るならデータ衝突が発生しない限りにおいて上記送信遅
延データと受信データとがほぼ完全に一致するように上
記遅延時間が正確に設定されていなければならず、さも
なければ、実際にデータ衝突が発生していないにもかか
わらず、送信遅延データと受信データとの状態不一致に
よりデータ衝突発生と判断されてしまう。しかしながら
、送信器及び受信器に使用される素子のプロセスばらつ
き若しくは特性ばらつきにより上記総合遅延時間は一定
ではなく、また上記ＣＲ時定数回路等においても遅延時
間のばらつきがあるため，これをノード毎に修正するの
は極めて困難である．従って従来のＣ　Ｓ　ＭＡ／Ｃ　
Ｄ方式では、上記ばらつきが大きい場合に誤動作し易く
、データ衝突検知の確実性の点で問題がある。

本発明の目的は、データ衝突検知の確実性の向上を図っ
たデータ衝突検知方式及びデータ衝突検知装置を提供す
ることにある。

本発明の前記ならびにそのほかの目的と新規な特徴は本
明細書の記述及び添付図面から明らかになるであろう． 〔課題を解決するための手段〕 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである．すなわち，自局
ノードからデータ伝送路に送信データを送出するととも
に、このデータ伝送路に送出されたデータを自局ノード
で受信し、この受信データと上記送信データとの状態が
一致するか否かを示す状態判別情報を，データ転送クロ
ックに同期し且つこのデータ転送クロックのデータ送出
以外のタイミングでサンプリングすることによりデータ
衝突発生を検知するようにしたデータ衝突検知方式であ
る。

また、データ伝送路に送信データを送出するとともに、
このデータ伝送路に送出されたデータを受信する送受信
手段を有し，この手段に加えて４この受信データと上記
送信データとの状態が一致するか否かを示す状態判別情
報を、データ転送クロックに同期し且つこのデータ転送
クロックのデータ送出以外のタイミングでサンプリング
することにより上記データ伝送路上でのデータ衝突発生
を検知するサンプリング手段を設けることでデータ衝突
検知装置を構或するものである．ここで、データ転送の
高速化に対応可能とするためには、送信データに対して
所定の遅延時間を付与したものと、上記受信データとを
比較することによって上記状態判別情報を得るようにす
るとよく、更には上記データ転送クロックに対して所定
の遅延時間を付与したものに基づいて上記状態判別情報
のサンプリングを行うようにするとよい．〔作　用〕 上記した手段によれば、データ伝送路への送信データの
送出タイミングを決定するデータ転送クロックに同期し
且つこのデータ転送クロックのデータ送出以外のタイミ
ングで上記状態判別情報がサンプリングされ、このこと
が、各素子毎の遅延時間のばらつきに起因して生戒され
た不所望な状態判別情報を無視するように作用し，これ
によってデータ衝突の誤検知を排除してデータ衝突検知
の確実性を高める． 〔実　施　例１〕 第１図には本発明の第１の実施例であるデータ衝突検知
装置が示される．同図に示されるデータ衝突検知装１！
７Ａは、特に制限されないが，ローカル・エリア・ネッ
トワーク（ＬＡＮ）において伝送路上での送信データ同
士の衝突を検知するものであり、自局ノードの通信制御
を行う通信用ＬＳＩ４Ａに内蔵される． 同図に示されるデータ伝送路２は、特に制限されないが
シリアルデータの伝送を可能とするもので，タップ３Ａ
，３Ｂ，３Ｃを介してそれぞれノード１．１０．２０が
このデータ伝送路２に接続され，これによって各ノード
１，１０．３０間のデータ通信が可能となっている． 同図に示されるノード１には、特に制限されないが，デ
ータ処理を行うデータ処理装置やデータ格納のためのメ
モリなどを含む端末装［２２と，この端末装置２２とデ
ータ伝送路２との間でインタフェースとして機能し、デ
ータ衝突検知装！７Ａ，転送制御部８及びＣＰＵ（中央
処理装Ｉｔ）　９を内蔵する通信用ＬＳＩ４Ａとが配置
されている．伝送制御部８は，特に＃限されないが、Ｃ
ＰＵ９の制御に従って送受信データの形式変換やフレー
ム組立て及び分解，更にＬＡＮにおける多重アクセス制
御を行う．そしてこの伝送制御部８はノード１内に設け
られたデータバス２３によって端末装置２２に接続され
ており、この端末装置２２から送信用として伝達された
データはこの伝送制御部８において所定のフレームに加
工され、内部で生成されたデータ転送クロックのタイミ
ングに従い送信データ５としてトランシーバ６に伝達さ
れるようになっている．このトランシーバ６は，それぞ
れ通信用ＬＳＩ４Ａ内外部の電気的レベル整合機能を備
えた送信部６Ａと受信部６Ｂとを有し、上記伝送制御部
８から出力された送信データ５は上記送信部６Ａを介し
てデータ伝送路２に送出され，またデータ伝送路２上の
データは上記受信部６Ｂを介して通信用ＬＳＩ内に取込
まれ、それが受信データ１１として伝送制御部８に伝達
される．ここで本発明における送受信手段はこのトラン
シーバ６によって実現される． 本実施例においてデータ衝突検知装置７Ａは，特に制限
されないが、上記トランシーバ６の他に，比較器１２，
レジスタ１３及びオアゲート１７を有して構成され、送
信データ５と受信データ１１との状態が一致するか否か
を示す状態判別情報１８を，データ転送クロックに同期
し且つこのデータ転送クロックのデータ送出以外のタイ
ミングでサンプリングすることによってデータ伝送路２
上でのデータ衝突の発生を検知するようになっている． 上記状態判別情報１８は状態判別手段たる比較器１２に
よって得られる。すなわち、送信データ５と受信データ
１１とは比較器１２において常時比較され、この比較に
より両データ５，１１の状態が一致するか否かが判別さ
れる．このような判別は両データ５，ｌ１の排他的論理
和を得ることで可能となる．そしてこの状態判別情報１
８はレジスタ１３のセット端子Ｓに伝達される．このレ
ジスタ１３は、特に制限されないが、上記伝送制御部８
より伝達されるデータ転送クロックの立上がり変化に同
期して上記状態判別情報をセット端子から取込んでリセ
ット端子からリセット信号１６が入力されるまでその状
態判別情報を保持する．そしてこのレジスタエ３の保持
出力１５が割込み要求としてＣＰＵ９に伝達されるよう
になっている．ここで本発明におけるサンプリング手段
はこのレジスタ１３によって実現される．上記ＣＰＵ９
は、レジスタ１３の出力信号ｌ５を所定の割込み受付け
タイミングに従ってサンプリングし，その出力信号１５
がハイレベルにアサー卜されていることによってデータ
衝突の発生を認識し，その結果としてデータ衝突に関す
る所定の割込み処理を実行する．そしてこの割込み処理
においてＣＰＵ９によりレジスタ１３がクリア即ちリセ
ットされるようになっている． 尚、他局ノード１０，２０においても、上記ノード１と
同様の構成を採用することができる．次に上記構或の作
用を説明する． 第２図には本実施例装置の動作タイミングが示される． 例えばノード１から他局ノード例えばノード１０へのデ
ータ転送は次のように行われる．端末装Ｗ２２からデー
タ転送要求があると、ＣＰＵ９はデータ衝突検知装１７
Ａを利用してデータ伝送路２上でのキャリアの有無を検
出する。このキャリア有無の検出は、自局ノード１から
の送信データ５が存在しない状態で他局ノードからのキ
ャリアが存在するか否かを判断することで行われる．す
なわち，送信データ５が存在しないのにもかかわらず，
トランシーバ６を介して他局ノードからのキャリアが取
込まれると，比較器ｌ２による排他的論理和出力はハイ
レベルとなり、また他局ノードからのキャリアが存在し
ない場合には比較器１２による排他的論理和出力はロー
レベルとなるから，この比較器ｌ８の出力状態を、レジ
スタｌ３を介して検出することにより、上記キャリア有
無の検出が可能となる。このような意味で本実施例にお
いてデータ衝突検知装置７Ａは、キャリア検出装置とし
ても作用する。

データ伝送路２上に他局ノードからのキャリアが存在す
る場合には、それは他局ノード間においてデータ伝送路
２が使用されていることを意味するから、データ送出を
行うことはできないが，キャリアが存在しない場合には
、伝送制御部８を制御して送信データの送出を開始させ
る．すなわち、伝送制御部８において所定のフレームに
形成された送信データ５は、トランシーバ６における送
信部６Ａを介してデータ伝送路２に送出される．このデ
ータ送出は、第２図に示されるように、転送クロックの
立下りエッジ変化に同期してビットシリアルに行われる
。そしてこのデータ伝送路２に送出されたデータは、ト
ランシーバ６における受信部６Ｂを介して自局ノード１
内に取込まれるが、既述の如く，送信部６Ａ，データ伝
送路２及び受信部６Ｂにおける信号伝播遅延により，こ
の受信データ１１は、第２図に示されるように，送信デ
ータ５より若干遅延している。従って、時刻Ｔ１から上
記信号伝播遅延に相当する期間だけ、比較器１２の排他
的論理和出力はデータ衝突が発生していないのにもかか
わらず，両データ５，１１の状態不一致によりハイレベ
ルとなる．これをハザード２４と称する．しかし、レジ
スタ１３において、転送クロックの立上りエッジのタイ
ミングで上記比較器工２の出力（状態判別情報１８）を
サンプリングすることにより、上記ハザード２４は無視
され、レジスタ１３の出力状態はローレベルのままとな
る．従って上記ハザード２４が存在しても、これによっ
てデータ衝突が発生したと誤って判断されることはない
．尚，上記ハザード２４の発生要因と同様の要因によっ
て時刻Ｔ′１から上記信号伝播遅延に相当する期間だけ
比較器１２の排他的論理和出力がハイレベルとなり，ハ
ザード２４′を生ずるが、レジスタエ３においてデータ
転送クロックの立上りエッジのタイミングで比較器１２
の出力をサンプリングすることにより、このハザード２
４′も無視され、従ってこのハザード２４′の存在によ
り誤ってデータ衝突発生が検知されることはない。

次に、時刻Ｔ２において、実際にデータ衝突が発生し、
このデータ衝突により受信データが破壊されてローレベ
ルになった場合には、比較器１２の排他的論理和出力が
、送信データ５のハイレベル状態と等しい期間だけハイ
レベルとなる．このハイレベル状態は，レジスタ１３に
おいてデータ転送クロックの立上りエッジのタイミング
でサンプリングされることによりこのレジスタ１３に確
実に保持される．このハイレベル状態が、データ衝突発
生に関するＣＰＵ９への割込み要求信号１５となる．尚
、このハイレベルの割込み要求償号１５は、レジスタ１
３のハイレベル状態がリセット信号１６人力まで保持さ
れることによって，データ転送クロックによるサンプリ
ングタイミングに無関係に維持される．すなわち、一旦
データの衝突が発生した場合その状態は，ＣＰＵ９によ
りサンプリング可能な時期まで維持される．そして上記
の割込み要求は、ＣＰＵ９の所定の割込み要求認識期間
内において認識され、これによって，データ衝突発生に
関する所定の割込み処理が実行される．例えばこの割込
み処理においてＣＰＵ９は、伝送制御部８を制御するこ
とによって当該データ送信を中止させ、更にジャム信号
をデータ伝送路２に送出することによって、当該データ
衝突に係る送信データが無効である旨を他のノードに知
らせる．そして所定時間経過後例えば時刻Ｔ，において
ＣＰＵ９は，ハイレベルのリセット信号１６を出力して
レジスタ１３をリセットする．これによってレジスタ１
３は初期状態に戻る，そして上記と同様の手順によりデ
ータ伝送路２上のキャリアの有無が判断され，データ伝
送路２の空いていることが検知された場合に、上記デー
タ衝突に係る送信データの再送が行われる。

上記実施例によれば以下の作用効果を得ることができる
． データ伝送路２への送信データの送出タイミングを決定
するデータ転送クロックの立上りエッジのタイミングで
比較器１２の出力たる状態判別情報ｌ８をサンプリング
することにより、各素子の遅延時間及びそのばらつきに
起因して生ずるハザード２４．２４’を確実に無視する
ことができるので，データ衝突の誤検知が排除され、デ
ータ衝突検知の確実性が向上される． 〔実　施　例２〕 第３図には本発明の第２の実施例であるデータ衝突検知
装置が示される．同図に示されるデータ衝突検知装１！
７Ｂも，上記第１の実施例と同様に特に制限されないが
、ＬＡＮにおいて送信データ同士の衝突を検知するもの
であり，通信制御を行う通信用ＬＳＩ４Ｂに内蔵されて
いる．尚，第３図では，説明の便宜上第１図における端
末装置２２や他ノード１０，２０等が省轄されている。

第３図に示されるデータ衝突検知装置７Ｂが、第１図に
示されるデータ衝突検知装霞７Ａと相違するのは、伝送
制御部８より出力された送信データ５に対して所定の遅
延時間を付与することによって送信遅延データ５Ｂを得
るデータ遅延回路１９を有する点で、その他の構成は上
記第１の実施例と同様である．すなわち５本実施例では
，比較器１２において送信データ５と受信データｌ１と
を直接比較するのではなく、送信データ５を遅延して得
た送信遅延データ５Ｂと受信データ１１とを比較するよ
うにしている，ここで上記データ遅延回路１９が本発明
におけるデータ遅延手段の一例である．尚、上記データ
遅延回路１９における遅延時間は、特に制限されないが
、送信器６Ａや受信器６Ｂ等の信号伝播遅延を勘案し可
能な限りそれに等しくなるように決定される． 第４図にはこの第２の実施例装置の動作タイミングが示
される． 送信データ５はデータ転送クロックの立下りエッジのタ
イミングでデータ伝送路２上に送出されるが、比較器１
２では，データ遅延回路１９において送信データ５を微
少時間Δｔだけ遅延して得た送信遅延データ５Ｂと受信
データ１１とが比較され、そしてこの比較結果たる状態
判別情報（排他的論理和出力）１８が、レジスタ１３に
おいてデータ転送クロック１４の立上りエッジのタイミ
ングでサンプリングされる。

データ遅延回路１９における遅延時間が、送信器６Ａや
受信器６Ｂ等の信号伝播遅延時間に完全に一致しておら
ず、これによってハザード２５，２５′が生じたとして
も、このハザード２５，２５′は、状態判別情報１８を
データ転送クロックの立上りエッジのタイミングでサン
プリングすることで確実に無視され、従ってハザード２
５，２５′の存在によって誤ってデータ衝突発生が検知
されることはない． また、時刻Ｔ３において実際にデータ衝突が発生し、こ
れによってデータ衝突に係る送信データが破壊された場
合には、比較器１２の出力がハイレベルとなり、これが
レジスタ１３によりデータ転送クロック１４の立上りエ
ッジのタイミングでサンプリングされることによりデー
タ衝突発生が適確に検知される．このデータ衝突発生検
知によりＣＰＵ９に対して割込み要求がなされ、データ
衝突に関する所定の割込み処理が行われるのは上記第１
の実施例の場合と同様である． 本実施例によれば以下の作用効果を得ることができる． （１）データ転送クロックの立上りエッジのタイミング
で比較器ｌ２の出力たる状態判別情報１８をサンプリン
グすることにより、各素子の信号伝播遅延時間及びその
ばらつきに起因して生ずるハザード２５．２５’を確実
に無視することができるので、上記第１の実施例と同様
にデータ衝突の誤検知が排除され、データ衝突検知の確
実性が向上される． （２）特に本実施例では，送信データに対して所定の遅
延時間を付与して送信遅延データ５Ｂを得、この送信遅
延データ５Ｂと受信データ１１とを比較するようにして
いるので、ハザード２５．２５”が発生したとしても、
その時間幅は第１の実施例の場合に比べて非常に狭くな
り、この結果、データ転送クロック周波数を高めること
でデータ転送の高速化を図った場合でも，データ衝突の
誤検知を排除でき，データ転送の高速化に対応し得ると
いう利点がある． 〔実　施　例３〕 第５図には本発明の第３の実施例であるデータ衝突検知
装置が示される．同図に示されるデータ衝突検知装１１
７ｃも、上記第１，第２の実施例と同様に特に制限され
ないが、ＬＡＮにおいて送信データ同士の衝突を検知す
るものであり、通（Ｍ制御を行う通信用ＬＳＩ４Ｇに内
蔵されている．尚、第５図では、説明の便宜上第１図に
おける端末装置２２や他ノード１０，２０等が省略され
ている。

第５図に示されるデータ衝突検知装置７Ｃが第１図に示
されるデータ術突検知装置７Ａと相違するのは，伝送制
御部８より出力されるデータ転送クロック１４に対して
所定の遅延時間を付与して遅延クロック１４Ｇを得るク
ロック遅延回路２１を有する点で、その他の構成は上記
第１の実施例と同様である．すなわち本実施例では、比
較器工２の出力をデータ転送クロック１４の立上りエッ
ジのタイミングでサンプリングするのではなく、データ
転送クロックエ４に対して所定の遅延時間を付与して得
た遅延クロック１４Ｃの立上りエッジのタイミングで比
較器１２の出力をサンプリングするようにしている．こ
こで上記クロック遅延回路２１が本発明におけるクロッ
ク遅延手段の一例である．尚，上記クロック遅延回路２
１における遅延時間は、送信器６Ａや受信器６Ｂなどの
信号伝播遅延を勘案して決定される． 第６図にはこの第３の実施例装置の動作タイミングが示
される． 送信器６Ａや受信器６Ｂ等の信号伝播遅延に起因して送
信データ５と受信データｌ１どの位相が“若干ずれ、こ
のずれによって比較器１２の出力にはハザード２６．２
６’が存在する．この場合のハザード２６．２６’の時
間間隔は第２＠におけるハザード２４．２４’のそれに
等しい。しかし、クロック遅延回路２１において，デー
タ転送クロック１４を微少時間Δｔだけ遅延して得た遅
延クロック１４Ｃの立上りエッジのタイミングで比較器
１２の出力たる状態判別情報（排他的論理和出力）１８
がサンプリングされ，これによってハザード２６．２６
’が確実に無視されるので、誤ってデータ衝突発生が検
知されることはない。

また，時刻Ｔ２において実際にデータ衝突が発生し、こ
れによってデータ衝突に係る送信データが破壊された場
合には、比較器１２の出力がハイレベルとなり、これが
レジスタ１３により遅延クロック１３Ｇの立上りエッジ
のタイミングでサンプリングされることによりデータ衝
突発生が適確に検知される．このデータ衝突発生検知に
よりＣＰＵ９に対して割込み要求がなされ、データ衝突
に関する所定の割込み処理が行われるのは上記第１の実
施例の場合と同様である． 本実施例によれば以下の作用効果を得ることができる． （１）データ転送クロックの立上りエッジのタイミング
で比較器ｌ２の出力たる状態判別情報ｌ８をサンプリン
グすることにより，各素子の信号伝播遅延時間及びその
ばらつきに起因して生ずるハザード２６．２６’を確実
に無視することができるので、上記第１の実施例と同様
にデータ衝突の誤検知が排除され，データ衝突検知の確
実性が向上される． （２）特に本実施例では、クロック遅延回路２１により
データ転送クロック１４を所定時間遅延させて遅延クロ
ック１４Ｇを生成し、この遅延クロック１４Ｃの立上り
エッジのタイミングで比較器ｌ２の出力をサンプリング
するようにしているので、データ転送クロックの周波数
を高めることでデータ転送の高速化を図った場合でも，
データ転送クロック１４の立上りエッジのタイミングで
サンプリングするのに比べて、ハザード２６．２６’を
確実に無視することができ，データ衝突の誤検知を排除
でき，データ転送の高速化に対応し得るという利点があ
る． 以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明は上記実施例に限定されず
、その要旨を逸脱しない範囲において種々変更可能であ
る． 例えば上記第２の実施例におけるデータ遅延回路１９と
、上記第３の実施例におけるクロック遅延回路２１との
双方を設けることで、データ転送の高速化に対応させる
ようにしてもよい．また、上記データ遅延回路１９及び
クロック遅延回路２１の機能を伝送制御部８において実
現するようにしてもよい．この場合，本発明におけるデ
ータ遅延手段及びクロック遅延手段は伝送制御部８にお
いて機能的に実現される． 更に、データ伝送路２を光ファイバによって形威しても
よい．この場合トランシーバ６内には、電気信号を光信
号に変換する発光素子やこれとは逆に光信号を電気信号
に変換する受光素子が配置される． 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である通信用ＬＳＩに適用
した場合について説明したが、それに限定されるもので
はなく、この通信用ＬＳＩのチップとは別個のチップに
よってあるいは単独のボードによって形或されたデータ
転送制御装置になどにも広く適用することができる．本
発明は、少なくともデータ衝突検知の確実性の向上を図
る条件のものに適用することができる． 〔発明の効果〕 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば，下記の通りである
． すなわち，データ伝送路への送信データの送出タイミン
グを決定するデータ転送クロックに同期し且つこのデー
タ転送クロックのデータ送出以外のタイミングで状態判
別情報をサンプリングすることにより，各素子の信号伝
播遅延時間のばらつきに起因してデータ衝突を示すもの
として生成された状態判別情報を確実に無視することが
でき、これによってデータ衝突の誤検知を排除でき、デ
−タ衝突検知の確美性の向上が図れるという効果がある
。

また、送信データに対して所定の遅延時間を付与したも
のと，受信データとを比較して上記状態判別情報を得る
ようにした場合、及びデータ転送クロックに対して所定
の遅延時間を付与したものに基づいて上記状態判別情報
のサンプリングを行うようにした場合には、データ衝突
検知の確実性を維持しながらデータ転送の高速化に対応
できるという効果がある．

【図面の簡単な説明】

第１図は本発明の第１の実施例ブロック図，第２図はこ
の第１の実施例装置の動作タイミング図、 第３図は本発明の第２の実施例ブロック図、第４図はこ
の第２の実施例装置の動作タイミング図、 第５図は本発明の第３の実施例ブロック図、第６図はこ
の第３の実施例装置の動作タイミング図である． ２・・・データ伝送路、５・・・送信データＪ　５　Ｂ
・・・送信遅延データ、６・・・トランシーバ、７Ａ，
７Ｂ，７Ｃ・・・データ衝突検知装置，１２・・・比較
器，１３・・・レジスタ、１４・・・データ転送クロッ
ク、１４Ｃ・・・遅延クロック，１８・・・状態判別情
報，１９・・・データ遅延回路、２ｌ・・・クロック遅
延回路．第 １ 図 １ｏ 第 ２ 図 第 ４ 図

Claims (1)

1. 【特許請求の範囲】 １、データ転送クロックに同期して自局ノードからデー
   タ伝送路に送信データを送出するとともに、このデータ
   伝送路に送出されたデータを自局ノードで受信し、この
   受信データと上記送信データとの状態が一致するか否か
   を示す状態判別情報を、データ転送クロックに同期し且
   つこのデータ転送クロックのデータ送出以外のタイミン
   グでサンプリングし、これに基づいて上記データ伝送路
   上でのデータ衝突発生を検知するようにしたデータ衝突
   検知方式。 ２、上記送信データに対して所定の遅延時間を付与して
   送信遅延データを得、この送信遅延データと上記受信デ
   ータとを比較して上記状態判別情報を得る請求項１記載
   のデータ衝突検知方式。 ３、上記データ転送クロックに対して所定の遅延時間を
   付与して遅延クロックを得、この遅延クロックに基づい
   て上記状態判別情報のサンプリングを行う請求項１又は
   ２記載のデータ衝突検知方式。 ４、データ転送クロックに同期してデータ伝送路に送信
   データを送出するとともに、このデータ伝送路に送出さ
   れたデータを受信する送受信手段と、この受信データと
   上記送信データとの状態が一致するか否かを示す状態判
   別情報を、データ転送クロックに同期し且つこのデータ
   転送クロックのデータ送出以外のタイミングでサンプリ
   ングすることにより上記データ伝送路上でのデータ衝突
   発生を検知するサンプリング手段とを含んで成るデータ
   衝突検知装置。 ５、上記送信データに対して所定の遅延時間を付与して
   送信遅延データを得るデータ遅延手段と、この送信遅延
   データと上記受信データとを比較して上記状態判別情報
   を得る状態判別手段とを設けた請求項４記載のデータ衝
   突検知装置。 ６、上記データ転送クロックに対して所定の遅延時間を
   付与して遅延クロックを得るクロック遅延手段を設け、
   この遅延クロックに基づいて上記状態判別情報のサンプ
   リングを行うようにした請求項４又は５記載のデータ衝
   突検知装置。