JPH0355888A - 光半導体装置 - Google Patents

光半導体装置

Info

Publication number
JPH0355888A
JPH0355888A JP1190529A JP19052989A JPH0355888A JP H0355888 A JPH0355888 A JP H0355888A JP 1190529 A JP1190529 A JP 1190529A JP 19052989 A JP19052989 A JP 19052989A JP H0355888 A JPH0355888 A JP H0355888A
Authority
JP
Japan
Prior art keywords
optical semiconductor
lead
mount
mount lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1190529A
Other languages
English (en)
Inventor
Yoshio Arima
有馬　良雄
Koji Asada
浅田　幸次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1190529A priority Critical patent/JPH0355888A/ja
Publication of JPH0355888A publication Critical patent/JPH0355888A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はリードフレームに係る光半導体装置に関する。
（従来の技術） 従来例における光半導体装置を第４図を用いて説明する
。
まず、マウント・リード（２０１）上に２個の光半導体
素子（２０２）が設置されている。マウント・リード（
２０１）と光半導体素子（２０２）とは導通している。
マウント・リード（２０１）の両側にはインナー◆リー
ド（２０３）がマウント・リード（２０１）と平行して
一本ずつ設けられている。マウント・リード（２０１）
　、及びインナー・リード（２０３）ともリードフレー
ム＜２０４）の一部となっている。マウント・リード（
２０１）上に設置された光半導体素子（２０２）とイン
ナー・リード（２０３）の先端部とはワイヤ（２０５）
によりそれぞれ接続されている。そして、マウント・リ
ード（２０１）の光半導体素子（２０２）が設置されて
いる部分、及びインナー・リード（２０３）のワイヤ（
２０５）が接続されている部分を覆うように樹脂性外囲
器（図示せず）が設けられている。
上記の構戊によれば２個の光半導体素子（２０２）を設
けインナー・リード（２０３）を２個設けたことにより
２種類の発光色の違う光半導体素子（２０２）を同時に
点灯、あるいは個別に点灯させることができる。また、
３種類以上の発光色の違う光半導体素子（２０２）を同
時に点灯、あるいは個別に点灯させるときはこの光半導
体装置を後数組合せて点灯させている。
しかしながら３種類以上の発光色を混ぜてあらたに所望
の色を作り出す場合には複数の光半導体装置の光半導体
素子（２０２）を点灯させるため、発光と発光との間隔
が１つの光半導体装置による発光の間隔よりも離れてし
まうため混色性が悪くなり所望の色とすることが困難と
なるという問題があった。また、このため光半導体装置
を複数設ける必要があるため製品コストが高くなってし
まっていた。
（発明が解決しようとする課題） 以上詳述したように従来においては３種類以上の発光色
の違う光半導体素子を用いて色を混ぜ、あらたに色を作
り出す場合、混色性が悪くなるという問題があった。
本発明においては３種類以上の発光色の違う光半導体素
子を１つの半導体装置に設けることにより混色性を良く
することを目的とする。
［発明の構成］ （課題を解決するための手段） ント・リードと、前記マウント・リードと前記光半導体
素子と夫々電気的に接続される複数のインナー・リード
と、前記インナー●リードの先端部と前記光半導体素子
とを接続する複数のワイヤとを具備し、前記インナー・
リードのうち前記マウント・リードに最も近かいリード
から最も離れたリード方向へ順次、前記インナー・リー
ドの先端部が高くなっていることを特徴とする光半導体
装置を提供する。
また、第２の発明において複数の光半導体素子と、前記
光半導体素子が配置されたマウント・リードと、前記マ
ウント・リードと前記光半導体素子と夫々電気的に接続
される複数のインナー・リードと、前記インナー・リー
ドの先端部と前記光半導体素子とを接続する複数のワイ
ヤとを具備し、前記マウント・リードの先端部の中心と
複数の前記インナー・リードの先端部のワイヤ接続部分
とが同一直線上にないことを特徴とする光半導体装置を
提供する。
（作　用） 上記構成によれば第１の発明において複数のインナー・
リードのうちマウント・リードに最も近いリードから最
も離れたリード方向へ順次インナー・リードの先端部を
高くし、ワイヤどうしを接触しないようにしたことによ
り３種類以上の発光色の違う光半導体素子を１つの光半
導体装置に設けることができる。
また、第２の発明においてはマウント・リードの先端部
の中心と複数のインナー・リードの先端部のワイヤ接続
部分とが同一直線上にないようにし、ワイヤどうしを接
触しないようにしたことにより３種類以上の発光色の違
う光半導体素子を１つの光半導体装置に設けることがで
きる。
（実施例） 以下第１の発明の実施例における光半導体装置を第１図
を用いて説明する。
まず、マウント・リード（ｌｏｔ）上に３個の先半導体
素子（１０２）が設置されている。マウント・リード（
１０１）と光半導体素子（１０２）とは導通している。
マウント・リード（１０１）の両側にはインナー・リー
ド（１０３）がマウント・リード（１０１）　と平行し
て一方に一本、他方に２本設けられている。
マウント●リード（１０１）　、及びインナー・リード
（１０３）ともリードフレーム（１０４）の一部となっ
ている。２本連続して設けられているインナー・リード
（１０３）においてはマウント・リード（１０１）から
近い方のインナー・リード（１０３）の先端部の高さよ
り、マウント・リード（１０１）から遠い方のインナー
・リード（１０３）の先端部の高さの方が高くなるよう
に設けられている。マウント●リード（１０１）の先端
部に設けられた光半導体素子（１０２）とインナー・リ
ード（１０３）の先端部とはワイヤ（１０５）によりそ
れぞれ接続されている。そして、マウント・リード（１
０１）の光半導体素子（１０２）が設けられている部分
、及びインナー・リード（１０３）のワイヤ（１０５）
が接続されている部分を覆うように樹脂性外囲器（閃示
せず）が設けられている。
上記構成によればマウント・リード（１０１）の両側に
設けたインナー・リード（１０３）を一方に一本、他方
に２本設けたことにより、光半導体素子（１０２）を３
個設けることができ、また、マウント・リード（１０１
）に近いインナー・リード（１０３）から段差を設けた
ことによりそれぞれをワイヤ（１０５）が接触せずに接
続することができる。このため、発光色の違う３種類の
光半導体素子（１０２）を設けることができ３種類の発
光色を同時に点灯させ混色させてもそれぞれの光半導体
素子（１０２）の間隔を狭めることができるため混色性
を良くすることができる。
次に第２の発明の実施例における光半導体装置を第２図
を用いて説明する。
第２図のインナー・リード（１０３）の先端部の拡大図
に示すように第１の発明の実施例における光半導体装置
のインナー・リード（１０３）の先端部のワイヤ接続部
分と、マウント・リード（図示せず）の先端部の中心と
が同一直線上にない構造となっている。このため、ワイ
ヤ（図示せず）どうしを接触させずに第１の発明と同様
の効果を得ることができる。
尚、第１の発明における実施例、及び第２の発明におけ
る実施例においては光半導体素子が３個、インナー・リ
ードが３本の場合を示したが、他に光半導体素子が４個
、インナー・リードが４本の場合でもよい。
［発明の効果］ 本発明によれば３種類以上の発光色の違う先半導体素子
を１つの光半導体装置に設けることにより混色性を良く
することができる。
【図面の簡単な説明】
第１図は第１の発明の実施例における光半導体装置を示
す斜視図、第２図は第２の発明の実施例における光半導
体装置のインナー・リードの先端部を示す斜視図、第３
図は従来例における光半導体装置を示す斜視図である。 マウント・リード・・・・・・・・・・・・・・・・・
・　１０１，　　２０１，光半導体素子・・・・・・・
・・・・・・・・・・・・・・・・・１０２、２０２、
インナー・リード・・・・・・・・・・・・・・・・・
・　１０３、２０３、リード・フレーム・・・・・・・
・・・・・・・・・・・　１０４、２０４、ワイヤ・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・　１０５、２０５。

Claims (2)

    【特許請求の範囲】
  1. （１）複数の光半導体素子と、前記光半導体素子が配置
    されたマウント・リードと、前記マウント・リードと前
    記光半導体素子と各々電気的に接続される複数のインナ
    ー・リードと、前記インナー・リードの先端部と前記光
    半導体素子とを接続する複数のワイヤとを具備し、前記
    インナー・リードのうち前記マウント・リードに最も近
    いリードから最も離れたリード方向へ順次、前記インナ
    ー・リードの先端部が高くなっていることを特徴とする
    光半導体装置。
  2. （２）複数の光半導体素子と、前記光半導体素子が配置
    されたマウント・リードと、前記マウント・リードと前
    記光半導体素子と各々電気的に接続される複数のインナ
    ー・リードと、前記インナー・リードの先端部と前記光
    半導体素子とを接続する複数のワイヤとを具備し、前記
    マウント・リードの先端部の中心と複数の前記インナー
    ・リードの先端部のワイヤ接続部分とが同一直線上にな
    いことを特徴とする光半導体装置。
JP1190529A 1989-07-25 1989-07-25 光半導体装置 Pending JPH0355888A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1190529A JPH0355888A (ja) 1989-07-25 1989-07-25 光半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1190529A JPH0355888A (ja) 1989-07-25 1989-07-25 光半導体装置

Publications (1)

Publication Number Publication Date
JPH0355888A true JPH0355888A (ja) 1991-03-11

Family

ID=16259607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1190529A Pending JPH0355888A (ja) 1989-07-25 1989-07-25 光半導体装置

Country Status (1)

Country Link
JP (1) JPH0355888A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0492659U (ja) * 1990-12-27 1992-08-12
US5266817A (en) * 1992-05-18 1993-11-30 Lin Paul Y S Package structure of multi-chip light emitting diode
US5534718A (en) * 1993-04-12 1996-07-09 Hsi-Huang Lin LED package structure of LED display
US5599724A (en) * 1992-05-21 1997-02-04 Kabushiki Kaisha Toshiba FET having part of active region formed in semiconductor layer in through hole formed in gate electrode and method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0492659U (ja) * 1990-12-27 1992-08-12
US5266817A (en) * 1992-05-18 1993-11-30 Lin Paul Y S Package structure of multi-chip light emitting diode
US5599724A (en) * 1992-05-21 1997-02-04 Kabushiki Kaisha Toshiba FET having part of active region formed in semiconductor layer in through hole formed in gate electrode and method for manufacturing the same
US5534718A (en) * 1993-04-12 1996-07-09 Hsi-Huang Lin LED package structure of LED display

Similar Documents

Publication Publication Date Title
KR100421688B1 (ko) 풀컬러 광원 유니트
JPH0326536Y2 (ja)
JP3694085B2 (ja) 面発光照明装置
KR20010105171A (ko) 이면발광 칩형 발광소자 및 그에 사용되는 절연성기판
JPH0355888A (ja) 光半導体装置
JP2000244020A (ja) 光源装置
JPS59226401A (ja) 発光表示装置
JP2002344025A (ja) 多色式横方向発光型面実装ｌｅｄ
CN210319476U (zh) 一种具有均匀导光结构的led薄型线路板
JPS61148884A (ja) 光半導体装置
JP2011060678A (ja) Ｌｅｄ照明装置および液晶表示装置
JPH0916105A (ja) 発光ダイオードランプ
JPH10144964A (ja) Ｌｅｄランプ
JP2001075506A (ja) ２色ｌｅｄの導光体構成方法、および２色ｌｅｄの導光体を用いた電子機器
JP2001143516A (ja) フルカラー光源装置
JPH073155U (ja) Ｌｅｄランプ
KR200157478Y1 (ko) 액정 디스플레이의 모듈구조
JPH1071951A (ja) 発光ダイオード使用の信号灯
JPS5933013Y2 (ja) 光半導体表示装置
JPH0212116Y2 (ja)
JPS58199576A (ja) 発光ダイオ−ド表示器
JP4889076B2 (ja) インジケータランプ
JPH06310761A (ja) 発光ダイオードランプ
JP3076389B2 (ja) 照明器具
JP2001023088A (ja) 信号灯