JPH0352627B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、コピーを作成するために複数の処理
ステーシヨンを通過すべく送り込まれる光導電性
エレメントを具備した電子写真複写機に係り、こ
のエレメントの電子写真特性が、この光導電性エ
レメントにより形成されるコピー数に基づいて予
測通りに変化する電子写真複写機の制御回路に関
する。

この制御回路は、作成されたコピー数を計数す
るためのカウンタと共に、カウンタの計数に基づ
いて一つ又はそれ以上の処理ステーシヨンを調整
するための調整デバイスを含んでいる。

このような制御回路は西ドイツ特許公報第
2646076号から公知である。この公報に記載され
ている電子写真複写機における光導電性エレメン
トはベルト状であり、該ベルトの片面上に光導電
性材料層を有する導電性基材が具備されている。

光導電性エレメントは、帯電、露光、現像及び
転写ステーシヨンのような種々の処理ステーシヨ
ンにおいて、コピーを作成するためにそのエレメ
ントを使用することによつて有害で回復不能な化
学的負荷及び機械的負荷を受ける。このことは、
例えば光に対する感度が徐々に低下すること、ま
たは電荷保持能力が低下すること、絶縁性が低下
することとして現れる。

本発明は特殊な制御回路を用いることにより、
上記の有害にして回復不能な作用によつて生じる
結果を保証することに関している。

この種の制御回路は、光導電性エレメントによ
つてコピーが作成された回数の総計が記録される
カウンタを含む。露光ステーシヨンの如き処理ス
テーシヨンのうちの１つは、処理ステーシヨン全
体による有害にして回復不能な作用が、作成され
るコピーに反映しないようカウンタの計数に応じ
て調整される。ただしこれは作成されたコピーの
回数の総計が光導電性エレメントのいかなる表面
においても均一に分布していると仮定した場合で
ある。

このような補償方法の問題点は、複写機の正常
な使用時に光導電性エレメントのある部分が他の
部分と比較してコピー形成に規則的により頻繁に
使用される状況が生じ得るということを考慮して
いない点にある。このような状況が生じるのは、
例えばある１つのコピーを作成する際に、種々の
処理ステーシヨンを通過して光導電性エレメント
が移動する通路の長さが、作成されるコピーの長
さより大きい場合である。この場合、単一のコピ
ーを作成する間に、光導電性エレメントのある部
分は明らかに複写機を通過はするがコピーの作成
には使用されない。

移動すべきこの通路の長さに応じて、光導電性
エレメントの不使用部分は、その上に一つないし
数個のコピーが作成され得るほどの長さを有する
であろう。同じ状況は、同一の原図から一連のコ
ピーを作成する際、最後のコピーが作成された後
に常に生じる。

その結果、光導電性エレメントの電子写真特性
は場所によつて互いに相違する可能性があり、前
記した制御回路があるにもかかわらず、得られた
コピーが必ずしも最良の品質とはならない。

本発明の目的は、上述の問題点を排除した制御
回路を提供することにある。

本発明に基づく制御回路は以下の特徴を有す
る。即ち、コピーを作成すべく複数の処理ステー
シヨンを通過して移動するエンドレスベルト型の
光導電性エレメントを有する電子写真複写機の制
御回路であつて、作成されたコピーの数を計数す
るカウンタと、該カウンタの計数値に応じて一つ
又は二つ以上の前記処理ステーシヨンを調整する
調整デバイスと、一つ又は二つ以上の前記処理ス
テーシヨンに対する前記光導電性エレメントの位
置を登録する回路とを備えており、前記カウンタ
は、基準点に関して前記光導電性エレメントから
分割されかつ各々がコピー作成に使用可能な複数
の像セクシヨンの各々について当該像セクシヨン
で作成されたコピーの数を計数する計数要素を含
んでおり、前記調整デバイスは、一つ又は二つ以
上の前記処理ステーシヨンがある像セクシヨンに
作用している間にその像セクシヨンに属する計数
要素の計数値に応じて当該処理ステーシヨンを調
整すべく前記カウンタ及び前記登録回路に接続さ
れており、さらに該調整デバイスは、計数要素の
実際の計数値とあらかじめ定めた値とを比較する
比較手段と、該比較手段に接続されており、ある
像セクシヨンに属する計数要素の実際の計数値が
前記あらかじめ定めた値以上であることが該比較
手段によつて確認された場合、当該像セクシヨン
によるコピー作成を阻止する手段とを備えてい
る。

このため、光導電性エレメントの全体としての
寿命を延ばすことがでる。換言すれば、使用可能
な像セクシヨンが未だ存在するのに光導電性エレ
メントが寿命であると認識するような不都合がな
い。

なお、本発明における一つ又は二つ以上の処理
ステーシヨンに対する前記光導電性エレメントの
存在位置を登録する回路とは、光導電性エレメン
トの像セクシヨンの存在位置を一つ又は二つ以上
の処理ステーシヨンに関して判別記憶する例えば
カウンタのごときものである。光導電性エレメン
トを基準点に関連して複数の像セクシヨンに分割
し、且つエレメントの位置の登録回路を一つ又は
二つ以上の処理ステーシヨンに応じて区分するこ
とは、西ドイツ特許公報第2446919号により、そ
れ自体公知である。

以下、添付図面に基づいて本発明を詳細に説明
する。

第１図にその断面が示されている複写機におい
て、光導電性エレメントの一例としてのエンドレ
スのベルト５は電気的導通性を有する層上に光導
電性層を含み、処理ステーシヨンの１つとしての
コロナデバイス２３によつて均一に帯電された
後、ローラ６から送出されて、吸引室４を通過す
るが、その際ベルト５は吸引室４に平らに密着し
て保持される。この間に絶え間なく動いているベ
ルト５上に静電荷像が像に関する放電によつて形
成される。像に関する放電は、処理ステーシヨン
の１つとしての露光ステーシヨンにおいて、露光
板１上に位置する原画を一つ又は二つ以上のフラ
ツシユランプ１０８（第１図中、図示せず）によ
り照明し、原画の像をレンズ２及びミラー３を介
してベルト５上に投影することによつて行われ
る。フラツシユ照明を行うことにより、原画が静
止したままにもかかわらずベルト５は動き続ける
ことができる。静電荷潜像が形成されるベルト５
のセクシヨンはこのため像セクシヨンとも呼ば
れ、次に潜像が粉像に転換される処理ステーシヨ
ンの１つとしての現像装置７を通過する。

駆動ローラ８は、圧力ローラ９を具備すること
もあり、駆動ローラ８の外表面はベルト５に対し
て高い摩擦係数を有し、該ローラ８はベルト５を
連続的に駆動する。

更にベルト５はローラ１０上を走行する。この
ローラ１０はガイド１１に沿つてベルト５に近づ
くようにあるいは遠ざかるように可動であり、即
ち、第１図において上下に可動であり、ローラ２
５の囲りに送られる転写ベルト２４に対して上記
ベルト５を押圧するかあるいは押圧しない状態に
ある。これにより、西ドイツ特許出願第7502874
号に記載されているように、粉像が転写ベルト２
４によりピツクアツプ可能となつている。ベルト
５は、次に圧力ローラ１３を具備していることも
あるローラ１２上を通過し、静止曲面１５に向う
ループ１４の如く吊下げられる。該静止曲面１５
は、西ドイツ特許出願第7114725号に詳細に記載
されているように、ベルト５をまつすぐに案内す
る役割を果たす。ベルト５は次にそれ自体公知の
クリーニング装置１９に到達して、過剰の粉を除
去して、ローラ２０の囲りに導かれ、複数のリザ
ーブローラ２１に向う。該リザーブローラ２１
は、長いベルトを蓄積するためのマガジンを全体
として形成している。このマガジンも処理ステー
シヨンの１つである。次いでベルト５はローラ２
２を通過して、ローラ６に向う途中コロナデバイ
ス２３を通過する。

ローラ２５はベルト２４の駆動ローラとして機
能し、このベルトはローラ２６及び２７、並びに
ローラ２８及び２９の間を通り、静止曲面３０に
送られる。該静止曲面３０は上記西ドイツ特許出
願第7114725号で詳細に記載されているように、
ベルト２４をまつすぐに案内する役割を果たして
おり、ベルト２４はローラ２８及び２９と静止曲
面３０との間にて自由に吊り下がる。転写ベルト
２４は静止曲面３０を通過後ガイドローラ３４に
向い、ここからローラ３５に行き、駆動ローラ２
５にもどる。加熱装置３６が具備されており、ロ
ーラ１０及び２５の場所で、ベルト５から転写さ
れたベルト２４上の粉像が該加熱装置３６の放射
熱により粘性をおびて、その結果、粉像はコピー
用紙に容易にベルト２４によつて転写され得る。
このコピー用紙はスタツク３７から供給され、ロ
ーラ３８、ガイド３９、ローラ４０、及びガイド
４１を介して、ベルト２４及びローラ２７の間の
ニツプに向い、この後、コピー用紙はガイド４２
からローラ４３に送られ、ローラ４３によりテー
ブル４４の上に載置される。上記方法によりコピ
ーが作成される間に、ベルト５はコロナデバイス
２３によるベルト５への静電荷の帯電、現像装置
７における現像、並びにローラ２０，２１及び２
２により形成されたマガジンを通過すること等各
処理ステーシヨンで種々の化学的及び機械的負荷
を受ける。

本発明によれば、このような有害な作用による
影響は、ベルト５の運転期間の間に殆ど完全に補
償することができる。

補償を行う方法として、現像装置７中の電圧を
制御する、コロナデバイス２３のコロナ電圧を制
御する、レンズ２の絞りを制御する、フラツシユ
ランプ１０８への供給電圧を制御する、並びにロ
ーラ１０及び２５の間のニツプにおける圧力を制
御する方法がある。これ以外の種々の方法による
補償も実行可能である。

以下にベルト５への光の強度制御を行う場合に
ついて実施例により説明する。白色のバツクグラ
ンドを有する原画（例えば白色のシート上の文）
のコピー上におけるバツクグランド像領域は一般
に現像装置７により現像される必要性がない。第
２図は、ある像セクシヨン（ベルト５上の常に静
電潜像が形成され現像される部分）に関して、そ
の像セクシヨンでコピーが作成される回数ｎと光
導電性層の照度との関係をグラフで表わしたも
のである。該バツクグランド像領域における静電
荷がしきい値未満に減少すると、もはやその領域
は現像されない。

第２図に示される曲線の形状はベルト５上に存
在する光導電性層の種類にある程度依存し、基本
的にこの曲線は光導電性層の各種類毎に定めるこ
ができる。

光導電性層に対する露光強度の調整は、原画を
露光するフラツシユランプ１０８への供給電圧を
制御することにより、あるいはレンズ２の絞り
（図示せず）の大きさを制御することにより行う
ことが出来る。

上記のうち前者の方法が実現容易であるため、
前者の方法が好ましい。このことについては第３
図、第４図、及び第５図を用いて以下に詳細に説
明する。

第３図は、第２図の曲線に対応する曲線９０を
示す。第２図に同様にある像セクシヨンに対して
その像セクシヨンによつてコピーが作成された回
数ｎが横軸にプロツトされており、縦軸には、ベ
ルト５に最適な照度を実現するフラツシユランプ
１０８への供給電圧Ｖがプロツトされている。曲
線９０の傾きに正確に追従することは可能であ
る。しかしながら実際上は、特に長い有効寿命を
有する光導電性エレメントに関しては、大規模な
電子回路が必要となる。実際には、９１又は９２
というようなステツプ状曲線に近似するだけで十
分に思われる。このステツプ状曲線に示すよう
に、一つの像セクシヨンでの連続する複数の像形
成について同一の供給電圧がフラツシユランプ１
０８に常に供給される。ステツプ状曲線における
段の数を増加することにより、曲線９０は要求す
るものにより近づく。

以下、第４図及び第５図を用いてベルト５上の
各像セクシヨンへの露光強度の調整が第２図の特
性にいかに近似させることができるかを説明す
る。その際、各像セクシヨンに対する調整は、他
のいかなる像セクシヨンからも独立して行われ
る。第１図に示された実施例において、光導電性
のベルト５は、有端ベルトをシーム手段によりエ
ンドレス化して形成される。このベルトはシーム
場所で印がつけられ、検出器５０によりこれが検
出可能となつている。検出器５０によりこの印が
検出されると、信号パルスGTが発生し、このパ
ルスは以下に説明する制御回路の入力信号の一つ
として使用される。このような印は、例えばベル
トとは異なる光反射特性を有する小さな点あるい
は穿孔により形成され得る。しかしながら、本発
明では、任意の位置に印に具備するエンドレスシ
ームレスベルトを使用してもよい。ローラ８は、
米国特許明細書第3912390号に詳細に説明されて
いるようにパルス発生器の一部を構成するいわゆ
るパルスデイスクを具備している。

このパルス発生器によつて、信号パルスGLが、
ベルト５の送り速度に比例する周波数で発生す
る。この信号パルスGLは、以下に説明される電
気的主制御回路の外部からの入力信号として扱わ
れる。この電気的主制御回路用の第３の入力信号
DAはいわゆるセレクタにより形成される。この
セレクタは設定機構と電気回路とから成り、この
設定機構によつて複写機の操作者は一つの同じ原
画から作成されるべきコピー数を設定することが
できる。また該電気回路は、設定されたコピー数
と既に作成されたコピー数とを比較し、原画から
作成されるべきコピーが一つでも残つている間
は、この回路の出力に信号を発生させる。

第１図の複写機の主制御回路は第４図に示され
ており、基本的にカウンタ６０、シフトレジスタ
７０及び結合回路８０から成り、結合回路８０に
おいてカウンタ６０からの出力信号とシフトレジ
スタ７０からの出力信号とが結合される。この主
制御回路の主要機能及び動作は西ドイツ特許出願
第7803354号に記載の制御回路の機能及び動作に
対応する。カウンタ６０の計数入力は信号パルス
CLを発生するパルス発生器に接続されている。
カウンタ６０のリセツト入力は結合回路８０の第
１の出力と接続されており、カウンタ６０の出力
に所定値、例えば３６０、に対応する第１の信号
が現れる毎に、シフトレジスタ７０の出力中に存
在する信号とは無関係に、上記第１の出力に信号
パルスMPが発生する。信号パルスMPは、ベル
ト５を通過する通路に沿つた像セクシヨンがコピ
ー作成の準備ができた瞬間を示す。

シフトレジスタ７０のクロツク入力も結合回路
８０の第１の出力と接続されており、シフトレジ
スタ７０のデータ入力は、信号DAが形成される
セレクタの出力に接続されている。

スタートボタンの押圧により開始されかつ一つ
の原画から一つまたは二つ以上のコピーが作成さ
れる複写サイクルは、信号DA及びCL並びにカウ
ンタ６０、シフトレジスタ７０及び結合回路８０
により制御される。この制御に関しては西ドイツ
特許出願第7311932号及び第7803354号に詳細に説
明されている。

信号パルスMPが現れた後、カウンタ６０によ
り信号パルスCLの所定数、例えば２８０又は３
２０、が計数される毎に、結合回路８０の第２の
出力及び第３の出力に信号パルスWE及びFLが
常にこの順序でそれぞれ発生する。同様に信号パ
ルスＦは結合回路８０の第４の出力に信号パルス
FLと同時に発生され得る。

信号パルスMP，WE，FL及びＦは、第５図に
示された制御回路１００用の制御信号である。以
下この制御回路について詳細に説明する。

制御回路１００は、本発明の登録回路としての
二進のカウンタ１０１を含んでおり、該カウンタ
１０１の計数入力は結合回路８０の第３の出力に
接続されている。カウンタ１０１のリセツト入力
は検出器５０の出力に接続されている。カウンタ
１０１の出力は本発明のカウンタの一例としての
ランダムアクセスメモリ（RAM）１０２のアド
レスバスに接続されている。RAM１０２は例え
ば一個又は数個のフエアチヤイルド（Fairchild）
製34725型ランダムアクセスメモリから成り、記
憶場所と出力との間に出力レジスタを含むもので
よい。

RAM１０２の第１及び第２の制御入力は結合
回路８０の第１及び第２の出力にそれぞれ接続さ
れている。

RAM１０２の出力データバスは読み出し専用
メモリ（ROM）１０３の入力バスとインクリメ
ント回路１０４の入力バスとの双方に接続されて
いる。ROM１０３は例えば一個又は数個のモト
ローラ（Motorola）製MCM14524型の読み出し
専用メモリから成り得る。インクリメント回路１
０４の出力バスはRAM１０２の入力データバス
に接続されている。インクリメント回路１０４
は、複数の排他的オアゲート及びアンドゲート
（図示せず）を、その出力バスにおける二進数の
値が入力バスにおける二進数の値より一つ高くな
るように公知の方法で組合わせたものである。

ROM１０３の出力バスは、例えばNSC74C174
型の６ビツトラツチのような記憶要素１０５の入
力に接続されている。記憶要素１０５の制御入力
は結合回路８０の第３の出力に接続されている。
記憶要素１０５の出力はデジタル−アナログ変換
器１０６と接続されている。該変換器は、記憶要
素１０５の二進数の値に応じた値を有する電圧
を、出力間に供給する。変換器１０６の出力はフ
ラツシユランプ１０８用の電力供給回路１０７の
基準入力に接続されている。電力供給回路１０７
の制御入力はポテンシヨメータ１０９と接続さ
れ、このポテンシヨメータ１０９の可動接点は、
通常、複写機の動作パネル上のスライド又は回転
ボタンに機械的に接続されている。これにより複
写機の操作者はフラツシユランプ１０８により原
画への露光強度を制御し得る。電力供給回路１０
７のイグニツシヨン入力は結合回路８０の第４の
出力に接続されている。フラツシユランプ１０８
の供給電圧の大きさは、演算増幅器やマルチプラ
イヤで知られているように、ポテンシヨメータ１
０９の可動接点における電圧と変換器１０６の出
力に現れる電圧とに依存する。上述したROM１
０３、記憶要素１０５、デジタル−アナログ変換
器１０６及び電力供給回路１０７は、本発明の調
整デバイスに相当する。

制御回路１００の動作は以下の通りである。

複写機が動作しておりベルト５がこの複写機中
を移動している限り、結合回路８０は、露光ステ
ーシヨンに像セクシヨンが現れる毎に信号パルス
FLを発生する。複写機中で複写サイクルが開始
される所であるコロナデバイス２３と露光ステー
シヨンとの間のベルト５の通過用通路はある長さ
を有する。この結果、信号パルスFLが発生する
時には、例えば第６図に示す第１の像セクシヨン
は露光ステーシヨンに存在し、第２の像セクシ
ヨンはコロナデバイス２３をまだ完全に通過し
終わつておらず、第３の像セクシヨンはまだコ
ロナデバイス２３は全く到達していない。二つの
像セクシヨン間の境界がコロナデバイス２３から
まだ一定距離にある時に信号パルスGTが発生す
るように検出器５０を配置することにより、信号
パルスFLを計数するカウンタ１０１の出力に、
ある二進数が存在することとなる。この二進数
は、ベルト５の進向方向で該境界の後のどの像セ
クシヨンがコロナデバイス２３の直前に存在する
かを示す。このことは、第１の像セクシヨンが
露光ステーシヨンに位置する時に信号パルスFL
が発生し（これは以下信号パルスFL１と呼称さ
れる）、カウンタ１０１の出力に第３の像セクシ
ヨンに対応する二進数が現れることを意味する
（第６図参照）。

この結果、RAM１０２においてこの二進数に
より指定されるアドレスの記憶場所の内容がその
出力レジスタに印加される。カウンタ１０１によ
りアドレスを指定可能なRAM１０２中の各記憶
場所の内容は、そのアドレスに属する各像セクシ
ヨンについてのコピー作成回数を示している。

信号パルスFL１が発生すると、第３の像セク
シヨンのコピー作成回数を示す数値がRAM１０
２の出力レジスタに現れる。ベルト５が更に先へ
進むと、第２及び第３の像セクシヨン間の境界が
コロナデバイス２３に到達する。その瞬間、結合
回路８０から信号パルスMPが発生する。この信
号パルスは以下、MP３と呼称される。信号パル
スMP３はRAM１０２用の制御信号であり、こ
の信号によりRPM１０２の出力レジスタの内容、
即ちこの場合には第３の像セクシヨンのコピー作
成回数を示す数値が、出力データバス上に印加さ
れる。

その結果、出力レジスタの内容は、ROM１０
３及びインクリメント回路１０４の入力バス上に
現れる。インクリメント回路１０４は、RAM１
０２の出力レジスタの内容である数値を１つ増加
させ、このように形成された信号をそのまま
RAM１０２の入力データバス上に印加する。
RAM１０２の出力レジスタの内容からROM１
０３はその出力に二進数を発生する。この二進数
は、第３図に示した段階状曲線９１，９２の内の
いずれのレベルに設定されるべきであるかを示し
ている。実用上、16段階のレベルを使用すれば十
分であり、４ビツトの二進数を使用すれば各レベ
ルを明確に指示するのに十分である。

次に二進数は記憶要素１０５の入力で待機し、
これに続く信号パルスFLが受信されると、記憶
要素１０５に印加される。この信号パルスFLは、
以下FL２と呼称される。

信号パルスMP３が形成され、これに続く上記
の処理が行われた後、第２及び第３の像セクシヨ
ン間の境界はコロナデバイス２３を通過して露光
ステーシヨンに向う。第３の像セクシヨンにより
コピーを作成する場合は、この第３の像セクシヨ
ンがコロナデバイス２３により静電荷で帯電され
る。即ち、第２及び第３の像のセクシヨン間の境
界の通過後、直ちにコロナデバイス２３のスイツ
チが入れられ、第３像のセクシヨンとこれに隣接
する第４の像セクシヨンとの間の境界が通過す
る前にスイツチが切られる。ある像セクシヨンに
対するコロナデバイス２３のスイツチのオン・オ
フは、例えば信号DAにより決定される如くその
像セクシヨンでコピーを作成する場合にのみ行わ
れる。コロナデバイス２３のスイツチがオフとな
ると、結合回路８０において信号WEが発生す
る。この信号は以下WE３と呼称される。

RAM１０２は、信号パルスWEは応答し、そ
の時カウンタ１０１により指定された記憶場所の
入力データバス上に存在する信号を書き込む。信
号FL１がカウンタ１０１の計数入力に供給され
た最後のパルスであるため、RAM１０２の入力
データバス上に存在する信号は、信号パルスWE
３に応答して、第３の像セクシヨンに対応する記
憶場所に書き込まれる。これにより、その記憶場
所の内容は、第３の像セクシヨンが未だコロナデ
バイス２３に到達していない時の数値より１つ増
加したものとなる。もし第３の像セクシヨンが通
過しているのにコロナデバイス２３のスイツチが
まだオンになつてない場合は、信号パルスWE３
は形成されず、第３の像セクシヨンに属する
RAM１０２の記憶場所の内容は変化しない。出
力レジスタ付のRAMが使用されているため、該
記憶場所の変化した内容はRAM１０２の出力デ
ータバス上には現われない。

ベルト５が更に進むと、第２の像セクシヨンが
露光ステーシヨンに到達し、結合回路８０が信号
パルスFL２を発生する。その結果、上記全動作
が再び開始され（但し第４の像セクシヨンについ
て）、信号パルスFL２，MP４及びWE４が次々
に発生する。同様に信号パルスFL２に応答して、
ROM３の出力における４ビツトの二進数が記憶
要素１０５に入力せしめられる。記憶要素１０５
へ入力するということは、信号パルスFLが生じ
た際に記憶要素１０５の入力に存在する信号がそ
の出力に転送され、次の信号パルスFLまでそこ
に留まることを意味する。

このことは、ROM１０３で形成される第３の
像セクシヨンに属する二進数が、デジタル−アナ
ログ変換器１０６の入力で信号パルスFL２の後
に得られるということを意味する。この結果、信
号パルスFL２の後で、デジタル−アナログ変換
器１０６の出力に、第３の像セクシヨンによるコ
ピー作成回数によつて定まる基準電圧が生じる。
次にベルト５が少し前進すると、第３の像セクシ
ヨンは、露光ステーシヨンに到達する。このとき
結合回路８０は、信号パルスFL３の直前に信号
パルスＦを発生する。この信号パルスＦを以下Ｆ
３と呼称する。信号パルスＦ３が生じると、フラ
ツシユランプ１０８が原画を照明すべく付勢され
る。その結果、変換器１０６、ROM１０３及び
RAM１０２を介して。第３の像セクシヨンに関
するその時点までのコピー作成回数に依存する照
度でこの第３の像セクシヨンが照明される。前記
のごとく、第３の像セクシヨンに属する記憶場所
の内容は、第３の像セクシヨンによりコピーが作
成されない限り変化しない。電子写真複写機にお
いて上述した制御回路を使用することにより、コ
ピーが何時、いずれの像セクシヨンにより作成さ
れるかに無関係に、各原画ごとに明瞭なコピーが
得られるポテンシヨメータ１０９の固定位置が存
在することとなる。コピーを作成するか否かを判
断基準として、上記においてはその像セクシヨン
がコロナデバイス２３により静電荷を得たか否か
という事実が使用されている。実際的にこれは便
利な基準であることが知見された。しかしなが
ら、像の現像又は転写のような他の機能もこの基
準に使用することが可能である。

第７図に示される制御回路１１０は、第５図に
示された制御回路１００をその主要部としてい
る。制御回路１１０は信号が電力供給回路１０７
に到達するのを阻止するための手段を含み、信号
Ｆの結果としてコピーが作成されないようになつ
ている。二進カウンタ１０１、RAM１０２、
ROM１０３、インクリメント回路１０４、記憶
要素１０５、デジタル−アナログ変換器１０６、
電力供給回路１０７、フラツシユランプ１０８及
びポテンシヨメータ１０９は第５図の場合と同様
の構成であり、前述の場合と同様に接続され、機
能する。

本制御回路１１０と接続して使用されるべき結
合回路８０は、更に、二つの連続した制御信号
FL及びFLを、信号FLを発生させる直前に
発生する。信号FLを発生する結合回路８０の
出力は記憶要素１１１の制御入力に接続されてい
る。記憶要素１１１の入力はカウンタ１０１の出
力に接続されている。記憶要素１１１の出力は、
記憶要素１１２の入力に接続されている。記憶要
素１１２の制御入力は、信号FLを発生する結
合回路８０の出力に接続されている。

記憶要素１１２の出力はスイツチ１１４を介し
てRAM１１３のアドレスバスに接続されてい
る。RAM１１３は、例えば、MCM14505型の64
×１ビツトのランダムアクセスメモリでもよい。
RAM１１３のデータ入力Ｄは、スイツチｇを介
して常に接地されている。RAM１１３の書込み
イネーブル入力Ｗはスイツチｆを介して接地可能
である。スイツチｆ及びｇは手動操作可能であ
る。RAM１１３は記憶要素として機能し、ある
像セクシヨンがコピー作成に使用されてよいか否
かに関する情報を記憶場所に記憶可能である。各
メモリ（より一般的には各記憶）位置はRAM１
１３のアドレスバスを介してアドレス指定可能で
ある。RAM１１３のアドレス指定することによ
り、そのアドレスの記憶場所に記憶されている情
報がRAM１１３の出力に現れる。第７図に示す
ごとくカウンタ１０１がこのアドレスを転送する
ように設定することにより、記憶場所に記憶され
ている情報の取り出しを複写機の処理ステーシヨ
ンを通過するベルト５の送りと同期せしめられ
る。

スイツチ１１４は第１の位置において、RAM
１１３のアドレスバスの入力を記憶要素１１２の
対応する出力に接続する。第２の位置において、
スイツチ１１４は、RAM１１３のアドレスバス
の入力をスイツチ部材１１５の対応する出力に接
続する。スイツチ部材１１５は複数のスイツチ
ａ，ｂ，ｃ，ｄ及びｅを備えている。ａ，ｂ，
ｃ，ｄ及びｅの各スイツチは、各出力に“０”信
号又は“１”信号が現われるように手動設定可能
である。スイツチ１１４がその第２の位置に設定
されている際、ａ，ｂ，ｃ，ｄ及びｅの各スイツ
チを適当な位置に設定することにより、手動で
RAM１１３のいかなるアドレスをも選択し得
る。RAM１１３の出力は、３入力アンドゲート
１１６の第１の入力に接続されている。アンドゲ
ート１１６の第２の入力は結合回路８０の第４の
出力に接続されている。アンドゲート１１６の第
３の入力はデコード回路１１７の出力へ接続され
ている。デコード回路１１７のデータ入力バスは
第１の記憶要素１１８及び第２の記憶要素１１９
を介してインクリメント回路１０４の出力バスに
接続されている。記憶要素１１８及び１１９の制
御入力は、信号FL及びFLを発生する結合回
路８０の出力に夫々接続されている。記憶要素１
１１，１１２，１１８及び１１９の各々は、例え
ばNSC74C174型の６ビツトラツチで良い。デコ
ード回路１１７は、その入力に所定の最大数より
高い二進数が現われる毎に“０”信号を発生す
る。RAM１１３及びデコード回路１１７の各出
力は２入力ナンドゲート１２０の入力に接続され
ている。ナンドゲート１２０の出力は、カウンタ
１２１の開始入力に接続されている。カウンタ１
２１のクロツク入力は信号パルスCLを発生する
パルス発生器に接続されている。カウンタ１２１
の出力は、適当な増幅器１２２を介して光源１２
３に接続されている。光源１２３は計数開始時に
付勢され、ベルト５の静電潜像が生成されなかつ
た帯電部分の長さに対応するパルス数をカウンタ
１２１が計数した後、消勢せしめられる。静電潜
像が生成されなかつたのは、アンドゲート１１６
が信号Ｆを通過させなかつたためである。

制御回路１１０の動作は以下の通りである。

各回路要素１０１から１０９までの動作に関し
ては、第５図に示されている制御回路１００の動
作を参照されたい。但し、制御回路１００におい
ては単一の信号パルスFLのみが必要とされるの
に対し、制御回路１１０においては、FL、FL
及びFLという順序でわずかの間隔でおいて続
く複数の信号パルスが必要である。制御回路１０
０の記載から、信号パルスFL１及びFL１に
続く信号パルスFL１の後、二進カウンタ１０１
の出力に、即ち記憶要素１１１の入力に、第３の
像セクシヨンに対応する二進数が現われることに
なる。この結果、RAM１０２においてこの二進
数により指定されるアドレスの記憶場所の内容が
その出力レジスタに印加される。結合回路８０に
よつて生成される次の制御信号は、信号パルス
MP３である。その結果、RAM１０２の出力レ
ジスタの内容がROM１０３及びインクリメント
回路１０４の入力バス上に現われる。インクリメ
ント回路１０４の出力は、RAM１０２の出力レ
ジスタの内容である数値を１つ増大させた二進数
を有している。このインクリメント回路１０４の
出力は、RAM１０２の入力データバス及び記憶
要素１１８の入力に印加される。制御回路１００
に関して述べたように、第３の像セクシヨン（第
６図中の）によりコピーを作成する場合は、こ
の第３の像セクシヨンがコロナデバイス２３によ
り静電荷を与えられる。第３の像セクシヨンの帯
電後、コロナデバイス２３との接続が切れると、
結合回路８０から信号パルスWE３が発生する。
信号パルスWE３に応答して第３の像セクシヨン
に対応する記憶場所にインクリメント回路１０４
の出力が書き込まれる。

ベルト５が更に前進すると、結合回路８０から
信号パルスFL２，FL２，及びFL２が発生
する。この場合、信号FL２によつて生じる結
果は重要ではない。信号FL２が夫々の制御入
力にて現われることにより、記憶要素１１１及び
１１８が起動させられる。この結果、信号FL
２が消えた後、記憶要素１０５，１１１及び１１
８の出力には次の信号が存在する。即ち、記憶要
素１０５の出力には、ROM１０３によつて形成
された二進数が、記憶要素１１１の出力には、第
３の像セクシヨンに対応する二進数が、さらに記
憶要素１１８の出力には、インクリメント回路１
０４の出力に現われかつ第３の像セクシヨンに関
連する二進数がそれぞれ現われる。

信号パルスFL２が生じた後、デジタル−アナ
ログ変換器１０６の出力には、第３の像セクシヨ
ンによるコピー作成回数によつて定まる基準電圧
が生じる。ベルト５が更に前進すると、信号パル
スMP４、そしてもし適当であるならばWE４が
続いて発生し、第３の像セクシヨンは露光ステー
シヨンに到達する。次に結合回路８０から発生さ
れるべき信号は、信号パルスFL３である。信
号パルスFL３は、記憶要素１１２及び１１９
を起動させる。この結果、記憶要素１１２の出力
は、第３の像セクシヨンに対応する二進数を伴
う。この二進数は、RAM１１３のアドレス指定
を行う。これによりそのアドレスに属する記憶場
所の内容が、RAM１１３の出力に現われる。
RAM１１３の記憶場所の内容は、対応する像セ
クシヨンがコピーの作成に使用されてよいか否か
を表わす“１”信号又は“０”信号である。信号
パルスFL３の生じた後、第３の像セクシヨン
がコピー作成に使用されてよいとされると、
RAM１１３の出力には“１”信号が現われ、こ
れにより“１”信号はアンドゲート１１６及びナ
ンドゲート１２０の入力にも現われることとな
る。信号パルスFL３の結果、記憶要素１１９
の出力には、第３の像セクシヨンがコピー作成に
使用された回数より１つ大きい数値の二進数が現
われる。

例えば演算増幅器の如きレベル検出器とその全
段に接続されるデジタル−アナログ変換器とから
成るデコード回路１１７は、この二進数から第３
の像セクシヨンのコピー作成回数が最大回数（上
限回数）となつたか否かを検出する。

第２図のグラフの右側を見ると、像セクシヨン
がコピーの作成に限られた回数しか使用され得な
いことが明らかとなるであろう。この先は、像セ
クシヨンの質の低下が進みすぎ、その像セクシヨ
ンはそれ以上コピー作成に使用できない。第３の
像セクシヨンのコピー作成回数がまだ最大回数ま
で至つていない場合、デコード回路１１７はその
出力に“１”信号を発生し、この“１”信号はア
ンドゲート１１６及びナンドゲート１２０の入力
に印加される。この場合、ナンドゲート１２０へ
の両入力信号が“１”信号であるため、そのナン
ドゲート１２０の出力には“０”信号が現われ、
カウンタ１２１の計数開始及び光源１２３の付勢
を阻止する。次に結合回路８０から発生する信号
は信号パルスFL３であり、この信号パルスに
より第４の像セクシヨンに関連する情報が記憶要
素１１１及び１１８の出力に現われる。信号パル
スFL３に続いて、結合回路８０は、アンドゲ
ート１１６の第３の入力に信号パルスＦ３を印加
する。アンドゲート１１６の残り二つのに入力に
“１”信号が印加されているため、信号パルスＦ
３は、アンドゲート１１６を介して電力供給回路
１０７に転送される。この結果、フラツシユラン
プ１０８が付勢され、原画、従つて第３の像セク
シヨンは、アナログ−デジタル変換器１０６、
ROM１０３及びRAM１０２を介して、このセ
クシヨンに関するコピー作成回数に応じた照度で
照明される。

以上は第３の像セクシヨンがコピー作成に使用
可能であること、かつ第３の像セクシヨンがコピ
ー作成にまだ最大回数まで使用されていないこと
を仮定したものである。もしこれらの条件の一方
でも満されなかつた場合には、RAM１１３の出
力信号及びデコード回路１１７の出力信号の両方
あるいはどちらか一方が“０”信号となり、その
結果ナンドゲート１２０の出力信号は“０”信号
から“１”信号に変化し、カウンタ１２１の計数
が開始され、光源１２３が第３の像セクシヨン
を、現像の前に放電すべく付勢される。RAM１
１３の記憶場所の内容は、以下の方法で手動で変
化させ得る。即ち、スイツチ１１４を第２の位置
に切り換え、スイツチａ，ｂ，ｃ，ｄ及びｅをそ
の記憶場所のアドレスを指示する二進数が得られ
る如き位置へ手動で設定すればよい。スイツチｇ
は、その記憶場所の内容がどのようになるべきか
に応じてデータ入力Ｄを“１”信号又は“０”信
号とすべく設定される。最後に、スイツチｆは一
時的に閉成され、その結果RAM１１３のＤ入力
に存在する信号が、アドレスバス上の信号により
指定された記憶場所に書き込まれる。このように
して操作者は、ある像セクシヨンをコピーに用い
ることから除外し得る。このような除外を行うの
は、例えばベルト５の光導電性を有した面にスク
ラツチ又はその他の修復不可能な損傷が生じた場
合である。制御回路１００では、記憶要素１１８
の入力がインクリメント回路１０４の出力に接続
されているが、記憶要素１１８の入力がRAM１
０２の出力に接続されていても、制御回路１１０
の機能にはなんら変化が生じない。

第８図は、RAM１１３の記憶場所の内容を変
えるための変形例を示す。RAM１１３の書込み
イネーブル入力Ｗは２入力アンドゲート１２４の
出力へ接続される。アンドゲート１２４の第１の
入力はスイツチｆに接続される。アンドゲート１
２４の第２の入力はパルス発生要素１２５を介し
てデコード回路１７７の出力へ接続される。ある
像セクシヨンのコピー作成回数が最大回数となつ
た時には、その像セクシヨンのアドレスがRAM
１１３のアドレスバスから得られ、また同時にデ
コード回路１１７の出力が“０”信号となる（ス
イツチｆが開位置にある場合、アンドゲート１２
４の第１の入力が“１”信号であると仮定する）。
この結果RAM１１３のＤ入力における“０”信
号がこの像セクシヨンに対応する記憶場所に書き
込まれる。この記憶場所における“０”信号の書
き込みによりRAM１１３の出力は、アドレスバ
ス上のアドレスが変化していないため、“０”信
号となる。

RAM１１３の出力は、２入力アンドゲート１
２６の第１の入力に接続される。アンドゲート１
２６の第２の入力は結合回路８０の第４の出力に
接続される。アンドゲート１２６の出力は、電力
供給回路１０７の付勢入力へ接続される。

第９図は、RAM１１３の記憶場所の内容を自
動的に変える方法の一つを示す。ベルト５は矢印
Ａの方向に進んで光学ステーシヨン１３０を通過
する。光学ステーシヨン１３０は、光源１３１及
び光学要素、例えば前進中のベルト５の光導電性
層を有した面を横方向に光線を照射するためのシ
リンドリカルレンズを含む。ベルト５上の照明さ
れた線は、レンズ１３３又はその他の像形成手段
により感光要素１３４、例えば電荷結合デバイス
の線形アレイ上に像形成される。感光要素１３４
の出力は像処理回路１３５の入力に接続され、こ
の像処理回路１３５は制御回路１３６により制御
される。好ましい像処理回路は、“フイリツプス
テクリニツシユテイトシユリフト（Philips
Technisch Tijdschrift）”の1979年12月号に記載
されている。同期のために制御回路１３６の制御
入力は複写機の制御論理回路に接続される。像処
理回路１３５は、像セクシヨン中の像にスクラツ
チのような損傷を検出すると直ちに“０”信号を
発生する。遅延回路１３７は、像処理回路１３５
の出力と２入力アンドゲート１２４の第１の入力
との間に接続される。遅延回路１３７は、ある像
セクシヨンに属する“０”信号がRAM１１３の
書込みイネーブル入力Ｗに存在しかつ同時にこの
特定の像セクシヨンに対応する二進数がRAM１
１３のアドレスバスに存在することを管理する。

本発明の制御回路の動作についての上述した説
明は、当業者が他の技術水準に基づいて対応の回
路を設計するのに十分であろう。

第５図、第７図、第８図及び第９図のブロツク
図は上記結果を達成するためのハードウエアの電
子構成の一例を示している。即ち、本発明に係る
電子写真複写機は、像セクシヨンに区分されたベ
ルトを具備しており、処理ステーシヨンは通過す
る特定の像セクシヨンの状態に合わせて個別に調
整される。

エレクトロニクス技術上の関点から、これらの
図に示されたブロツクの内の一部がこれ以上物理
的にハードウエア構成要素として区別できない場
合もある。カウンタ１０１は、例えばデジタルマ
イクロコンピユータの一部を形成する1Kバイト
RAMの1024個の記憶場所のうちの一つとしての
み構成されるかも知れない。本発明の実施例とし
て記載されている如きハードウエア回路と同様に
機能すべくプログラムされているマイクロコンピ
ユータ制御回路は、本発明の特許請求の範囲に明
らかに含まれている。

以上詳細に説明したように本発明によれば、エ
ンドレスベルト型の光導電性エレメントのある像
セクシヨンに属する計数要素の実際の計数値があ
らかじめ定めた値以上であることが比較手段によ
つて確認された場合、当該像セクシヨンによるコ
ピー作成を阻止する手段を備えているため、光導
電性エレメントの全体としての寿命を延ばすこと
ができる。特に、エンドレスベルト型の光導電性
エレメントにおいては、各像セクシヨンが順次コ
ピー作成には使用されず、ランダムに飛び飛びの
像セクシヨンがコピー作成に使用されることがあ
る。このような場合、各像セクシヨンの使用回数
が互いに異なり、使用回数の多かつた一部の像セ
クシヨンのみ寿命となることがある。一部の像セ
クシヨンに寿命がきたからといつて光導電性エレ
メント全体が寿命であると認識しこれを交換する
ことは非常に不都合である。しかしながら、本発
明によればその像セクシヨンのみコピー作成が阻
止されるため、このような問題は皆無となる。即
ち、使用可能な像セクシヨンが未だ存在するのに
エンドレスベルト型の光導電性エレメント全体が
寿命であると認識しこれを交換せねばならないよ
うな不都合が生じない。これはまたサービス技術
者を呼ぶ必要を著しく減少させることにもつなが
る。

【図面の簡単な説明】

第１図は本発明の制御回路を使用し得る電子写
真複写機の一実施例の略断面図、第２図は像のあ
る部分に対しての光導電性層の露光に必要な光の
強度とこの像のセクシヨンによりコピーが作成さ
れる回数との関係を示すグラフ、第３図は第２図
に対応する必要な供給電圧を示すグラフ、第４図
は第１図に基づく複写用の主制御回路のブロツク
図、第５図は制御回路の一実施例のブロツク図、
第６図は第５図の制御回路用の制御パルスの存在
と光導電性エレメント及び露光ステーシヨンの位
置との関係を図式的に示す説明図、第７図は本発
明に基づく他の実施例の制御回路のブロツク図、
第８図は第７図のブロツク図の一部を変形した説
明図、第９図は第７図のブロツク図の一部を更に
変形した説明図である。 １……露光板、２……レンズ、３……ミラー、
４……吸引室、５……ベルト、７……現像装置、
８……駆動ローラ、９，１３……圧力ローラ、１
１……ガイド、１４……ループ、１５，１３０…
…静止曲面、２３……コロナデバイス、２４……
転送ベルト。

Claims (1)

1. 【特許請求の範囲】 １ コピーを作成すべく複数の処理ステーシヨン
   を通過して移動するエンドレスベルト型の光導電
   性エレメントを有する電子写真複写機の制御回路
   であつて、作成されたコピーの数を計数するカウ
   ンタと、該カウンタの計数値に応じて一つ又は二
   つ以上の前記処理ステーシヨンを調整する調整デ
   バイスと、一つ又は二つ以上の前記処理ステーシ
   ヨンに対する前記光導電性エレメントの位置を登
   録する回路とを備えており、前記カウンタは、基
   準点に関して前記光導電性エレメントから分割さ
   れかつ各々がコピー作成に使用可能な複数の像セ
   クシヨンの各々について当該像セクシヨンで作成
   されたコピーの数を計数する計数要素を含んでお
   り、前記調整デバイスは、一つ又は二つ以上の前
   記処理ステーシヨンがある像セクシヨンに作用し
   ている間にその像セクシヨンに属する計数要素の
   計数値に応じて当該処理ステーシヨンを調整すべ
   く前記カウンタ及び前記登録回路に接続されてお
   り、さらに該調整デバイスは、計数要素の実際の
   計数値とあらかじめ定めた値とを比較する比較手
   段と、該比較手段に接続されており、ある像セク
   シヨンに属する計数要素の実際の計数値が前記あ
   らかじめ定めた値以上であることが該比較手段に
   よつて確認された場合、当該像セクシヨンによる
   コピー作成を阻止する手段とを備えていることを
   特徴とする電子写真複写機の制御回路。 ２ 前記調整デバイスは、像セクシヨンがコピー
   作成に使用されて良いか否かの情報を記憶可能な
   複数の記憶場所を有する記憶要素と、記憶情報の
   取出しを前記処理ステーシヨンを通過する前記光
   導電性エレメントの送りと同期させる同期手段
   と、該記憶要素に接続されており、ある像セクシ
   ヨンに属する記憶情報に応じて当該像セクシヨン
   がコピー作成に使用されることが許可されていな
   い場合、当該像セクシヨンによるコピー作成を阻
   止する手段とを備えている特許請求の範囲第１項
   に記載の制御回路。