JPH0340387B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、コピーを作成するために複数の処理
ステーシヨンを通過すべく送り込まれる画像エレ
メントを具備した電子写真複写機に係り、このエ
レメントの電子写真特性が、この画像エレメント
により形成されるコピー数に基づいて予測通りに
変化する電子写真複写機の制御回路に関する。

この制御回路は、作成されたコピー数を計数す
るためのカウンタと共に、カウンタの計数に基づ
いて１つ又はそれ以上の処理ステーシヨンを調整
するための調整デバイスを含んでいる。

このような制御回路は西ドイツ特許公報第
2646076号から公知である。この公報に記載され
ている電子写真複写機における画像エレメントは
ベルト状であり、このベルト状の平面上に光導電
性材料層を有する導電性基材が具備されている。

この光導電性の画像エレメントは、帯電、露
光、現像及び転写ステーシヨンのような種々の処
理ステーシヨンにおいて、コピーを作成するため
にそのエレメントを使用することによつて有害で
回復不能な化学的負荷及び機械的負荷を受ける。

このことは、例えば光に対する感度が徐々に低
下すること、又は電荷保持能力が低下すること、
絶縁性が低下することとして現れる。

本発明は特殊な制御回路を用いることにより、
上述の有害にして回復不能な作用によつて生じる
結果を保証することに関している。

この種の制御回路は、光導電性エレメントによ
つてコピーが作成された回数の総計が記録される
カウント手段を含んでいる。露光ステーシヨンの
如き処理ステーシヨンのうちの１つは、処理ステ
ーシヨン全体による有害にして回復不能な作用
が、作成されるコピーに反映しないようカウント
手段の計数に応じて調整される。但し、これは作
成されたコピーの回数の総計が光導電性エレメン
トのいかなる表面においても均一に分布している
と仮定した場合である。

このような補償方法の問題点は、複写機の正常
な使用時に光導電性エレメントのある部分が、他
の部分と比較してコピー形成に規則的により頻繁
に使用される状況が生じ得るということを考慮し
ていない点にある。

このような状況が生じるのは、例えばある１つ
のコピーを作成する際に、種々の処理ステーシヨ
ンを通過して光導電性エレメントが移動する通路
の長さが、作成されるコピーの長さより大きい場
合である。この場合、単一のコピーを作成する間
に、光導電性エレメントのある部分は明らかに複
写機を通過はするが、コピーの作成には使用され
ない。

移動すべきこの通路の長さに応じて、光導電性
エレメントの不使用部分は、その上に１つ又は数
個のコピーが作成され得るほどの長さを有するで
あろう。同じ状況は、同一の原図から一連のコピ
ーを作成する際、最後のコピーが作成された後に
常に生じる。

その結果、光導電性エレメントの電子写真特性
は場所によつて互いに相違する可能性があり、前
述した制御回路があるにもかかわらず、得られた
コピーが必ずしも最良の品質とはならない。

本発明の目的は、上述の問題点を排除した制御
回路を提供することにある。

本発明に基づく制御回路は以下の特徴を有す
る。

即ち、コピーを作成可能な複数の処理ステーシ
ヨンを通過して供給されることが可能であり且つ
コピー作成に使用可能な複数の像セクシヨンが形
成されている画像エレメントを有している電子写
真複写機の制御回路であつて、１つ又は２つ以上
の処理ステーシヨンに対する画像エレメントの存
在位置を登録する登録手段と、像セクシヨンがコ
ピー作成に使用されてよいか否かの情報を記憶可
能な複数の記憶位置を有する記憶手段と、記憶手
段に記憶された情報の取出しを処理ステーシヨン
を通過する画像エレメントの送りと同期させる同
期手段と、記憶手段に接続されておりある像セク
シヨンに属する記憶情報に応じて像セクシヨンが
コピー作成に使用されることが許可されていない
場合に像セクシヨンによるコピー作成を阻止する
阻止手段と、記憶手段の記憶位置を選択し記憶位
置に記憶されている内容を変化させることが可能
な選択手段と、通常のコピー作成時は第１の位置
にあり登録手段と記憶手段とを接続しており第１
の位置から第２の位置に切替えられた時に選択手
段と記憶手段とを接続する切替え手段とを備えて
いることである。

本発明に基づく制御回路を具備する複写機によ
り作成されたコピーは、すべて非常に安定した品
質を有することになる。

尚、本発明における１つ又は２つ以上の処理ス
テーシヨンに対する画像エレメントの存在位置を
登録する回路とは、画像エレメントの像セクシヨ
ンの存在位置を１つ又は２つ以上の処理ステーシ
ヨンに関して判別記憶する、例えばカウンタの如
きものである。

光導電性エレメントを基準点に関連して複数の
像セクシヨンに分割し、且つエレメントの位置の
登録回路を１つ又は２つ以上の処理ステーシヨン
に応じて区分することは、西ドイツ特許公報第
2446919号により、それ自体公知である。

以下、添付図面に基づいて本発明を詳細に説明
する。

第１図は本発明の制御回路を使用し得る電子写
真複写機の一実施例の略断面図である。

同図にその断面が示されている複写機におい
て、画像エレメントの一例としての無端のベルト
５は、電気的導通性を有する層上に光導電性層を
含んでおり、処理ステーシヨンの１つとしてのコ
ロナデバイス２３によつて均一に帯電された後、
ローラ６から送出されて、吸引室４を通過する
が、その際ベルト５は吸引室４に平らに密着して
保持される。

この間に絶え間なく動いているベルト５上に静
電荷像が像に関する放電によつて形成される。像
に関する放電は、処理ステーシヨンの１つとして
の露光ステーシヨンにおいて、露光板１上に位置
する原画を１つ又は２つ以上のフラツシユランプ
１０８（第１図中、図示せず）により照明し、原
画の像をレンズ２及びミラー３を介してベルト５
上に投影することによつて行われる。フラツシユ
照明を行うことにより、原画が静止したままにも
かかわらず、ベルト５は動き続けることができ
る。静電荷潜像が形成されるベルト５のセクシヨ
ンは、このため像セクシヨンとも呼ばれ、次に潜
像が粉像に転換される処理ステーシヨンの１つと
しての現像装置７を通過する。

駆動ローラ８は圧力ローラ９を具備することも
あり、駆動ローラ８の外表面はベルト５に対して
高い摩擦係数を有し、駆動ローラ８はベルト５を
連続的に駆動する。

更に、ベルト５はローラ１０上を走行する。こ
のローラ１０はガイド１１に沿つてベルト５に近
付くように、或いは遠ざかるように可動であり、
即ち、第１図において上下に可動であり、ローラ
２５の囲りに送られる転写ベルト２４に対してベ
ルト５を押圧するか、或いは押圧しない状態にあ
る。これにより、西ドイツ特許出願第7502874号
に記載されているように、粉像が転写ベルト２４
によりピツクアツプ可能となつている。

ベルト５は次に、圧力ローラ１３を具備してい
ることもあるローラ１２上を通過し、静止曲面１
５に向うループ１４の如く吊下げられる。この静
止曲面１５は、西ドイツ特許出願第7114725号に
詳細に記載されているように、ベルト５をまつす
ぐに案内する役割を果たす。

ベルト５は次に、それ自体公知のクリーニング
装置１９に到達して、過剰の粉を除去して、ロー
ラ２０の囲りに導かれ、複数のリザーブローラ２
１に向う。これらのリザーブローラ２１は、長い
ベルトを蓄積するためのマガジンを全体として形
成している。このマガジンも処理ステーシヨンの
１つである。

次いで、ベルト５はローラ２２を通過して、ロ
ーラ６に向う途中でコロナデバイス２３を通過す
る。

ローラ２５は転写ベルト２４の駆動ローラとし
て機能し、この転写ベルト２４はローラ２６及び
２７、並びにローラ２８及び２９の間を通り、静
止曲面３０に送られる。この静止曲面３０は上述
の西ドイツ特許出願第7114725号で詳細に記載さ
れているように、転写ベルト２４をまつすぐに案
内する役割を果たしており、転写ベルト２４はロ
ーラ２８及び２９と静止曲面３０との間にて自由
に吊り下がる。転写ベルト２４は静止曲面３０を
通過後ガイドローラ３４に向い、ここからローラ
３５に行き、駆動ローラ２５に戻る。

加熱装置３６が具備されており、ローラ１０及
び２５の場所で、ベルト５から転写された転写ベ
ルト２４上の粉像が、この加熱装置３６の放射熱
により粘性を帯びて、その結果、粉像はコピー用
紙に容易に転写ベルト２４によつて転写され得
る。

このコピー用紙はスタツク３７から供給され、
ローラ３８、ガイド３９、ローラ４０及びガイド
４１を介して、転写ベルト２４及びローラ２７の
間のニツプに向い、この後、コピー用紙はガイド
４２からローラ４３に送られ、ローラ４３により
テーブル４４の上に載置される。

上述の方法によりコピーが作成される間に、ベ
ルト５はコロナデバイス２３によるベルト５への
静電荷の帯電、現像装置７における現像、並びに
ローラ２０，２１及び２２により形成されたマガ
ジンを通過すること等、各処理ステーシヨンで
種々の化学的及び機械的負荷を受ける。

このような有害な作用による影響は、ベルト５
の運転期間の間に殆ど完全に補償することができ
る。この補償を行う方法として、現像装置７中の
電圧を制御する、コロナデバイス２３のコロナ電
圧を制御する、レンズ２の絞りを制御する、フラ
ツシユランプ１０８への供給電圧を制御する、並
びにローラ１０及び２５の間のニツプにおける圧
力を制御する方法がある。これら以外の種々の方
法による補償も実行可能である。

以下に、ベルト５への光の強度制御を行う場合
について、実施例により説明する。

白色のバツクグランドを有する原画（例えば白
色のシート上の文）のコピー上におけるバツクグ
ランド像領域は一般に現像装置７により現像され
る必要性がない。

第２図はある像セクシヨン（ベルト５上の常に
静電潜像が形成され現像される部分）に関して、
その像セクシヨンでコピーが作成される回数ｎと
光導電性層の照度Ｉとの関係をグラフで表したも
のである。

上述のバツクグランド像領域における静電荷が
しきい値未満に減少すると、もはやその領域は現
像されない。

第２図に示される曲線の形状は、ベルト５上に
存在する光導電性層の種類にある程度依存し、基
本的にこの曲線は光導電性層の各種類毎に定める
ことができる。

光導電性層に対する露光強度の調整は、原画を
露光するフラツシユランプ１０８への供給電圧を
制御することにより、或いはレンズ２の絞り（図
示せず）の大きさを制御することにより行うこと
ができる。

上述のうち前者の方法が実現容易であるため、
前者の方法が好ましい。このことについては第３
図、第４図及び第５図を用いて、以下に詳細に説
明する。

第３図は第２図の曲線に対応する曲線９０を示
す。第２図と同様に、ある像セクシヨンに対して
その像セクシヨンによつてコピーが作成された回
数ｎが横軸にプロツトされており、縦軸にはベル
ト５に最適な照度を実現するフラツシユランプ１
０８への供給電圧Ｖがプロツトされている。

曲線９０の傾きに正確に追従することは可能で
ある。しかしながら実際上は、特に長い有効寿命
を有する光導電性エレメントに関しては、大規模
な電子回路が必要となる。実際には、９１又は９
２というようなステツプ状曲線で近似するだけで
十分に思われる。このステツプ状曲線に示すよう
に、１つの像セクシヨンでの連続する複数の像形
成について同一の供給電圧がフラツシユランプ１
０８に常に供給される。ステツプ状曲線における
段の数を増加することにより、曲線９０は要求す
るものにより近付く。

以下、第４図及び第５図を用いてベルト５上の
各像セクシヨンへの露光強度の調整が第２図の特
性にいかに近似させることができるかを説明す
る。その際、各像セクシヨンに対する露光強度の
調整は、他のいかなる像セクシヨンからも独立し
て行われる。

第１図に示された実施例において、光導電性の
ベルト５は、有端ベルトをシーム手段により無端
化して形成されている。このベルト５はシーム部
位で印が付けられており、検出器５０によりこれ
が検出可能となつている。

検出器５０によりこの印が検出されると、信号
パルスGTが発生し、この信号パルスGTは、以
下に説明する制御回路の入力信号の１つとして使
用される。このような印は、例えばベルトとは異
なる光反射特性を有する小さな点、或いは穿孔に
より形成され得る。しかしながら、本発明では、
任意の位置に印を具備する無端シームレスベルト
を使用してもよい。

ローラ８は、米国特許明細書第3912390号に詳
細に説明されているように、パルス発生器の一部
を構成する、いわゆるパルスデイスクを具備して
いる。

このパルス発生器によつて、信号パルスGLが
ベルト５の送り速度に比例する周波数で発生す
る。この信号パルスGLは、以下に説明される電
気的主制御回路の外部からの入力信号として扱わ
れる。

この電気的主制御回路用の第３の入力信号DA
は、いわゆるセレクタにより形成されている。こ
のセレクタは設定機構と電気回路とから成り、こ
の設定機構によつて、複写機の操作者は、１つの
同じ原画から作成されるべきコピー数を設定する
ことができる。又、この電気回路は、設定された
コピー数と既に作成されたコピー数とを比較し、
原画から作成されるべきコピーが１つでも残つて
いる間は、この電気回路の出力に信号を発生させ
る。

第４図は第１図に基づく複写用の主制御回路の
ブロツク図である。

第１図の複写機の主制御回路は第４図に示され
ており、基本的にカウンタ６０、シフトレジスタ
７０及び結合回路８０から成つており、結合回路
８０においてカウンタ６０からの出力信号とシフ
トレジスタ７０からの出力信号とが結合される。
この主制御回路の主要機能及び動作は、西ドイツ
特許出願第7803354号に記載の制御回路の機能及
び動作に対応する。

カウンタ６０の計数入力は、信号パルスCLを
発生するパルス発生器に接続されている。カウン
タ６０のリセツト入力は結合回路８０の第１の出
力と接続されており、カウンタ６０の出力に所定
値、例えば３６０、に対応する第１の信号が現れ
る毎に、シフトレジスタ７０の出力中に存在する
信号とは無関係に、上述の第１の出力に信号パル
スMPが発生する。信号パルスMPは、ベルト５
の通過する通路に沿つた像セクシヨンがコピー作
成の準備ができた瞬間を示す。

シフトレジスタ７０のクロツク入力も結合回路
８０の第１の出力と接続されており、シフトレジ
スタ７０のデータ入力は、信号DAが形成される
セレクタの出力に接続されている。

スタートボタンの押圧により、開始され且つ１
つの原画から１つ又は２つ以上のコピーが作成さ
れる複写サイクルは、信号DA及びCL並びにカウ
ンタ６０、シフトレジスタ７０及び結合回路８０
により制御される。この制御に関しては西ドイツ
特許出願第7311932号及び第7803354号に詳細に説
明されている。

信号パルスMPが現れた後、カウンタ６０によ
り信号パルスCLの所定数、例えば２８０又は３
２０、が計数される毎に、結合回路８０の第２の
出力及び第３の出力に信号パルスWE及びFLが
常にこの順序でそれぞれ発生する。同様に信号パ
ルスＦは結合回路８０の第４の出力に信号パルス
FLと同時に発生され得る。

第５図は制御回路の一実施例のブロツク図であ
る。

信号パルスMP、WE、FL及びＦは、第５図に
示された制御回路１００用の制御信号である。

以下、この制御回路１００について詳細に説明
する。

制御回路１００は、二進のカウンタ１０１を含
んでおり、このカウンタ１０１の計数入力は結合
回路８０の第３の出力に接続されている。カウン
タ１０１のリセツト入力は検出器５０の出力に接
続されている。カウンタ１０１の出力はランダム
アクセスメモリ（RAM）１０２のアドレスバス
に接続されている。

RAM１０２は例えば１つ又は数個のフエアチ
ヤイルド（Fairchild）製34725型ランダムアクセ
スメモリから成り、記憶場所と出力との間に出力
レジスタを含むものでよい。RAM１０２の第１
及び第２の制御入力は、結合回路８０の第１及び
第２の出力にそれぞれ接続されている。RAM１
０２の出力データバスは、読み出し専用メモリ
（ROM）１０３の入力バスとインクリメント回
路１０４の入力バスとの双方に接続されている。

ROM１０３は例えば１つ又は数個のモトロー
ラ（Motorola）製MCM14524型の読み出し専用
メモリから成り得る。

インクリメント回路１０４の出力バスは、
RAM１０２の入力データバスに接続されてい
る。インクリメント回路１０４は、複数の排他的
オアゲート及びアンドゲート（図示せず）を、そ
の出力バスにおける二進数の値が入力バスにおけ
る二進数の値より１つ高くなるように、公知の方
法で組合わせたものである。

ROM１０３の出力バスは、例えばNSC74C174
型の６ビツトラツチのような記憶要素１０５の入
力に接続されている。

記憶要素１０５の制御入力は結合回路８０の第
３の出力に接続されている。記憶要素１０５の出
力はデジタル−アナログ変換器１０６と接続され
ている。

このデジタル−アナログ変換器１０６は、記憶
要素１０５の二進数の値に応じた値を有する電圧
を、出力間に供給する。デジタル−アナログ変換
器１０６の出力はフラツシユランプ１０８用の電
力供給回路１０７の基準入力に接続されている。

電力供給回路１０７の制御入力はポテンシヨメ
ータ１０９と接続されており、このポテンシヨメ
ータ１０９の可動接点は、通常、複写機の動作パ
ネル上のスライド又は回転ボタンに機械的に接続
されている。これにより複写機の操作者はフラツ
シユランプ１０８により原画への露光強度を制御
し得る。

電力供給回路１０７のイグニツシヨン入力は結
合回路８０の第４の出力に接続されている。

フラツシユランプ１０８の供給電圧の大きさ
は、演算増幅器やマルチプライヤで知られている
ように、ポテンシヨメータ１０９の可動接点にお
ける電圧とデジタル−アナログ変換器１０６の出
力に現れる電圧とに依存する。

制御回路１００の動作は、以下の通りである。

複写機が動作しておりベルト５がこの複写機中
を移動している限り、結合回路８０は露光ステー
シヨンに像セクシヨンが現れる毎に信号パルス
FLを発生する。

第６図は第５図の制御回路１００用の制御パル
スの存在と光導電性エレメント及び露光ステーシ
ヨンの位置との関係を図式的に示す説明図であ
る。

複写機中で複写サイクルが開始される所である
コロナデバイス２３と露光ステーシヨンとの間の
ベルト５の通過用通路はある長さを有する。この
結果、信号パルスFLが発生する時には、例えば
第６図に示す第１の像セクシヨンは露光ステー
シヨンに存在し、第２の像セクシヨンはコロナ
デバイス２３をまだ完全に通過し終わつておら
ず、第３の像セクシヨンはまだコロナデバイス
２３に全く到達していない。

２つの像セクシヨン間の境界がコロナデバイス
２３からまだ一定距離にある時に信号パルスGT
が発生するように検出器５０を配置することによ
り、信号パルスFLを計数するカウンタ１０１の
出力に、ある二進数が存在することとなる。この
二進数はベルト５の進向方向で２つの像セクシヨ
ン間の境界の後のどの像セクシヨンがコロナデバ
イス２３の直前に存在するかを示す。

このことは、第１の像セクシヨンが露光ステ
ーシヨンに位置する時に信号パルスFLが発生し
（これは以下、信号パルスFL１と呼称される）、
カウンタ１０１の出力に第３の像セクシヨンに
対応する二進数が現れることを意味する（第６図
参照）。

この結果、RAM１０２においてこの二進数に
より指定されるアドレスの記憶場所の内容が、そ
の出力レジスタに印加される。カウンタ１０１に
よりアドレスを指定可能なRAM１０２中の各記
憶場所の内容は、そのアドレスに属する各像セク
シヨンについてのコピー作成回数を示している。

信号パルスFL１が発生すると、第３の像セク
シヨンのコピー作成回数を示す数値がRAM１０
２の出力レジスタに現れる。

ベルト５が更に先へ進むと、第２及び第３の像
セクシヨン間の境界がコロナデバイス２３に到達
する。その瞬間、結合回路８０から信号パルス
MPが発生する。この信号パルスは以下、MP３
と呼称される。

信号パルスMP３はRAM１０２用の制御信号
であり、この信号によりRAM１０２の出力レジ
スタの内容、即ちこの場合には第３の像セクシヨ
ンのコピー作成回数を示す数値が、出力データバ
ス上に印加される。

その結果、出力レジスタの内容は、ROM１０
３及びインクリメント回路１０４の入力バス上に
現れる。

インクリメント回路１０４は、RAM１０２の
出力レジスタの内容である数値を１つ増加させ、
このように形成された信号をそのままRAM１０
２の入力データバス上に印加する。RAM１０２
の出力レジスタの内容から、ROM１０３はその
出力に二進数を発生する。

この二進数は、第３図に示したステツプ状曲線
９１及び９２のうちのいずれのレベルに設定され
るべきであるかを示している。実用上、16段階の
レベルを使用すれば十分であり、４ビツトの二進
数を使用すれば各レベルを明確に指示するのに十
分である。

次に、二進数は記憶要素１０５の入力で待機
し、これに続く信号パルスFLが受信されると、
記憶要素１０５に印加される。この信号パルス
FLは、以下FL２と呼称される。

信号パルスMP３が形成され、これに続く上述
の処理が行われた後、第２及び第３の像セクシヨ
ン間の境界はコロナデバイス２３を通過して露光
ステーシヨンに向う。

第３の像セクシヨンによりコピーを作成する場
合は、この第３の像セクシヨンがコロナデバイス
２３により静電荷で帯電される。即ち、第２及び
第３の像セクシヨン間の境界の通過後、直ちにコ
ロナデバイス２３のスイツチが入れられ、第３の
像セクシヨンとこれに隣接する第４の像セクシヨ
ンとの間の境界が通過する前にスイツチが切ら
れる。

ある像セクシヨンに対するコロナデバイス２３
のスイツチのオン及びオフは、例えば信号DAに
より決定される如く、その像セクシヨンでコピー
を作成する場合にのみ行われる。

コロナデバイス２３のスイツチがオフになる
と、結合回路８０において信号パルスWEが発生
する。この信号は以下WE３と呼称される。

RAM１０２は信号パルスWEに応答し、その
時カウンタ１０１により指定された記憶場所の入
力データバス上に存在する信号を書き込む。信号
FL１がカウンタ１０１の計数入力に供給された
最後のパルスであるため、RAM１０２の入力デ
ータバス上に存在する信号は、信号パルスWE３
に応答して、第３の像セクシヨンに対応する記憶
場所に書き込まれる。これにより、その記憶場所
の内容は、第３の像セクシヨンが未だコロナデバ
イス２３に到達していない時の数値より１つ増加
したものとなる。

もし第３の像セクシヨンが通過しているのにコ
ロナデバイス２３のスイツチがまだオンになつて
ない場合は、信号パルスWE３は形成されず、第
３の像セクシヨンに属するRAM１０２の記憶場
所の内容は変化しない。出力レジスタ付のRAM
が使用されているため、この記憶場所の変化した
内容はRAM１０２の出力データバス上には現れ
ない。

ベルト５が更に進むと、第２の像セクシヨンが
露光ステーシヨンに到達し、結合回路８０が信号
パルスFL２を発生する。その結果、上述の全動
作が再び開始され（但し第４の像セクシヨンにつ
いて）、信号パルスFL２、MP４及びWE４が
次々に発生する。

同様に信号パルスFL２に応答して、ROM１０
３の出力における４ビツトの二進数が記憶要素１
０５に入力せしめられる。記憶要素１０５へ入力
するということは、信号パルスFLが生じた際に
記憶要素１０５の入力に存在する信号がその出力
に転送され、次の信号パルスFLまでそこに留ま
ることを意味する。

このことは、ROM１０３で形成される第３の
像セクシヨンに属する二進数が、デジタル−アナ
ログ変換器１０６の入力で信号パルスFL２の後
に得られるということを意味する。この結果、信
号パルスFL２の後で、デジタル−アナログ変換
器１０６の出力に、第３の像セクシヨンによるコ
ピー作成回数によつて定まる基準電圧が生じる。

次に、ベルト５が少し前進すると、第３の像セ
クシヨンは露光ステーシヨンに到達する。このと
き結合回路８０は、信号パルスFL３の直前に信
号パルスＦを発生する。この信号パルスＦを以下
Ｆ３と呼称する。

信号パルスＦ３が生じると、フラツシユランプ
１０８が原画を照明すべく付勢される。その結
果、デジタル−アナログ変換器１０６、ROM１
０３及びRAM１０２を介して第３の像セクシヨ
ンに関するその時点までのコピー作成回数に依存
する照度でこの第３の像セクシヨンが照明され
る。

前述如く、第３の像セクシヨンに属する記憶場
所の内容は、第３の像セクシヨンによりコピーが
作成されない限り変化しない。

電子写真複写機において上述した制御回路を使
用することにより、コピーが何時、いずれの像セ
クシヨンにより作成されるかに無関係に、各原画
毎に明瞭なコピーが得られるポテンシヨメータ１
０９の固定位置が存在することとなる。

コピーを作成するか否かの判断基準として、上
述においては、その像セクシヨンがコロナデバイ
ス２３により静電荷を得たか否かという事実が使
用されている。実際的に、これは便利な基準であ
ることが知見された。しかしながら、像の現像又
は転写のような他の機能もこの基準に使用するこ
とが可能である。

第７図は本発明に基づく他の実施例の制御回路
のブロツク図である。

同図に示される制御回路１１０は、本発明を達
成するための実施例であり、第５図に示された制
御回路１００をその主要部としている。制御回路
１１０は、信号が電力供給回路１０７に到達する
のを阻止するための手段を含んでおり、信号Ｆの
結果としてコピーが作成されないようになつてい
る。

二進のカウンタ１０１、RAM１０２、ROM
１０３、インクリメント回路１０４、記憶要素１
０５、デジタル−アナログ変換器１０６、電力供
給回路１０７、フラツシユランプ１０８及びポテ
ンシヨメータ１０９は第５図の場合と同様の構成
であり、前述の場合と同様に接続され、機能す
る。

この制御回路１１０と接続して使用されるべき
結合回路８０は、更に、２つの連続した制御信号
FL及びFLを、信号FLを発生させる直前に
発生する。信号FLを発生する結合回路８０の
出力は、記憶要素１１１の制御入力に接続されて
いる。

記憶要素１１１の入力は、カウンタ１０１の出
力に接続されている。記憶要素１１１の出力は、
記憶要素１１２の入力に接続されている。記憶要
素１１２の制御入力は、信号FLを発生する結
合回路８０の出力に接続されている。

記憶要素１１２の出力は、スイツチ１１４を介
してRAM１１３のアドレスバスに接続されてい
る。

RAM１１３は例えば、MCM14505型の64×１
ビツトのランダムアクセスメモリでもよい。
RAM１１３のデータ入力Ｄはスイツチｇを介し
て常に接地されている。RAM１１３の書込みイ
ネーブル入力はスイツチｆを介して接地可能で
ある。スイツチｆ及びｇは手動操作可能である。
RAM１１３は記憶要素として機能し、ある像セ
クシヨンがコピー作成に使用されてよいか否かに
関する情報を記憶場所に記憶可能である。各メモ
リ（より一般的には各記憶）位置はRAM１１３
のアドレスバスを介してアドレス指定可能であ
る。RAM１１３のアドレス指定することによ
り、そのアドレスの記憶場所に記憶されている情
報がRAM１１３の出力に現れる。

第７図に示す如く、カウンタ１０１がこのアド
レスを転送するように設定することにより、記憶
場所に記憶されている情報の取り出しを複写機の
処理ステーシヨンを通過するベルト５の送りと同
期せしめられる。

スイツチ１１４は第１の位置において、RAM
１１３のアドレスバスの入力を記憶要素１１２の
対応する出力に接続する。第２の位置においてス
イツチ１１４は、RAM１１３のアドレスバスの
入力をスイツチ部材１１５の対応する出力に接続
する。

スイツチ部材１１５は複数のスイツチａ，ｂ，
ｃ，ｄ及びｅを備えている。ａ，ｂ，ｃ，ｄ及び
ｅの各スイツチは、各出力に“０”信号又は
“１”信号が現れるように手動設定可能である。

スイツチ１１４がその第２の位置に設定されて
いる際、ａ，ｂ，ｃ，ｄ及びｅの各スイツチを適
当な位置に設定することにより、手動でRAM１
１３のいかなるアドレスをも選択し得る。

RAM１１３の出力は、３つの入力端子を有す
るアンドゲート１１６の第１の入力に接続されて
いる。アンドゲート１１６の第２の入力は結合回
路８０の第４の出力に接続されている。アンドゲ
ート１１６の第３の入力はデコード回路１１７の
出力へ接続されている。

デコード回路１１７のデータ入力バスは、第１
の記憶要素１１８及び第２の記憶要素１１９を介
してインクリメント回路１０４の出力バスに接続
されている。

記憶要素１１８及び１１９の制御入力は、信号
FL及びFLを発生する結合回路８０の出力に
それぞれ接続されている。記憶要素１１１，１１
２，１１８及び１１９の各々は、例えば
NSC74C174型の６ビツトラツチでよい。

デコード回路１１７は、その入力に所定の最大
数より高い二進数が現れる毎に“０”信号を発生
する。RAM１１３及びデコード回路１１７の各
出力は２つの入力端子を有するナンドゲート１２
０の入力に接続されている。

ナンドゲート１２０の出力は、カウンタ１２１
の開始入力に接続されている。カウンタ１２１の
クロツク入力は、信号パルスCLを発生するパル
ス発生器に接続されている。カウンタ１２１の出
力は、適当な増幅器１２２を介して光源１２３に
接続されている。

光源１２３は計数開始時に付勢され、ベルト５
の静電潜像が生成されなかつた帯電部分の長さに
対応するパルス数をカウンタ１２１が計数した
後、消勢せしめられる。静電潜像が生成されなか
つたのは、アンドゲート１１６が信号Ｆを通過さ
せなかつたためである。

記憶要素１１１及び１１２は本発明の登録手段
の一実施例である。RAM１１３は本発明の記憶
手段の一実施例である。カウンタ１０１は本発明
の同期手段の一実施例である。アンドゲート１１
６は本発明の阻止手段の一実施例である。スイツ
チ部材１１５は本発明の選択手段の一実施例であ
る。スイツチ１１４は本発明の切替え手段の一実
施例である。

制御回路１１０の動作は、以下の通りである。

各回路要素１０１から１０９までの動作に関し
ては、第５図に示されている制御回路１００の動
作を参照されたい。但し、制御回路１００におい
ては単一の信号パルスFLのみが必要とされるの
に対し、制御回路１１０においては、FL、FL
及びFLという順序でわずかの間隔をおいて続
く複数の信号パルスが必要である。

制御回路１００の記載から、信号パルスFL
１及びFL１に続く信号パルスFL１の後、二進
のカウンタ１０１の出力に、即ち記憶要素１１１
の入力に、第３の像セクシヨンに対応する二進数
が現れることになる。この結果、RAM１０２に
おいてこの二進数により指定されるアドレスの記
憶場所の内容がその出力レジスタに印加される。

結合回路８０によつて生成される次の制御信号
は、信号パルスMP３である。その結果、RAM
１０２の出力レジスタの内容がROM１０３及び
インクリメント回路１０４の入力バス上に現れ
る。インクリメント回路１０４の出力は、RAM
１０２の出力レジスタの内容である数値を１つ増
大させた二進数を有している。このインクリメン
ト回路１０４の出力は、RAM１０２の入力デー
タバス及び記憶要素１１８の入力に印加される。

制御回路１００に関して述べたように、第３の
像セクシヨン（第６図中の）によりコピーを作
成する場合は、この第３の像セクシヨンがコロナ
デバイス２３により静電荷を与えられる。第３の
像セクシヨンの帯電後、コロナデバイス２３との
接続が切れると、結合回路８０から信号パルス
WE３が発生する。信号パルスWE３に応答して
第３の像セクシヨンに対応する記憶場所にインク
リメント回路１０４の出力が書き込まれる。

ベルト５が更に前進すると、結合回路８０から
信号パルスFL２、FL２、及びFL２が発生
する。この場合、信号FL２によつて生じる結
果は重要ではない。信号FL２がそれぞれの制
御入力にて現れることにより、記憶要素１１１及
び１１８が起動させられる。この結果、信号FL
２が消えた後、記憶要素１０５，１１１及び１
１８の出力には次の信号が存在する。即ち、記憶
要素１０５の出力にはROM１０３によつて形成
された二進数が、記憶要素１１１の出力には第３
の像セクシヨンに対応する二進数が、更に、記憶
要素１１８の出力にはインクリメント回路１０４
の出力に現れ且つ第３の像セクシヨンに関連する
二進数がそれぞれ現れる。

信号パルスFL２が生じた後、デジタル−アナ
ログ変換器１０６の出力には、第３の像セクシヨ
ンによるコピー作成回数によつて定まる基準電圧
が生じる。

ベルト５が更に前進すると、信号パルスMP
４、そしてもし適当であるならばWE４が続いて
発生し、第３の像セクシヨンは露光ステーシヨン
に到達する。

次に結合回路８０から発生されるべき信号は、
信号パルスFL３である。信号パルスFL３
は、記憶要素１１２及び１１９を起動させる。こ
の結果、記憶要素１１２の出力は、第３の像セク
シヨンに対応する二進数を伴う。この二進数は、
RAM１１３のアドレス指定を行う。これにより
そのアドレスに属する記憶場所の内容が、RAM
１１３の出力に現れる。

RAM１１３の記憶場所に内容は、対応する像
セクシヨンがコピーの作成に使用されてよいか否
かを表わす“１”信号又は“０”信号である。信
号パルスFL３の生じた後、第３の像セクシヨ
ンがコピー作成に使用されてよいとされると、
RAM１１３の出力には“１”信号が現れ、これ
により“１”信号はアンドゲート１１６及びナン
ドゲート１２０の入力にも現れることとなる。信
号パルスFL３の結果、記憶要素１１９の出力
には、第３の像セクシヨンがコピー作成に使用さ
れた回数より１つ大きい数値の二進数が現れる。

例えば、演算増幅器の如きレベル検出器とその
全段に接続されるデジタル−アナログ変換器とか
ら成るデコード回路１１７は、この二進数から第
３の像セクシヨンのコピー作成回数が最大回数
（上限回数）となつたか否かを検出する。

第２図のグラフの右側を見ると、像セクシヨン
がコピーの作成に限られた回数しか使用され得な
いことが明らかとなるであろう。この先は、像セ
クシヨンの質の低下が進み過ぎ、その像セクシヨ
ンはそれ以上コピー作成に使用できない。

第３の像セクシヨンのコピー作成回数がまだ最
大回数まで至つていない場合、デコード回路１１
７はその出力に“１”信号を発生し、この“１”
信号はアンドゲート１１６及びナンドゲート１２
０の入力に印加される。この場合、ナンドゲート
１２０への両入力信号が“１”信号であるため、
そのナンドゲート１２０の出力には“０”信号が
現れ、カウンタ１２１の計数開始及び光源１２３
の付勢を阻止する。

次に結合回路８０から発生する信号は信号パル
スFL３であり、この信号パルスにより第４の
像セクシヨンに関連する情報が記憶要素１１１及
び１１８の出力に現れる。信号パルスFL３に
続いて、結合回路８０は、アンドゲート１１６の
第３の入力に信号パルスＦ３を印加する。アンド
ゲート１１６の残り２つのに入力に“１”信号が
印加されているため、信号パルスＦ３は、アンド
ゲート１１６を介して電力供給回路１０７に転送
される。この結果、フラツシユランプ１０８が付
勢され、原画、従つて第３の像セクシヨンは、ア
ナログ−デジタル変換器１０６、ROM１０３及
びRAM１０２を介して、このセクシヨンに関す
るコピー作成回数に応じた照度で照明される。

以上は第３の像セクシヨンがコピー作成に使用
可能であること、且つ第３の像セクシヨンがコピ
ー作成にまだ最大回数まで使用されていないこと
を仮定したものである。

もしこれらの条件の一方でも満されなかつた場
合には、RAM１１３の出力信号及びデコード回
路１１７の出力信号の両方、或いはどちらか一方
が、“０”信号となり、その結果、ナンドゲート
１２０の出力信号は“０”信号から“１”信号に
変化し、カウンタ１２１の計数が開始され、光源
１２３が第３の像セクシヨンを、現像の前に放電
すべく付勢される。

RAM１１３の記憶場所の内容は、以下の方法
で手動で変化させ得る。即ち、スイツチ１１４を
第２の位置に切り換え、スイツチａ，ｂ，ｃ，ｄ
及びｅをその記憶場所のアドレスを指示する二進
数が得られる如き位置へ手動で設定すればよい。
スイツチｇは、その記憶場所の内容がどのように
なるべきかに応じてデータ入力Ｄを“１”信号又
は“０”信号とすべく設定される。最後に、スイ
ツチｆは一時的に閉成され、その結果RAM１１
３のＤ入力に存在する信号が、アドレスバス上の
信号により指定された記憶場所に書き込まれる。

このようにして操作者は、ある像セクシヨンを
コピーに用いることから除外し得る。このような
除外を行うのは、例えばベルト５の光導電性を有
した面にスクラツチ又はその他の修復不可能な損
傷が生じた場合である。

制御回路１１０では、記憶要素１１８の入力が
インクリメント回路１０４の出力に接続されてい
るが、記憶要素１１８の入力がRAM１０２の出
力に接続されていても、制御回路１１０の機能に
はなんら変化が生じない。

第８図はRAM１１３の記憶場所の内容を変え
るための変形例を示す。

RAM１１３の書込みイネーブル入力は、２
つの入力端子を有するアンドゲート１２４の出力
に接続されている。アンドゲート１２４の第１の
入力は、スイツチｆに接続されている。アンドゲ
ート１２４の第２の入力は、パルス発生要素１２
５を介してデコード回路１７７の出力へ接続され
ている。

ある像セクシヨンのコピー作成回数が最大回数
となつた時には、その像セクシヨンのアドレスが
RAM１１３のアドレスバスから得られ、又、同
時にデコード回路１１７の出力が“０”信号とな
る（スイツチｆが開位置にある場合、アンドゲー
ト１２４の第１の入力が“１”信号であると仮定
する）。この結果、RAM１１３の入力Ｄにおけ
る“０”信号がこの像セクシヨンに対応する記憶
場所に書き込まれる。この記憶場所における
“０”信号の書き込みによりRAM１１３の出力
は、アドレスバス上のアドレスが変化していない
ため、“０”信号となる。

RAM１１３の出力は、２つの入力端子を有す
るアンドゲート１２６の第１の入力に接続されて
いる。アンドゲート１２６の第２の入力は結合回
路８０の第４の出力に接続されている。アンドゲ
ート１２６の出力は、電力供給回路１０７の付勢
入力に接続されている。

第９図はRAM１１３の記憶場所の内容を自動
的に変える方法の１つを示す。

ベルト５は矢印Ａの方向に進んで光学ステーシ
ヨン１３０を通過する。光学ステーシヨン１３０
は、光源１３１及び光学要素、例えば前進中のベ
ルト５の光導電性層を有した面を横方向に光線を
照射するためのシリンドリカルレンズ１３２を含
んでいる。

ベルト５上の照明された線は、レンズ１３３又
はその他の像形成手段により感光要素１３４、例
えば電荷結合デバイスの線形アレイ上に像形成さ
れる。感光要素１３４の出力は像処理回路１３５
の入力に接続されており、この像処理回路１３５
は制御回路１３６により制御される。好ましい像
処理回路１３５は、“フイリツプステクリニツシ
ユテイトシユリフト（Philips Technisch
Tijdschrift）”の1979年12月号に記載されてい
る。

同期のために、制御回路１３６の制御入力は複
写機の制御論理回路に接続されている。像処理回
路１３５は、像セクシヨン中の像にスクラツチの
ような損傷を検出すると直ちに“０”信号を発生
する。遅延回路１３７は、像処理回路１３５の出
力と２つの入力端子を有するアンドゲート１２４
の第１の入力との間に接続されている。遅延回路
１３７は、ある像セクシヨンに属する“０”信号
がRAM１１３の書込みイネーブル入力に存在
し、且つ同時にこの特定の像セクシヨンに対応す
る二進数がRAM１１３のアドレスバスに存在す
ることを管理する。

本発明の制御回路の動作についての上述した説
明は、当業者が他の技術水準に基づいて対応の回
路を設計するのに十分であろう。

第９図は第７図のブロツク図の一部を更に変形
した説明図である。

第７図、第８図及び第９図のブロツク図は上述
の結果を達成するためのハードウエアの電子構成
の一例を示している。即ち、本発明に係る電子写
真複写機は、像セクシヨンに区分されたベルトを
具備しており、処理ステーシヨンは通過する特定
の像セクシヨンの状態に合わせて個別に調整可能
となつている。

エレクトロニクス技術上の関点から、これらの
図に示されたブロツクの内の一部が、これ以上物
理的にハードウエア構成要素として区別できない
場合もある。

カウンタ１０１は、例えばデジタルマイクロコ
ンピユータの一部を形成する1KバイトRAMの
1024個の記憶場所のうちの１つとしてのみ構成さ
れるかも知れない。

本発明の実施例として記載されている如きハー
ドウエア回路と同様に機能すべくプログラムされ
ているマイクロコンピユータ制御回路は、本発明
の特許請求の範囲に明らかに含まれている。

以上説明したように、本発明は、コピーを作成
可能な複数の処理ステーシヨンを通過して供給さ
れることが可能であり且つコピー作成に使用可能
な複数の像セクシヨンが形成されている画像エレ
メントを有している電子写真複写機の制御回路で
あつて、１つ又は２つ以上の処理ステーシヨンに
対する画像エレメントの存在位置を登録する登録
手段と、像セクシヨンがコピー作成に使用されて
よいか否かの情報を記憶可能な複数の記憶位置を
有する記憶手段と、記憶手段に記憶された情報の
取出しを処理ステーシヨンを通過する画線エレメ
ントの送りと同期させる同期手段と、記憶手段に
接続されておりある像セクシヨンに属する記憶情
報に応じて像セクシヨンがコピー作成に使用され
ることが許可されていない場合に像セクシヨンに
よるコピー作成を阻止する阻止手段と、記憶手段
の記憶位置を選択し記憶位置に記憶されている内
容を変化させることが可能な選択手段と、通常の
コピー作成時は第１の位置にあり登録手段と記憶
手段とを接続しており第１の位置から第２の位置
に切替えられた時に選択手段と記憶手段とを接続
する切替え手段とを備えている。

従つて、通常のコピー作成時には第１の位置に
ある切替え手段が、画像エレメントの光導電性を
有した面にスクラツチ又はその他の修復不可能な
損傷が生じた場合には、第１の位置から第２の位
置に切替えられて、選択手段を介して記憶手段の
記憶位置を選択することにより記憶位置に記憶さ
れている内容を変化させること、即ちある像セク
シヨンをコピー作成に用いることから除外するこ
とが可能となるため、このように画像エレメント
の光導電性を有した面にスクラツチ又はその他の
修復不可能な損傷が生じた場合にも、画像エレメ
ントを交換せずに、通常のコピー作成時と同様、
損傷による汚れのない良質の複写を行うことがで
きる。

【図面の簡単な説明】

第１図は本発明の制御回路を使用し得る電子写
真複写機の一実施例の略断面図、第２図は像のあ
る部分に対しての光導電性層の露光に必要な光の
強度とこの像のセクシヨンによりコピーが作成さ
れる回数との関係を示すグラフ、第３図は第２図
に対応する必要な供給電圧を示すグラフ、第４図
は第１図に基づく複写用の主制御回路のブロツク
図、第５図は制御回路の一実施例のブロツク図、
第６図は第５図の制御回路用の制御パルスの存在
と光導電性エレメント及び露光ステーシヨンの位
置との関係を図式的に示す説明図、第７図は本発
明に基づく他の実施例の制御回路のブロツク図、
第８図は第７図のブロツク図の一部を変形した説
明図、第９図は第７図のブロツク図の一部を更に
変形した説明図である。 １……露光板、２……レンズ、３……ミラー、
４……吸引室、５……ベルト、７……現像装置、
８……駆動ローラ、９，１３……圧力ローラ、１
１……ガイド、１４……ループ、１５，１３０…
…静止曲面、２３……コロナデバイス、２４……
転写ベルト、１０１……カウンタ、１０２，１０
３……RAM、１０３……ROM、１０４……イ
ンクリメント回路、１０５，１１１，１１２，１
１８，１１９……記憶要素、１０６……デジタル
−アナログ変換器、１０７……電力供給回路、１
０８……フラツシユランプ、１０９……ポテンシ
ヨメータ、１１０……制御回路、１１４……スイ
ツチ、１１５……スイツチ部材、１１６……アン
ドゲート、１１７……デコード回路、１２０……
ナンドゲート、１２１……カウンタ、１２２……
増幅器、１２３……光源。

Claims (1)

【特許請求の範囲】
1. １ コピーを作成可能な複数の処理ステーシヨン
   を通過して供給されることが可能であり且つコピ
   ー作成に使用可能な複数の像セクシヨンが形成さ
   れている画像エレメントを有している電子写真複
   写機の制御回路であつて、１つ又は２つ以上の前
   記処理ステーシヨンに対する前記画像エレメント
   の存在位置を登録する登録手段と、前記像セクシ
   ヨンがコピー作成に使用されてよいか否かの情報
   を記憶可能な複数の記憶位置を有する記憶手段
   と、該記憶手段に記憶された前記情報の取出しを
   前記処理ステーシヨンを通過する前記画像エレメ
   ントの送りと同期させる同期手段と、前記記憶手
   段に接続されておりある像セクシヨンに属する記
   憶情報に応じて該像セクシヨンがコピー作成に使
   用されることが許可されていない場合に該像セク
   シヨンによるコピー作成を阻止する阻止手段と、
   前記記憶手段の前記記憶位置を選択し該記憶位置
   に記憶されている内容を変化させることが可能な
   選択手段と、通常のコピー作成時は第１の位置に
   あり前記登録手段と前記記憶手段とを接続してお
   り前記第１の位置から第２の位置に切替えられた
   時に前記選択手段と前記記憶手段とを接続する切
   替え手段とを備えていることを特徴とする電子写
   真複写機の制御回路。