JPH0352423A - 局識別符号検出方式 - Google Patents
局識別符号検出方式Info
- Publication number
- JPH0352423A JPH0352423A JP1188102A JP18810289A JPH0352423A JP H0352423 A JPH0352423 A JP H0352423A JP 1188102 A JP1188102 A JP 1188102A JP 18810289 A JP18810289 A JP 18810289A JP H0352423 A JPH0352423 A JP H0352423A
- Authority
- JP
- Japan
- Prior art keywords
- burst
- signal
- detector
- gate
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 41
- 238000004891 communication Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 101150066284 DET2 gene Proteins 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000004744 fabric Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Radio Relay Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目次〕
概要
産業上の利用分野
従来の技術（第４図、第５図）
発明が解決しようとする課題
課題を解決するための手段（第１図）
作用
実施例（第２図、第３図）
発明の効果
〔概要〕
局識別符号検出方式に関し、
受信同期開始時に、ＵＷ誤検出により受信タイミング発
生部を混乱させ、受信同期確立に要する時間が長くなる
ことを防止し、迅速な受信同期確立が行えるようにする
ことを目的とし、衛星通信用ＴＤＭＡ端局装置で、受信
同期開始時に局識別符号（ＵＷ）を検出する局識別符号
検出方法において、，復調器と、ＩＦバースト検出器と
、復調器からのバーストクロック及びＩＦバースト検出
器からの受信バース四食出信号とを入力信号としたＡＮ
Ｄゲートと、ＡＮＤゲートを通して供給されるバースト
クロックと同期して、上記復調データからＵＷの検出を
行うＵＷ検出器とを備え、ＩＦバースト検出器により、
受信バースト信号を検出した時にのみ、ＡＮＤゲートを
開き、ＵＷ検出器へバーストクロツクを供給してＵＷの
検出を行うように構或する。
生部を混乱させ、受信同期確立に要する時間が長くなる
ことを防止し、迅速な受信同期確立が行えるようにする
ことを目的とし、衛星通信用ＴＤＭＡ端局装置で、受信
同期開始時に局識別符号（ＵＷ）を検出する局識別符号
検出方法において、，復調器と、ＩＦバースト検出器と
、復調器からのバーストクロック及びＩＦバースト検出
器からの受信バース四食出信号とを入力信号としたＡＮ
Ｄゲートと、ＡＮＤゲートを通して供給されるバースト
クロックと同期して、上記復調データからＵＷの検出を
行うＵＷ検出器とを備え、ＩＦバースト検出器により、
受信バースト信号を検出した時にのみ、ＡＮＤゲートを
開き、ＵＷ検出器へバーストクロツクを供給してＵＷの
検出を行うように構或する。
本発明は、局識別符号検出方式に関し、更に詳しくいえ
ば、衛星通信用ＴＤＭＡ端局装置で受信同期開始時に局
識別符号（ Ｕ Ｗ ： Ｕｎｉｇｕｅ ｗｏｒｄ）を
検出する際に利用するものであり、特に、局識別符号の
誤検出を逓減した局識別符号検出方式に関する。
ば、衛星通信用ＴＤＭＡ端局装置で受信同期開始時に局
識別符号（ Ｕ Ｗ ： Ｕｎｉｇｕｅ ｗｏｒｄ）を
検出する際に利用するものであり、特に、局識別符号の
誤検出を逓減した局識別符号検出方式に関する。
従来、デジタル衛星通信方式として、Ｔ Ｄ ｙＡ（Ｔ
ｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃ
ｅｓｓ：時分割多元接ｙｆ．）が知られていた． このＴＤＭＡシステムでは、各端局装置は、基準局が送
出する基準局バースｌ−（ＦＲＢ）に同期して、自局バ
ーストを送信してネットワークに参加する．このために
は、時間基準となる基準局バーストを早く、かつ正確に
検出し、受信同期を確立させることが要求される。
ｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃ
ｅｓｓ：時分割多元接ｙｆ．）が知られていた． このＴＤＭＡシステムでは、各端局装置は、基準局が送
出する基準局バースｌ−（ＦＲＢ）に同期して、自局バ
ーストを送信してネットワークに参加する．このために
は、時間基準となる基準局バーストを早く、かつ正確に
検出し、受信同期を確立させることが要求される。
第４図は、、従来の局識別符号検出方式を示すブロック
図、第５図はタイムチャートを示す。
図、第５図はタイムチャートを示す。
図において、１はＵＷ（ユニークワード）検出器、２は
復調器（ＤＥＭ） 、３はＵＷ相関検出器（ＣＯＲＲ
ＤＢＴ）、４はクロソク乗換器（ＥＣＣ）、５はアバ
ーチャ制御器（Ａ．ＰＴ ＣＯＮＴ） 、６は同期保護
判定部（ＳＹＮＣ ＤＥＴ）を示す。
復調器（ＤＥＭ） 、３はＵＷ相関検出器（ＣＯＲＲ
ＤＢＴ）、４はクロソク乗換器（ＥＣＣ）、５はアバ
ーチャ制御器（Ａ．ＰＴ ＣＯＮＴ） 、６は同期保護
判定部（ＳＹＮＣ ＤＥＴ）を示す。
前記ＵＷ検出器ｌにおいて、ＵＷ相関検出器３とはクロ
ック乗換器４は、復調器２からのバーストクロックに同
期し、クロック乗換器４、アパーチャ制御器５と同期保
護判定部６は、システムクロソクに同期して動作するも
のであり、この２つのクロックは、クロソク乗換器４で
乗り換える。
ック乗換器４は、復調器２からのバーストクロックに同
期し、クロック乗換器４、アパーチャ制御器５と同期保
護判定部６は、システムクロソクに同期して動作するも
のであり、この２つのクロックは、クロソク乗換器４で
乗り換える。
同期保護判定部６は、アバーチャ制御器５を通過したＵ
Ｗ検出信号ＤＥＴを人力し、周期保護判定論理に従い、
受信同期が確立したかどうかを判定する。
Ｗ検出信号ＤＥＴを人力し、周期保護判定論理に従い、
受信同期が確立したかどうかを判定する。
前記判定結果により、アパーチャ制御器５に対して、ア
バーチャゲートをナロウ（狭い窓）にしたり、オーブン
（広い窓）にしたりする制御信号を出力すると共に、後
続の受信タイもング発生部（図示省略）へ同期検出信号
を送出する。
バーチャゲートをナロウ（狭い窓）にしたり、オーブン
（広い窓）にしたりする制御信号を出力すると共に、後
続の受信タイもング発生部（図示省略）へ同期検出信号
を送出する。
また、アパーチャ制御器５に対して出されるアバーチャ
ゲート信号は、アバーチャ制御器５の入力信号ＤＥＴａ
を通過させるための信号である。
ゲート信号は、アバーチャ制御器５の入力信号ＤＥＴａ
を通過させるための信号である。
アバーチャゲートがオーブンの時は、前記アバーチャゲ
ート信号が出された状態となっていて、その期間中、い
つでもアバーチャゲートを通過できるようになっている
が、ナロウの場合は、アバーチャゲート信号が出されて
いる少しの間だけ、検出信号がアパーチャゲートを通過
できるようになっている。
ート信号が出された状態となっていて、その期間中、い
つでもアバーチャゲートを通過できるようになっている
が、ナロウの場合は、アバーチャゲート信号が出されて
いる少しの間だけ、検出信号がアパーチャゲートを通過
できるようになっている。
このようなアバーチャゲートを通過したＤＥＴ信号によ
り、受信同期を確立させるためには、通常の場合、真の
検出信号を数回（例えば４〜５回）にわたって連続的に
検出することが必要である。
り、受信同期を確立させるためには、通常の場合、真の
検出信号を数回（例えば４〜５回）にわたって連続的に
検出することが必要である。
バワーオンにより、復調器２で復調された復調データと
バーストクロソクはＵＷ検出器１へ送出される（第５図
参照）。受信バースト信号が存在する部分は、バースト
クロソクも確定しており、ＵＷ相関検出器３の出力には
正しいＵＷ検出信号ＤＥＴｉが得られ、クロツク乗換器
４から（ＤＥＴ！）アパーチャ制御器５を経てＣＤ Ｅ
Ｔ）同期保護判定部６へ供給され、更に、受信タイξ
ング発生部（図示なし〉へ供給される。
バーストクロソクはＵＷ検出器１へ送出される（第５図
参照）。受信バースト信号が存在する部分は、バースト
クロソクも確定しており、ＵＷ相関検出器３の出力には
正しいＵＷ検出信号ＤＥＴｉが得られ、クロツク乗換器
４から（ＤＥＴ！）アパーチャ制御器５を経てＣＤ Ｅ
Ｔ）同期保護判定部６へ供給され、更に、受信タイξ
ング発生部（図示なし〉へ供給される。
また、アバーチャ制御器５では、同期保護判定部６から
の信号でアパーチャゲート内でＵＷの誤検出が生ずる事
のないように、アパーチャゲート内で最初に検出したＵ
ＷＤＥＴ信号のタイミングで強制的にアパーチャゲート
を閉じるような制御をする。
の信号でアパーチャゲート内でＵＷの誤検出が生ずる事
のないように、アパーチャゲート内で最初に検出したＵ
ＷＤＥＴ信号のタイミングで強制的にアパーチャゲート
を閉じるような制御をする。
バワーオン時はアパーチャゲートはオープン（広い窓）
の状態としているから、この状態ではノイズ等を誤検出
することがある。
の状態としているから、この状態ではノイズ等を誤検出
することがある。
今、ＵＷ検出器１において、例えばノイズ等を検出し、
誤検出信号Ｆ＋がＤＥＴｓ→ＤＥＴｉと出力され、アパ
ーチャゲートがオープンなのでこのアパーチャゲートを
通り、Ｆ１をＤＥＴとして検出する。このＦ！を検出す
ると、アバーチャゲートを同期保護判定部６からの，信
号でナロウ（狭い窓）に切り替える。
誤検出信号Ｆ＋がＤＥＴｓ→ＤＥＴｉと出力され、アパ
ーチャゲートがオープンなのでこのアパーチャゲートを
通り、Ｆ１をＤＥＴとして検出する。このＦ！を検出す
ると、アバーチャゲートを同期保護判定部６からの，信
号でナロウ（狭い窓）に切り替える。
アバーチャゲートがナロウになると、アパーチャゲート
信号（Ａｘ、Ａ ２−）のある期間でないとＤＥＴａは
アパーチャゲートを通過できないから、Ｐ１ （正規の
信号）やＦ２（誤信号）はアバーチャゲートを通過せず
、ＤＥＴは得られない。
信号（Ａｘ、Ａ ２−）のある期間でないとＤＥＴａは
アパーチャゲートを通過できないから、Ｐ１ （正規の
信号）やＦ２（誤信号）はアバーチャゲートを通過せず
、ＤＥＴは得られない。
次に、ＤＥＴ７Ｊ＜Ｆｌとなってから、１フレーム後の
予測位置であるｔ１秒後には、再びアパーチャゲート信
号Ａ＋をアバーチャ制御器５に送るがこの時ＤＥＴＩ，
ＤＥＴ２は何もないからＤＥＴには何もなく、短時間だ
けアパーチャゲートをオープンにしておく。
予測位置であるｔ１秒後には、再びアパーチャゲート信
号Ａ＋をアバーチャ制御器５に送るがこの時ＤＥＴＩ，
ＤＥＴ２は何もないからＤＥＴには何もなく、短時間だ
けアパーチャゲートをオープンにしておく。
この状態で、ＤＥＴ＋、ＤＥＴ２のＦ３はアバーチャゲ
ートを通過し、ＤＥＴがＦ３（誤信号）となるが、これ
は誤った信号である。ここで再びアパーチャゲートは短
時間の内にナロウになり、１＋秒後に再びアパーチャゲ
ート信号Ａ２により、ＤＥＴ２を取り込もうとするが、
この時ＤＥＴ２は何もないからＤＥＴは得られないので
、アパーチャゲートを少しの間オープンにする。
ートを通過し、ＤＥＴがＦ３（誤信号）となるが、これ
は誤った信号である。ここで再びアパーチャゲートは短
時間の内にナロウになり、１＋秒後に再びアパーチャゲ
ート信号Ａ２により、ＤＥＴ２を取り込もうとするが、
この時ＤＥＴ２は何もないからＤＥＴは得られないので
、アパーチャゲートを少しの間オープンにする。
この時、ＤＥＴＩ，ＤＥＴ２にＰ３（正しい信号）があ
ると、ＤＥＴにＰ３が得られ、この時点で正規のＵＷＤ
ＥＴが補足できることになる。
ると、ＤＥＴにＰ３が得られ、この時点で正規のＵＷＤ
ＥＴが補足できることになる。
上記のような従来のものにおいては次のような欠点があ
った。
った。
受信同期開始時は、通常オーブンアバーチャとしてＵＷ
信号を待ち受けるため、復調器がバーストの存在しない
部分で雑音或分をバーストクロックとして再生すること
に起因してＵＷ誤検出をすることがある。
信号を待ち受けるため、復調器がバーストの存在しない
部分で雑音或分をバーストクロックとして再生すること
に起因してＵＷ誤検出をすることがある。
このＵＷ誤検出信号により、後続の受信タイξング発生
部が起動され、結果的に誤ったタイξングでアパーチャ
ゲート信号を作戒する。
部が起動され、結果的に誤ったタイξングでアパーチャ
ゲート信号を作戒する。
そして、オープンアパーチャモードからナロウアバーチ
ャモードへの切り替わり、次フレームのＵＷ信号の検出
に備えることになる。
ャモードへの切り替わり、次フレームのＵＷ信号の検出
に備えることになる。
従って、当然、次フレームではＵＷ検出ができず、再度
オープンアパーチャモードへ移行する。
オープンアパーチャモードへ移行する。
この状態を繰り返した後、真のＵＷ信号を検出し、受信
同期を確立するため、受信同期確立までの所要時間が異
常に長くなる場合がある。
同期を確立するため、受信同期確立までの所要時間が異
常に長くなる場合がある。
本発明は、このような従来の欠点を解消し、受信同期開
始時に、ＵＷ誤検出により受信タイミング発生部を混乱
させ、受信同期確立に要する時間が長くなることを防止
し、迅速な受信同期確立が行えるようにすることを目的
とする。
始時に、ＵＷ誤検出により受信タイミング発生部を混乱
させ、受信同期確立に要する時間が長くなることを防止
し、迅速な受信同期確立が行えるようにすることを目的
とする。
第１図は本発明の原理図であり、以下、この図に基づい
て本発明の原理を説明する。
て本発明の原理を説明する。
図において、１はＵＷ （ユニークワード）検出器、２
は復調器、７はＡＮＤゲート、８はＩＦバースト検出器
を示す。
は復調器、７はＡＮＤゲート、８はＩＦバースト検出器
を示す。
復調器２は、受信バースト信号を復調して、復調データ
をＵＷ検出器ｌに供給すると共に、バーストクロソクを
出力してＡＮＤゲート７の一方の入力へ供給する。
をＵＷ検出器ｌに供給すると共に、バーストクロソクを
出力してＡＮＤゲート７の一方の入力へ供給する。
ＩＦバースト検出器８では、受信バースト信号（ＩＦ信
号）を検出し、ＡＮＤゲート７の他方の人力へ受信バー
スト検出信号を供給し、前記ＡＮＤゲート７の開閉を行
う。
号）を検出し、ＡＮＤゲート７の他方の人力へ受信バー
スト検出信号を供給し、前記ＡＮＤゲート７の開閉を行
う。
ＵＷ検出器１では、ＡＮＤゲート７からのバーストクロ
ックに同期して、上記復調データから局識別符号ＵＷの
検出を行う。
ックに同期して、上記復調データから局識別符号ＵＷの
検出を行う。
本発明では、受信バースト信号を復調した後、ＵＷ検出
回路１で、局識別符号であるＵＷを検出するものである
が、その際、ＩＦバースト検出器８から出力される受信
バースト検出信号の存在する期間のみ、ＡＮＤゲート７
を開けて復調器２から出力されるバーストクロックをＵ
Ｗ検出器１に供給するように構威したものである。
回路１で、局識別符号であるＵＷを検出するものである
が、その際、ＩＦバースト検出器８から出力される受信
バースト検出信号の存在する期間のみ、ＡＮＤゲート７
を開けて復調器２から出力されるバーストクロックをＵ
Ｗ検出器１に供給するように構威したものである。
本発明は上記のように構威したので、次のような作用が
ある。
ある。
受信バースト検出信号によりバーストクロックをゲート
し、常に受信バーストが存在する期間のみ、バーストク
ロソクをＵＷ検出器１へ供給する。
し、常に受信バーストが存在する期間のみ、バーストク
ロソクをＵＷ検出器１へ供給する。
これにより、ＵＷ検出器ｌは、受信バーストが存在する
期間のみ動作し、その他の期間は停止する。
期間のみ動作し、その他の期間は停止する。
従って、受信バーストが無い部分でＵＷｆｉ検出を行う
ことは無くなり、常に真のＵＷのみ検出できるから、迅
速な受信同期確立が可能となる。
ことは無くなり、常に真のＵＷのみ検出できるから、迅
速な受信同期確立が可能となる。
以下、本発明の実施例を図面に基づいて説明する。
第２図は本発明の１実施例のブロック図、第３図はタイ
ミングチャートであり、第１図と同符号は同一のものを
示す。図において、３はＵＷ相関検出器（ＣＯＲＲ
ＤＥＴ） 、４はクロック乗換器（ＥＣＣ） 、５はア
パーチャ制御器（ＡＰＴＣＯＮＴ） 、６は同期保護判
定部（ＳＹＮＣ ＤＥＴ）を示す。
ミングチャートであり、第１図と同符号は同一のものを
示す。図において、３はＵＷ相関検出器（ＣＯＲＲ
ＤＥＴ） 、４はクロック乗換器（ＥＣＣ） 、５はア
パーチャ制御器（ＡＰＴＣＯＮＴ） 、６は同期保護判
定部（ＳＹＮＣ ＤＥＴ）を示す。
復調器２は、受信バースト信号を復調し、復調データを
ＵＷ検出器１へ送ると共に、ＡＮＤゲート７ヘバースト
クロック（Ｂ Ｃ）を送る。
ＵＷ検出器１へ送ると共に、ＡＮＤゲート７ヘバースト
クロック（Ｂ Ｃ）を送る。
ＩＦバースト検出器８は、受信バースト信号（ＩＦ信号
）を検出し、受信バースト検出信号をＡＮＤゲート７へ
送り、該ＡＮＤゲート７の開閉を行う。
）を検出し、受信バースト検出信号をＡＮＤゲート７へ
送り、該ＡＮＤゲート７の開閉を行う。
ＵＷ’検出器１では、ＡＮＤゲート７を通過したバース
トクロックに同期して、上記復調データから局識別符号
であるＵＷ（ユニークヮード）の検出を行う。
トクロックに同期して、上記復調データから局識別符号
であるＵＷ（ユニークヮード）の検出を行う。
同期保護判定部６では、アパーチャ制御器５を通過した
検出信号ＤＥＴについて真の検出信号なのか、誤った検
出信号なのかの判定を行い、アパーチャ制御器５に対し
て、オープン／ナロウの切り替え制御を行うと共に、後
続の受信タイξング発生部（図示なし）へ同期検出信号
（ＳＹＮＣ ＤＥＴ）を送出する。
検出信号ＤＥＴについて真の検出信号なのか、誤った検
出信号なのかの判定を行い、アパーチャ制御器５に対し
て、オープン／ナロウの切り替え制御を行うと共に、後
続の受信タイξング発生部（図示なし）へ同期検出信号
（ＳＹＮＣ ＤＥＴ）を送出する。
アパーチャゲート信号は、入力信号（ＤＥＴｓ）を通過
させる信号であり、予め予測した位置で出力する。
させる信号であり、予め予測した位置で出力する。
受信バースト信号が第３図に示した状態で復調器２に入
力すると、復調データと共に、バーストクロフクがＢＣ
！、ＢＣ！、ＢＣ３〜・のように出力される。
力すると、復調データと共に、バーストクロフクがＢＣ
！、ＢＣ！、ＢＣ３〜・のように出力される。
また、受信バースト信号は、ＩＦバースト検出器８で検
出され、受信バースト検出信号がＢＤｒ、ＢＤｚ、ＢＤ
３・−のように出力される。
出され、受信バースト検出信号がＢＤｒ、ＢＤｚ、ＢＤ
３・−のように出力される。
この受信バースト検出信号ＢＤ１、ＢＤ！、ＢＤ３・・
−の存在する期間は、ＡＮＤゲート７が開かれているか
ら、復調器２から出力されるバーストクロックＢＣ１、
ＢＣ２、ＢＣｓ−・はＡＮＤゲート７を通過し、図示の
ような状態でＵＷ検出器１へ入力する。
−の存在する期間は、ＡＮＤゲート７が開かれているか
ら、復調器２から出力されるバーストクロックＢＣ１、
ＢＣ２、ＢＣｓ−・はＡＮＤゲート７を通過し、図示の
ような状態でＵＷ検出器１へ入力する。
ＵＷ検出器１内では、前記バーストクロックがＵＷ相関
検出器３とクロック乗換器４へ人力する。
検出器３とクロック乗換器４へ人力する。
このバーストクロックに同期して、上記復調データから
ＵＷの検出を行い、Ｄ Ｅ Ｔ ｓ及びＤＥＴ２が図示
のＰ１、Ｐ！、Ｐ３・一のように得られる。
ＵＷの検出を行い、Ｄ Ｅ Ｔ ｓ及びＤＥＴ２が図示
のＰ１、Ｐ！、Ｐ３・一のように得られる。
このＤＥＴ丈及びＤＥＴ＊は、従来と同様にしてアパー
チャ制御器５を通りＤＥＴとして前記Ｐ！、Ｐ２、Ｐｅ
Ｊ一・が得られる。
チャ制御器５を通りＤＥＴとして前記Ｐ！、Ｐ２、Ｐｅ
Ｊ一・が得られる。
このように、ＩＰバースト検出器８は、受信バースト信
号（受信ＩＦ信号）の有無を判定してバースト検出信号
ＢＤをＡＮＤゲート７へ送り、該ゲートの開閉を行う。
号（受信ＩＦ信号）の有無を判定してバースト検出信号
ＢＤをＡＮＤゲート７へ送り、該ゲートの開閉を行う。
これにより、ＵＷ相関検出器３とクロック乗換器４へ供
給するバーストクロックを、バースト或分に該当する部
分のみに整形する。
給するバーストクロックを、バースト或分に該当する部
分のみに整形する。
そして、前記バーストクロツクに同期してＵＷ検出を行
うから、従来のようなノイズ等の誤検出は防止でき、迅
速な同期確立が可能となる。
うから、従来のようなノイズ等の誤検出は防止でき、迅
速な同期確立が可能となる。
結局、最初のＤＥＴＩ、ＤＥＴｔの真の信号であるＰ１
がＤＥＴとして補足され、その後、Ｐ１の検出から一定
時間後に出力されるアパーチャゲート信号で次のＰ２
（真の信号）が補足され、続いて、Ｐ！から一定時間後
に出力されるアノくーチャゲート信号でＰ３（真の信号
）が補足される。
がＤＥＴとして補足され、その後、Ｐ１の検出から一定
時間後に出力されるアパーチャゲート信号で次のＰ２
（真の信号）が補足され、続いて、Ｐ！から一定時間後
に出力されるアノくーチャゲート信号でＰ３（真の信号
）が補足される。
このようにして、真の信号が数回（例えば４〜５回）に
わたって連続的に補足されると、受信同期が確立したと
判断される。
わたって連続的に補足されると、受信同期が確立したと
判断される。
なお、上記実施例においては、ＡＮＤゲート７をＵＷ検
出器１の外部に設けたが、これは、ＵＷ検出器１の内部
に設けても、上記実施例と同様にして動作可能である。
出器１の外部に設けたが、これは、ＵＷ検出器１の内部
に設けても、上記実施例と同様にして動作可能である。
以上説明したように、本発明によれば次のような効果が
ある。
ある。
即ち、受信バースト信号が存在する期間のみ、バースト
クロツクをＵＷ相関検出器とクロソク乗換器へ供給して
動作させ、受信バースト信号が存在しない期間は、バー
ストクロンクを禁止している。
クロツクをＵＷ相関検出器とクロソク乗換器へ供給して
動作させ、受信バースト信号が存在しない期間は、バー
ストクロンクを禁止している。
従って、不確実なバーストクロックによる当該回路部分
の誤動作に起因するＵＷ検出を無くする事が可能となり
、受信同期確立に要する時間を短縮することができる。
の誤動作に起因するＵＷ検出を無くする事が可能となり
、受信同期確立に要する時間を短縮することができる。
第１図は本発明に係る局識別符号検出方式の原理図、
第２図は本発明の１実施例のブロック図、第３図は第２
図に示した実施例のタイミングチャート、 第４図は従来の局識別符号検出方式を示すブロック図、 第５図は第４図に示した従来例のタイミングチャートを
示した図である。 １ −−−ｕ ｗ検出器 ２一復調器 ７−・一ＡＮＤゲート ８ ■ Ｆバースト検出器
図に示した実施例のタイミングチャート、 第４図は従来の局識別符号検出方式を示すブロック図、 第５図は第４図に示した従来例のタイミングチャートを
示した図である。 １ −−−ｕ ｗ検出器 ２一復調器 ７−・一ＡＮＤゲート ８ ■ Ｆバースト検出器
Claims (1)
- 【特許請求の範囲】 衛星通信用ＴＤＭＡ端局装置で、受信同期開始時に局識
別符号（ＵＷ）を検出する局識別符号検出方式において
、 受信バースト信号（ＩＦ信号）を復調する復調器（２）
と、 受信バースト信号の有無を検出するＩＦバースト検出器
（８）と、 前記復調器（２）からのバーストクロック及び前記ＩＦ
バースト検出器（８）からの受信バースト検出信号とを
入力信号としたＡＮＤゲート（７）と、 前記ＡＮＤゲート（７）を通して供給されるバーストク
ロックと同期して、上記復調データから局識別符号（Ｕ
Ｗ）の検出を行うＵＷ検出器（１）とを備え、 前記ＩＦバースト検出器（８）により、受信バースト信
号を検出した時にのみ、ＡＮＤゲート（７）を開き、Ｕ
Ｗ検出器（１）へバーストクロックを供給して局識別符
号（ＵＷ）の検出を行うことを特徴とする局識別符号検
出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1188102A JPH0352423A (ja) | 1989-07-20 | 1989-07-20 | 局識別符号検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1188102A JPH0352423A (ja) | 1989-07-20 | 1989-07-20 | 局識別符号検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0352423A true JPH0352423A (ja) | 1991-03-06 |
Family
ID=16217738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1188102A Pending JPH0352423A (ja) | 1989-07-20 | 1989-07-20 | 局識別符号検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0352423A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5500878A (en) * | 1993-06-08 | 1996-03-19 | Nec Corporation | Automatic frequency control apparatus and method therefor |
| US6493360B1 (en) | 1997-12-09 | 2002-12-10 | Nec Corporation | Reception synchronization circuit, receiver using the same, and digital communication system |
| US7136434B2 (en) | 2001-11-09 | 2006-11-14 | Samsung Electronics Co., Ltd. | Apparatus and method for detecting energy of tone signal |
| US20180149207A1 (en) * | 2015-07-08 | 2018-05-31 | Ntn Corporation | Fixed-type constant velocity universal joint |
-
1989
- 1989-07-20 JP JP1188102A patent/JPH0352423A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5500878A (en) * | 1993-06-08 | 1996-03-19 | Nec Corporation | Automatic frequency control apparatus and method therefor |
| US6493360B1 (en) | 1997-12-09 | 2002-12-10 | Nec Corporation | Reception synchronization circuit, receiver using the same, and digital communication system |
| US7136434B2 (en) | 2001-11-09 | 2006-11-14 | Samsung Electronics Co., Ltd. | Apparatus and method for detecting energy of tone signal |
| US20180149207A1 (en) * | 2015-07-08 | 2018-05-31 | Ntn Corporation | Fixed-type constant velocity universal joint |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU98100294A (ru) | Синхронизация передачи данных в двусторонней линии связи | |
| JPH0580181B2 (ja) | ||
| JP2008035233A (ja) | 狭帯域通信システムのフレーム同期回路 | |
| CA2251822A1 (en) | Two-way examining frame synchronization circuit | |
| JPH06350405A (ja) | 自動周波数制御装置 | |
| JPH0352423A (ja) | 局識別符号検出方式 | |
| JPH10200518A (ja) | 同期信号検出方式 | |
| US5706422A (en) | Method of locating fault of communication system | |
| US5539725A (en) | Port address resolution device | |
| JP2005184335A (ja) | 無線通信装置における誤同期防止装置 | |
| KR19980024651A (ko) | 시리얼 버스 제어기 | |
| JP2848229B2 (ja) | 受信回路 | |
| JP3052576B2 (ja) | 表示付き無線選択呼出受信機 | |
| JP2002314625A (ja) | Ｈｄｌｃ通信コントローラ | |
| JPS632377B2 (ja) | ||
| JPH08149049A (ja) | 同期回路 | |
| JP2689955B2 (ja) | 回線切替装置 | |
| JP2003151054A (ja) | 小電力セキュリティシステム | |
| JP2661102B2 (ja) | データ伝送装置 | |
| JP2576539B2 (ja) | 入出力信号監視回路 | |
| JPS58105654A (ja) | 回線状態検出方式 | |
| JPH06350571A (ja) | Ｃｒｃエラー検出回路 | |
| JPH05336195A (ja) | タイム・アウト検出時間設定方法 | |
| JPH07307729A (ja) | クロック抽出回路 | |
| JPH01132244A (ja) | フレーム通信方式 |