JPH0352025Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は、増幅回路に過大レベルの入力信号
が入力された際に生じるクリツピング歪を防止す
るクリツピング歪防止装置に関する。

一般に、正負２電源から動作電流が供給され、
出力コンデンサの無いスピーカ直結式の増幅回路
は、出力端子における瞬時電圧の上限値V_nax
〔Ｖ〕及び下限値V_nio〔Ｖ〕が、正極側電源端子の
電圧を＋Ｅ〔Ｖ〕、負極側電源端子の電圧を−Ｅ
〔Ｖ〕とすると、 V_nax≦＋Ｅ−（１〜２）V_BE， V_nio≧−Ｅ＋（１〜２）V_BE となる。ここでV_BEは出力トランジスタのベー
ス、エミツタ間の電圧降下である。

したがつて、出力端子における瞬時電圧は、入
力信号があるレベル以上になると、V_nax〔Ｖ〕、
V_nio〔Ｖ〕で飽和し、出力信号にクリツピング歪
を生じて音質や明瞭度が低下したり、極端な場合
にはスピーカが焼損することがある。

このクリツピング歪を防止する装置としては、
米国特許（USP4048573号）に開示されているよ
うなものがある。

これは、第１図に示すように前置増幅回路１０
から主増幅回路２０に入力される信号と、主増幅
回路２０の出力側から帰還回路２５を介して供給
される信号との差を差動増幅回路３０で検出し、
この検出出力を全波整流回路３２で整流して発光
ダイオード３６及び光導電素子３８からなるアツ
テネータ３１に供給し、アツテネータ３１の減衰
量を変化させようとするものである。

今、入力信号が通常レベルであるとすれば、主
増幅回路２０はクリツピング歪を生じないので、
差動増幅回路３０の双方の入力信号の波形は等し
く、差動増幅回路３０は出力を送出しない。

したがつて、アツテネータ３１の発光ダイオー
ド３６は消灯したままとなり、光導電素子３８の
抵抗値も大きく、入力端子２から入力される入力
信号は減衰することなく前置増幅回路１０に供給
され、主増幅回路２０から出力される。

次に、過大レベルの入力信号が主増幅回路２０
にクリツピング歪を生じさせたとすると、帰還回
路２５から差動増幅回路３０に入力される信号
は、前置増幅回路１０から入力される信号と異な
る波形となり、差動増幅回路３０はこれらの信号
の波形の差に応じた出力信号を送出し、これが全
波整流回路３２で整流された後、発光ダイオード
３６に供給されて発光ダイオード３６を点灯させ
る。

これにより光導電素子３８の抵抗値が低下し、
入力信号が減衰されてクリツピング歪が抑圧され
る。

なお第１図においては４は出力端子、３３はラ
ンプ駆動回路、３４は出力信号にクリツピング歪
が生じていないことを表示するランプ、３５はク
リツピング歪が生じているので入力信号を減衰さ
せていることを表示するランプである。

しかしこの増幅回路では、主増幅回路２０へ入
力される信号と、帰還回路２５を介して供給され
る主増幅回路２０の出力信号との波形の差に応じ
て、入力信号を減衰させているため、出力信号に
クリツピング歪が生じてから、始めて入力信号を
減衰させるものであるので、クリツピング歪を抑
圧することはできるが、その発生を未然に防ぐこ
とができないという欠点がある。

さらに、できるだけクリツピング歪を防止する
ために、差動増幅回路３０の利得を上げる等の手
段を用いて、わずかなクリツピング歪が生じただ
けでも入力信号を減衰させるようにすると、クリ
ツピング歪以外の歪が出力信号に生じると、これ
によつて誤動作するという欠点がある。これも入
力信号と出力信号との波形差に応じて入力信号を
減衰させているからである。

たとえば、出力端子４に接続されるスピーカが
容量性や誘導性のスピーカであるときに、出力信
号に歪が生じやすく、これによつて誤動作するこ
とがある。

この考案は、クリツピング歪を未然に防止で
き、またクリツピング歪以外の歪によつて誤動作
することがなく、既存の増幅回路にも回路を変更
することなく容易に取付けられるクリツピング歪
防止装置を提供しようとするものである。

これは、電位が基準電位点よりも高い第１の電
源端子と、電位が基準電位点以下である第２の電
源端子との間に接続した増幅器において、第１及
び第２の電源端子間に、第１の電源端子側から順
に第１乃至第３の抵抗器を直列に接続し、上記増
幅器の出力側と第１及び第２の抵抗器の接続点と
の間に、上記増幅器の出力電圧が上記第１及び第
２の抵抗器の接続点の電位よりも小さいとき、逆
バイアスされる方向に第１のダイオードを接続
し、上記増幅器の出力側と第２及び第３の抵抗器
の接続点との間に、上記増幅器の出力電圧が第２
及び第３の抵抗器の接続点の電位よりも大きいと
き、逆バイアスされる方向に第２のダイオードを
接続し、第１乃至第３の抵抗器の抵抗値を、第１
及び第２の抵抗器の接続点の電位が上記増幅器の
出力電圧の上限値よりも少なくとも第１のダイオ
ードの電圧降下分だけ小さくなるように、かつ第
２及び第３の抵抗器の接続点の電位が上記増幅器
の出力電圧の下限値よりも少なくとも第２のダイ
オードの電圧降下分だけ大きくなるように選定
し、第１の電源端子側に第４の抵抗器を基準電位
点側に第１の半導体スイツチング素子の導電路を
接続した直列回路を設けると共に、第１の電源端
子側に第５の抵抗器を基準電位側に第２の半導体
スイツチング素子の導電路を接続した直列回路を
設け、第１の半導体素子の制御電極と第１及び第
２の抵抗器の接続点との間に、上記増幅器の出力
電圧が第１及び第２の抵抗器の接続点の電位より
も小さいとき、第１の半導体スイツチング素子を
導通させる方向に第１のツエナーダイオードを接
続し、第２の半導体スイツチング素子の制御電極
と第２及び第３の抵抗器の接続点との間に、上記
増幅器の出力電圧が第２及び第３の抵抗器の接続
点の電位よりも大きいとき第２の半導体スイツチ
ング素子を導通させる方向に第２のツエナーダイ
オードを接続し、第１の半導体スイツチング素子
と第４の抵抗器との接続点に、第１の半導体スイ
ツチング素子が非導通状態において導通する方向
に接続された第３のダイオードを介して接続され
た充放電回路を設け、第２の半導体スイツチング
素子及び第５の抵抗器の接続点と上記充放電回路
との間に、第２の半導体スイツチング素子が非導
通状態において導通する方向に接続された第４の
ダイオードを設け、上記増幅器の入力側に上記充
放電回路が放電状態において小さな減衰量を呈
し、上記充放電回路が充電状態において大きな減
衰量を呈する可変減衰回路を設けてなるものであ
る。

このように構成すると、増幅器の出力信号が第
１及び第２の抵抗器の接続点の電位よりも低く、
かつ第２及び第３の抵抗器の接続点の電位よりも
高ければ、即ち通常状態では、第１及び第２のダ
イオードは逆バイアスされており、第１及び第２
の抵抗器の接続点の電位と、第２及び第３の抵抗
器の接続点の電位とは、共に変化しない。従つ
て、第１の半導体スイツチング素子及び第２のス
イツチング素子は、第１及び第２のツエナーダイ
オードによつて順にバイアスされ、導通状態とな
る。その結果、第１の半導体スイツチング素子と
第４の抵抗器との接続点の電位が基準電位とな
り、第３のダイオードは非導通で充放電回路への
充電は行われない。このとき、第２の半導体スイ
ツチング素子も導通しているが、第２の半導体ス
イツチング素子と第５の抵抗器との接続点の電位
は、基準電位以下の第２の電位になつているの
で、第４のダイオードが非導通状態であり、第２
の電位による充電も行われない。このように充放
電回路が未充電状態であるので、可変減衰回路に
よる減衰は行われない。

増幅器の出力電圧が第１及び第２の抵抗器の接
続点の電位よりも大きくなると、第１のダイオー
ドが順にバイアスされて導通し、第１及び第２の
抵抗器の接続点の電位が上昇する。これに従つ
て、第１のツエナーダイオードに印加される電圧
がツエナー電圧以下になり、第１のツエナーダイ
オードが非導通状態となり、第１の半導体スイツ
チング素子も非導通状態となる。その結果、第１
の半導体スイツチング素子と第４の抵抗器との接
続点の電位が第１の電位となり、充放電回路が充
電され、可変減衰回路が入力信号を減衰させる。
このとき、第２の半導体スイツチング素子は、導
通状態であるが、第４のダイオードが非導通状態
であるので、充放電回路の放電は行われない。

増幅器の出力電圧が第２及び第３の抵抗器の接
続点の電位よりも小さくなると、第２のダイオー
ドが導通状態となり、第２及び第３の抵抗器の接
続点の電位が降下する。これに従つて、第２のツ
エナーダイオードに印加される電圧がツエナー電
圧以下になり、第２のツエナーダイオードが非導
通状態となり、第２の半導体スイツチング素子も
非導通状態となり、第２の半導体スイツチング素
子と第５の抵抗器との接続点の電位が第１の電位
となり、これが第３のダイオードを介して充放電
回路に供給され、充放電回路が充電状態になり、
可変減衰回路が入力信号を減衰させる。このと
き、第１の半導体スイツチング素子は、導通状態
であるので、第１の半導体スイツチング素子と第
４の抵抗器との接続点の電位は、基準電位である
が、第３のダイオードが非導通状態であるので、
放電は行われない。

この考案によるクリツピング歪防止回路によれ
ば、増幅器の出力電圧の上限値よりほぼダイオー
ドの電圧降下分だけ小さい基準電圧と、増幅器の
出力電圧よりほぼダイオードの電圧降下分だけ大
きい基準電圧と、増幅器の出力電圧をそれぞれ比
較しているので、入力信号と出力信号とを比較す
る従来のものと異なり、出力電圧に歪が生じる前
に未然にこれを防止することができる。また、入
力信号と出力信号とを比較するものでなく、電源
電圧より得た両基準電圧と出力電圧とを比較する
ものであるので、出力電圧にクリツピング歪以外
の歪が生じても誤動作することもない。しかも、
第１及び第２の半導体スイツチング素子の制御電
極には、第１及び第２のツエナーダイオードを介
して、これらを導通させる電圧が印加されている
ので、第１及び第２の電源端子に印加されている
電圧が変動しても、増幅器の出力電圧が所定値以
上変動しない限り、第１及び第２の半導体スイツ
チング素子の導通状態が変動することもない。し
かも、そのための構成は、２つのツエナーダイオ
ードだけでよいので、回路構成が複雑になること
もない。

次に、この考案を第２図及び第３図に示す一実
施例に基づいて説明する。

第２図おいて、４０は正負２電源方式の増幅回
路、４２は入力端子、４４は出力端子、４６，４
８は増幅回路４０へ作動電流を供給する正極側電
源端子及び負極側電源端子、５０は出力端子４４
に接続されたスピーカである。

また出力端子４４には減衰制御信号回路５２
が、入力端子４２には可変減衰回路５４がそれぞ
れ接続されており、減衰制御信号生成回路５２と
可変減衰回路５４との間にはコントロール回路５
６が接続されている。

減衰制御信号生成回路５２は、正極側電源端子
４６、負極側電源端子４８間に直列に接続された
３つの抵抗６０，６２，６４を有する。抵抗６０
と抵抗６２との接続点Ｂ側にダイオード７４のカ
ソード側が、出力端子４４側にダイオード７４の
アノード側がそれぞれ接続されている。また抵抗
６２と抵抗６４との接続点Ｃ側にダイオード７６
のアノード側が、出力端子４４側にダイオード７
６のカソード側が接続されている。接続点Ｂ及び
接続点Ｃは充放電回路８９に接続されている。こ
の充放電回路８９は、それぞれツエナーダイオー
ド６６，６８を介して接続されたトランジスタ７
０，７２、抵抗７８，８０，８２及びダイオード
８４，８６、コンデンサ８８、トランジスタ９
０、抵抗９２から構成されている。

接続点Ｂ，Ｃの電圧V_B，V_Cは、ダイオード７
４，７６が逆バイアスされりている状態では、抵
抗６０，６２，６４の抵抗値とツエナーダイオー
ド６６，６８及びトランジスタ７０，７２に流れ
る電流によつて定められる。電圧V_Bは出力端子
４４の端子電圧の上限値をV_nax〔Ｖ〕とすると、
ダイオード７４の電圧降下分約0.6〔Ｖ〕及び余裕
分約0.2〔Ｖ〕だけV_nax〔Ｖ〕より小さくされてい
る。

したがつて端子電圧の上限値V_nax〔Ｖ〕が V_nax〔Ｖ〕＝＋Ｅ−1.2〔Ｖ〕 とすれば、電圧V_B〔Ｖ〕は第３図に示すように V_B＝V_nax−（0.6＋0.2） ＝＋Ｅ−（1.2＋0.6＋0.2）＝＋Ｅ−2.0〔Ｖ〕 に設定されている。

同様に接続点Ｃの電圧V_C〔Ｖ〕も V_C＝−Ｅ＋2.0〔Ｖ〕 に設定されている。

さらにツエナーダイオード６６，６８のツエナ
ー電圧V_Zは、ダイオード７４，７６が逆バイア
スされている時に導通状態となるように 2.0−（トランジスタ７０，７２のV_BE） ＝2.0−0.7≧1.4〔Ｖ〕 に設定される。

またコントロール回路５６は、オペアンプ９
４、抵抗９６，９８，１００，１０２，１０４、
トランジスタ１０６から構成されており、可変減
衰回路５４は、発光ダイオード１０８、抵抗１１
０、Cds等の光導電素子１１２、入力端子１１４
とから構成されている。

今、入力端子１１４から可変減衰回路５４、入
力端子４２を介して増幅回路４０に入力される入
力信号のレベルが低く、出力端子４４における瞬
時電圧Ｖ〔Ｖ〕の上限値V_nax及び下限値V_nioがそ
れぞれ V_nax＜V_nax＝＋Ｅ−1.2〔Ｖ〕 V_nio＞V_nio＝−Ｅ＋1.2〔Ｖ〕 であるとすれば、ダイオード７４，７６は入力信
号のレベルに係わらず常に逆バイアスされ、接続
点Ｂ，Ｃはそれぞれ電圧V_B〔Ｖ〕，V_C〔Ｖ〕を保つ
ので、ツエナーダイオード６６，６８が導通して
トランジスタ７０，７２，９０が導通し、ダイオ
ード８４のアノード側の電圧は電源の中性端子
（図示せず）の中性電圧V_Sとほぼ等しくなつて非
導通状態となり、ダイオード８６のアノード側の
電圧は−Ｅ〔Ｖ〕となつて、ダイオード８６は逆
バイアスされる。

これにより、ダイオード８４，８６とコンデン
サ８８との接続点Ｄの電圧V_Dすなわちオペアン
プ９４の反転入力端子に印加される電圧は電圧
V_Sと等しくなる。

オペアンプ９４の出力端子電圧V_put〔Ｖ〕は、
抵抗９６，１０２の抵抗値をそれぞれR₁，R₂と
し、抵抗９８と抵抗１００との接続点Ｅの電圧を
V_E〔Ｖ〕とすれば V_put＝−R₂／R₁V_D＋（１＋R₂／R₁）V_E〔Ｖ〕 となるので、電圧V_Dが電圧V_Sと等しければ、抵
抗１０４を介してトランジスタ１０６に電流が流
れてトランジスタ１０６が導通し、発光ダイオー
ド１０８が点灯する。したがつて、光導電素子１
１２の抵抗値は小さくなり、入力信号は減衰する
ことなく増幅回路４０へ入力される。

次に、入力端子１１４に入力される入力信号の
レベルが過大になり、出力端子４４における瞬時
電圧ｖ〔Ｖ〕が第３図に示すように接続点Ｂ，Ｃ
の電圧V_B〔Ｖ〕を0.6〔Ｖ〕以上越えると、ダイオ
ード７４が導通して、接続点Ｂでは電圧V_B〔Ｖ〕
が上昇する。

これによりツエナーダイオード６６の両端間の
電圧がツエナー電圧以下となつて、トランジスタ
７０，９０が非導通状態となり、正極側電源端子
４６から抵抗７８、ダイオード８４を介してコン
デンサ８８に充電電流が流れて接続点Ｄの電圧
V_D〔Ｖ〕が第３図に示すように上昇する。

接続点Ｄの電圧V_D〔Ｖ〕が上昇すると、オペア
ンプ９４の出力端子電圧V_put〔Ｖ〕は電圧V_Dに対
応して低下する。これによりトランジスタ１０６
のコレクタ電流が低下し、発光ダイオード１０８
が暗くなつて光導電素子１１２の抵抗値が増大
し、クリツピング歪が生じる前に、増幅回路４０
へ入力される入力信号が減衰され、クリツピング
歪が防止できる。増幅回路４０の出力電圧V_Cよ
りも小さくなると、ダイオード７６が導通し、
V_Cが低下し、トランジスタ７２が非導通状態と
なる。以下、同様にして入力信号が減衰される。

なお、充放電回路８９を構成する抵抗７８，８
０，８２の内、抵抗７８，８０の抵抗値は小さく
されて立上り時定数を小さくし、急峻な大レベル
の入力信号に対して、すばやい減衰がえ行なえる
ようになつており、また抵抗８２の抵抗値は大き
くされて立上り時定数を大きくし、減衰動作が断
続的に行なわれることを防止する。

なお上記実施例では正負２電源方式の増幅回路
にこの考案を実施したが、単一電源方式の増幅器
回路にもこの考案を実施することができ、この場
合は増幅回路の出力端子と出力コンデンサとの間
に、ダイオード７４とダイオード７６との接続点
を接続すると共に、トランジスタ７２のエミツタ
と増幅回路の負電源端子４８とを接地すればよ
い。またツエナーダイオード６６，６８はＢ点と
トランジスタ７０のベースとの間、Ｃ点とトラン
ジスタ７２のベースとの間にそれぞれ接続した
が、正極側電源端子４６と抵抗器６６との間、負
極側電源端子４８と抵抗器６４との間にそれぞれ
接続してもよい。また可変減衰回路５４やコント
ロール回路５６は、上記の実施例に示した以外の
ものでも、点Ｄの電位の変化に従つて減衰量を変
化させることができるものであれば、公知の種々
のものが使用できる。

【図面の簡単な説明】

第１図は従来のクリツピング防止回路を組込ん
だ増幅回路のブロツク図、第２図はこの考案に基
づく一実施例のブロツク図、第３図は出力信号の
瞬時電圧ｖ〔Ｖ〕と接続点Ｂ，Ｃの電圧V_B〔Ｖ〕，
V_C〔Ｖ〕と電源電圧＋Ｅ〔Ｖ〕，−Ｅ〔Ｖ〕の関係を
示すグラフである。 ４０……増幅回路、４２……入力端子、４４…
…出力端子、４６……正極側電源端子（第１の電
源端子）、４８……負極側電源端子（第２の電源
端子）、５２……減衰制御信号生成回路、５４…
…可変減衰回路、５６……コントロール回路、７
４……第１のダイオード、７６……第２のダイオ
ード。

Claims (1)

【実用新案登録請求の範囲】
1. 電位が基準電位点よりも高い第１の電源端子と
   電位が上記基準電位点以下である第２の電源端子
   との間に接続した増幅器において、第１及び第２
   の電源端子間に第１の電源端子側から順に第１乃
   至第３の抵抗器を直列に接続し、上記増幅器の出
   力側と第１及び第２の抵抗器の接続点との間に上
   記増幅器の出力電圧が上記第１及び第２の抵抗器
   の接続点の電位よりも小さいとき逆バイアスされ
   る方向に第１のダイオードを接続し、上記増幅器
   の出力側と第２及び第３の抵抗器の接続点との間
   に上記増幅器の出力電圧が第２及び第３の抵抗器
   の接続点の電位よりも大きいとき逆バイアスされ
   る方向に第２のダイオードを接続し、第１乃至第
   ３の抵抗器の抵抗値を、第１及び第２の抵抗器の
   接続点の電位が上記増幅器の出力電圧の上限値よ
   りも少なくとも第１のダイオードの電圧降下分だ
   け小さくなるように、かつ第２及び第３の抵抗器
   の接続点の電位が上記増幅器の出力電圧の下限値
   よりも少なくとも第２のダイオードの電圧降下分
   だけ大きくなるように選定し、第１の電源端子側
   に第４の抵抗器を上記基準電位点側に第１の半導
   体スイツチング素子の導電路を接続した直列回路
   を設けると共に、第１の電源端子側に第５の抵抗
   器を第２の電源端子側に第２の半導体スイツチン
   グ素子を接続した直列回路を設け、第１の半導体
   スイツチング素子の制御電極と第１及び第２の抵
   抗器の接続点との間に、上記増幅器の出力電圧が
   上記第１及び第２の抵抗器の接続点の電位よりも
   小さいとき第１の半導体スイツチング素子を導通
   させる方向に第１のツエナーダイオードを接続
   し、第２の半導体スイツチング素子の制御電極と
   第２及び第３の抵抗器の接続点との間に、上記増
   幅器の出力電圧が第２及び第３の抵抗器の接続点
   の電位よりも大きいとき第２の半導体スイツチン
   グ素子を導通させる方向に第２のツエナーダイオ
   ードを接続し、第１の半導体スイツチング素子と
   第４の抵抗器との接続点に第１の半導体スイツチ
   ング素子が非導通状態において導通する方向に接
   続された第３のダイオードを介して接続された充
   放電回路を設け、第２の半導体スイツチング素子
   及び第５の抵抗器の接続点と上記充放電回路との
   間に、第２の半導体スイツチング素子が非導通状
   態において導通する方向に接続された第４のダイ
   オードを設け、上記増幅器の入力側に上記充放電
   回路が放電状態において小さな減衰量を呈し、上
   記充放電回路が充電状態において大きな減衰量を
   呈する可変減衰回路を設けてなるクリツピング歪
   防止装置。