JPH0351852U - - Google Patents
Info
- Publication number
- JPH0351852U JPH0351852U JP11390289U JP11390289U JPH0351852U JP H0351852 U JPH0351852 U JP H0351852U JP 11390289 U JP11390289 U JP 11390289U JP 11390289 U JP11390289 U JP 11390289U JP H0351852 U JPH0351852 U JP H0351852U
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit package
- utility
- wiring board
- scope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
第1図は本考案の一実施例である集積回路パツ
ケージの外観斜視図、第2図は従来例としての集
積回路パツケージの外観斜視図である。 1……IC本体、2……ピン端子。 第3図は、二枚のプリント基板にICからの配
線がまたがる場合の一実施例の縦断面図である。 3……プリント基板、4……配線、d,d′…
…プリント基板間の間隔。
ケージの外観斜視図、第2図は従来例としての集
積回路パツケージの外観斜視図である。 1……IC本体、2……ピン端子。 第3図は、二枚のプリント基板にICからの配
線がまたがる場合の一実施例の縦断面図である。 3……プリント基板、4……配線、d,d′…
…プリント基板間の間隔。
補正 平2.4.27
図面の簡単な説明を次のように補正する。
明細書第5頁4行の「である。」という記載の
後に「第3図a,bは従来例および本考案のパツ
ケージの実装例をそれぞれ示す側面図である。」
という記載を挿入いたします。
後に「第3図a,bは従来例および本考案のパツ
ケージの実装例をそれぞれ示す側面図である。」
という記載を挿入いたします。
Claims (1)
- 集積回路パツケージにおいて、プリント配線基
板等へ実装される面と上面との両方に複数個のピ
ン端子を有することを特徴とする集積回路パツケ
ージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11390289U JPH0351852U (ja) | 1989-09-27 | 1989-09-27 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11390289U JPH0351852U (ja) | 1989-09-27 | 1989-09-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0351852U true JPH0351852U (ja) | 1991-05-20 |
Family
ID=31662296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11390289U Pending JPH0351852U (ja) | 1989-09-27 | 1989-09-27 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0351852U (ja) |
-
1989
- 1989-09-27 JP JP11390289U patent/JPH0351852U/ja active Pending