JPH03502986A - マイクロ波およびミリメータ波砒化ガリウム集積回路用の低温度共焼成セラミックパッケージ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 マイクロ波およびミリメータ波砒化ガリウム集積回路用の低温度共焼成セラミッ クパッケージ 本発明は一般的にハイブリッドマイクロ回路パッケージ、特にマイクロ波および ミリメータ波砒化ガリウム集積回路などと共に使用するための低温度の共焼成セ ラミックパッケージに関するものである。

マイクロ波およびミリメータ波砒化ガリウム集積回路をパッケージする技術の現 在の状態はマイクロ波製品の無線周波数、熱、および信頼の要求に合致するよう に設計された複雑な構造を本質的に有する。これらのパッケージは費用が掛り、 典型的に部品の組立で行われる。この組立の典型的なものは（１）金属ベースお よびフィードスルーのガラスを備えた側壁、（２）金属側壁および鑞付けされた セラミックフィードスルーを有する金属またはセラミックベース、（３）エポキ シ樹脂で接着されたセラミックカバーとセラミックベース、または（４）セラミ ックカバーをガラスで接着された金属ベースを用いるパッケージである。１９８ ８年１月に発行された「マイクロ波システムニュース」の記事「次世代の高速パ ッケージ」は高速適応に対するパッケージ設計のいくつかの事柄を調査している 。

現在利用可能なパッケージ構成は一般的にセラミック、金属、ガラス、半田およ び複雑な入出力リード構造を備えた薄膜および厚い膜技術の組合せを使用する複 雑な構造である。

そのような通常のパッケージの費用の大部分は多数のステップおよび面倒な組立 手順の労力に関連している。無線周波数（ＲＦ）特性はまたパッケージに加えら れる抵抗器、コンデンサ、カップラ、および整合回路網などの分離した素子によ って大抵の通常のパッケージ設計において劣化される。

通常のパッケージ構成において、半導体、受動部品および砒化ガリウムチップを 有するマイクロ波集積回路チップは導電性接着剤などによって基体または金属部 分に付着される。

高電力チップは熱特性に対して付着された共晶であるが、代わりの技術もしばし ば利用されている。なぜなら、薄くてもろい砒化ガリウム集積回路もしばしば損 傷する共晶ダイの取付が困難なためである。

金属ボックス型組立体は一般的に導電または非導電性接着剤で取付られ、接続さ れた金のワイヤまたはリボンと相互接続される個々の基体および受動チップ部品 で緊密にバックされている。そのような組立の製造効率は低いことがわかった。

なぜなら、電気的による故障したチップの存在あるいは正確な組立による多数の 小さな部品および微細なワイヤの手作業による組立で遭遇する機械的問題のため である。金属壁で包囲された容器のＲＦおよびＤＣ密封フィードスルーは一般的 に半田付け、鑞付け、またはガラスで密封された同軸構造である。現在利用可能 な赤外線のトンネル炉および誘導のキュア方法はそのようにして組立体の製造に 成功したが、そこで使用された電気フィードスルーは絶縁体損傷の傾向があり、 頻繁に再接続作業は他の高価な部品に損傷を与える。その再接続作業は性能低下 を高める処理である。修理は前もって動作可能な部分に損傷を与えさせないため に必要とする。

低温度の共焼成可能なセラミックの開発および利用法は過去４．５年以上にわた っていくつかの文献に記載されている。

例えば、１９８３１ＳＨＭ　Ｐｒｏｃｅｅｄｉｎｇｓ　ｓ　Ｉ（ｙｂｒｉｄ　Ｃ １ｒｃｕｉｔ　Ｔｅｃｈ−ｎｏｌｏｇｙ、　１９８６１ｓｔ１Ｍ　Ｐｒｏｃｅｅ ｄｉｎｇｓ　、　１９８３年発行のＰｒｏｃｅｅｄ−ｉｎｇｓ　３３ｒｄ　ｅｌ ｅｃｔｒｏｎｉｃ　ｃｏｍｐｏｎｅｎｔｓ　Ｃｏｎｆ’ｅｒｅｎｃｅ、および１ ９８７年５月発行のＥｌｅｃｔｒｏｎｉｃ　Ｐａｃｋａｇｉｎｇ　ａｎｄ　Ｐｒ ｏｄｕｃｔｉｏｎに記載されている。低温度共焼成セラミック技術は微細な導体 と貫通孔形状と比較的厚膜の多層技術と比較されるような少ない処理ステップの 利点を提供し、低い抵抗の導体材料および抵抗材料との適合性の利点を有する。

発明の概要 上述の問題の見地において、本発明は低温度共焼成セラミックパッケージの形態 の改良されたハイブリッドマイクロ回路パッケージを提供する。低温度共焼成パ ッケージのモノリシック構成はそのようなパッケージの複雑性およびコストを減 少させる。そのような状況において、コンデンサ、抵抗器、カップラ、変成器お よびインダクタを含む受動素子はモノリシックパッケージの構造内に結合される 。共焼成セラミック技術は基体および側壁を１つの密着性部品に結合されるため に利用される。さらに、熱および電気的に金属化された貫通孔の分野は複雑なヒ ートシンクベース構造を除去する能率的な熱伝送および電気接続に対するパッケ ージ内に配置された砒化ガリウム集積回路より下に設けられ、処理される。

さらに、パッケージに使用された材料の焼成は１０００度未満の温度で行われ、 したがって低い抵抗および確実な導体は使用される。また埋め込まれた受動素子 は基体内で焼成され、上面の空間を保存する。加えて、低温度共焼成構造の低い 収縮および固い収縮制御は組立整列問題を生じることな（上面の導体の共焼成を 可能にする。

特に、本発明はハイブリッドパッケージ、特に基体および側壁により形成された 容器のための基体、側壁およびカバーを備えたモノリシックマイクロ波およびミ リメータ波ハイブリッドマイクロ回路パッケージを提供する。基体は一般的に低 温度共焼成の複数のセラミック層に配置される金属接地面を含む。各セラミック 層はその片面に配置された相互接続金属被覆および隣接の共焼成層の金属被覆に 相互接続される複数の金属化貫通孔の予め決められたパターンを有する。相互接 続金属被覆および貫通孔のパターンは接地面に熱および電気相互接続を与えるた めに接地面から複数のセラミック層を通って基体の上面層に延在する。マイクロ 波およびミリメータ波集積回路を制限するのに適切な空洞は基体の上面に配置さ れる。チップは相互接続金属被覆に接続可能である。複数の接続可能な電気リー ドは基体の縁部から空洞の縁部に延在する。または基体内から空洞の縁部および ／または基体の縁部に延在する。これらのリードは集積回路に対する無線周波数 （ＲＦ）入出力リードおよびＤＣバイアスリードを含む。

側壁は基体の上に配置され、空洞の周囲に延在する。その側壁は基体と共に加熱 される低温度の共焼成複数のセラミッり層を含む。側壁は金属化された上面を有 し、金属化された上面から複数のセラミック層を通って基体の上面層に延在する 相互接続された金属化被覆および貫通孔を含む。これは選択された相互接続金属 化被覆に対する電気相互接続を与える。

金属化された上面は基体と共焼成される後に一般的に側壁の上の適当な金属で被 覆することによって付着される。金属化された表面を被覆するための典型的な方 法はスパッタまたは具空蒸着処理を含む。金属または他の適当なカバーはまた側 壁の金属化された上面に溶接することができる。典型的に、金属被覆は側壁の金 属化された上面に半田付けされる。代りに、カバーは側壁の金属化された上面に 密封された半田であるコバールなどの金属化されたセラミック層から構成される 。

さらに、十分にシールドされた構造を設けるために、薄い金属層はスパッタ方法 またその他の被覆処理によって側壁および基体の露出された表面に配置されるこ とができる。

いくつかの状態において、上述の金属化およびシールドされた構造は金属上面カ バーおよび側壁の金属化された上面が必要とされない場合には必要とされない。

その様な場合において、上面カバーは側壁の上面に付着されたエポキシ樹脂で接 着されたセラミックから構成される。

側壁および基体に設けられた電気および熱相互接続は一組の互い違い状の貫通孔 を相互接続する相互接続の金属化被覆に沿ったセラミック層間の複数の互い違い 状の、または積重ねられた貫通孔の相互接続によって行われる。この方法で、熱 一体化が達成され、接地面および上面カバーを通って熱の放散を可能にする。ま た、電気シールドは金属表面部品を互いに接地することによって達成される。

典型的に薄くもろい砒化ガリウムチップである集積回路は空洞にエポキシまたは 共晶付着される。それは良好に限定された位置を保持する。さらに、基体の外縁 部から空洞の縁部に延在する電気リードは通常そのリードに付着されるチップに 隣接して位置される。そのような付着はワイヤ接着またはリボン接着によって構 成される。例えば自動接着テープまたはその他の取付技術などによって構成され ると便利である。

したがって、本発明は共焼成されたセラミック層内に埋め込まれた実質上全ての 受動素子を有するマイクロ波およびミリメータ波回路用のモノリシックパッケー ジを提供する。そのような、組立時間はこれらの部品を使用して除去された。

したがって、本発明は、回路特性を余り低下させないでマイクロ波およびミリメ ータ波のマイクロ回路構造で用いられる確実に密閉する砒化ガリウム集積回路の 手段を提供する。

図面の簡単な説明 本発明の種々の特徴および利点は添付図面と共に下記の詳細な説明を参照にする ことにより容易に理解されるであろう。

第１ａ図は、本発明の原理によるマイクロ波およびミリメータ波の砒化ガリウム 集積回路で使用するために低温度共焼成セラミックパッケージを示す。

第１ｂ図は、第１ａ図の互い違い状の貫通孔パターンを示すセラミックパッケー ジの共焼成された基体の１部分を示す拡大図である。

第２図は第１ａ図の共焼成された基体内のはめ込まれた受動素子および導電相互 接続を示す。

好ましい実施例の詳細な説明 第１ａ図を参照にすると、本発明の原理によるマイクロ波およびミリメータ波砒 化ガリウム集積回路と共に使用するための低温度共焼成セラミックパッケージ１ ０の３次元の実例が示されている。パッケージ１０は基体１２と側壁１４とカバ ー１６とから構成される。

基体１２は下記に記載される材料および方法で銅、金または任意の他の導電性材 料からなる底部に配置された接地面２０（示されない）を具備している。複数の セラミック層はパッケージ１０の一体の基体１２を形成するように接地面２０と 共に共焼成される。共焼成されたセラミック層は複数の緑色の厚膜テープ層が貫 通孔を用いて穴をあけられ低温度で共焼成する方法によって焼成される。貫通孔 は導電充填材料で満たされる。導体金属パターンはシルクスクリーン方法により 個々のテープ層に取付られ、受動素子を形成する材料が個々のテープ層に付着さ れる。テープ層は緑色のセラミックテープに含まれた有機材料を除去し固体形セ ラミック基体１２を形成するため所定の時間に１０００度より下の温度（典型的 には８５０度）で積層状にされ焼成される。

形成中、抵抗器２２ａとコンデンサ２２ｂとインダクタなどの受動素子２２は積 層および焼成の前に緑色セラミックテープ層の表面に形成することができる。そ のような受動素子２２は第２図により詳細に示されている。パッケージ１０のレ イアウトを適切に設計することによって、実質上全ての受動素子２２が基体１２ のテープ層間に埋込まれ、焼成されたとき、基体１２内に埋込まれるされる。上 述の手順は非常に恒久性なモノリシック基体１２を提供し、製造の後段で処理す る最小電気素子を必要とする。

上述の低温度で共焼成する方法および受動素子２２の処理は従来技術で一般的に よく知られ、参考文献（１９８３１ＳＨＭ　Ｐｒ。

ｃｅｅｄ　ｉ　ｎｇｓ　　および１９８８１ＳＨＭ　Ｐｒｏｃｅｅｄｉｎｇｓ　 ）に記載されている。

ＤＣバイアスおよび無線周波数（ＲＦ）入出力導体はいくつかの方法で提供され る。ＲＦ入出力導体３０．３２およびＤＣバイアス導体３４．３６，３８，４０ ．４２．４４は第１ａ図に示される。ＲＦ入出力導体３４．３８は一般的に基体 １２の上面に配置される。

これらのＲＦ導体３４．３６は下記にさらに詳細に説明される壁変化部を通って ５０オームを有する。それは５０オ一ム導体３０゜３２は集積回路チップ２８ま たはパッケージ１０内に付着されたチップによって必要とされた外部信号源およ び入力インピーダンスに対するインターフェイスに利用された５０オーム同軸コ ネクタと整合されたインピーダンスである。

第１ａ図に記載されたように、ＤＣバイアス導体３Ｂ、３８．４０はＲＦ導体３ ０．３２と一般的に同一の方法で基体１２の上面に配置されるが、５０オ一ム変 化部分は含まれない。ＤＣバイアス導体４０．４２．４４はまた基体１２の側面 に配置され、中間のセラミツク層の側面まで到達するか、または第１ａ図に示さ れるように電気絶縁のために接地面２０におけるカットアウトでパッケージｌＯ の底面まで続く。前者の場合では、表面導体が焼成の前に緑色テープ層の最上面 を金属化することによりて形成される。後者の場合では、導体トレースが緑色の テープの金属化被覆処理の１部分として形成され、回路設計の必要にしたがって 、埋め込まれた受動素子２２または第２図に示された単信号入力ラインの１つに 接続される。

空洞２４は例えば焼成する前に複数のテープ層に窓を適当に開けることによって 基体１２の上面に形成される。この空洞２４は空洞２４にエポキシまたは共晶接 着された集積回路チップ２８を収容するために用いられる。示されていないが、 他の空洞が変成器、チップコンデンサまたはダイオードなどの他の部品を収容す るために基体１２に形成されることもできる。例えば多重チャンネルパッケージ のチャンネル間のＲＦ絶絶縁能動および受動素子を空洞に取付けることによって 達成され、基体１２に異なる高さで位置される金属化側壁を有することができる 。

側壁１４はまた複数の共焼成されたセラミック層から構成され、それらの層は予 め共焼成された基体１２の上面に共焼成される。導体金属化層４４は側壁１４の 上面に形成される。この導体金属化層４４は電気的および気密にパッケージｌＯ を密封しシールドする後に構成された金属または金属化されたセラミックカバー ５０に半田付けする密封リングとして使用されることができる。

側壁１４は集積回路チップ２８を保持する空洞２４の周囲に配置される。共焼成 処理は基体１２および側壁１４の間のインターフェイスを完全に密封する。ＲＦ およびＤＣバイアス導体３２，３４．３８．３８．４０によって形成された壁を 通る導体変化部は共焼成処理により密封され、電位リークの問題にさらされるこ とはない。

第１ｂ図を参照にすると、基体１２の断面図が示され、互い違い状の貫通孔５６ および積重ねられた貫通孔５８のパターンを示す。それらは集積回路チップ２８ から熱伝送し、接地面２０にチップ２８を電気接地し、およびシールドするため に接地面２０にカバー５０の電気接続することを可能にするために基体１２およ び側壁１４の両者に用いられる。互い違い状で積重ねられた貫通孔５６および積 重ねられた貫通孔５８はテープ層を共焼成する前にプリント処理中に形成された 導体金属化通路によって相互接続される。これらの互い違い状で積重ねられた貫 通孔５６および積重ねられた貫通孔５８は密封を維持しながら、パッケージ１０ の熱および電気的一体性を与える。

上述から明らかであるように、本発明は１つまたはそれ以上の分離した装置、す なわち集積回路チップを含む最小限の部品を有するモノリシック集積回路パッケ ージ１０を提供する。

したがって、組み立て時間およびその他の労力のかかる手順が通常のパッケージ と比較して減少される。

このように、マイクロ波およちミリメータ波砒化ガリウム集積回路などと共に使 用するための新改良された低温度共焼成セラミックパッケージについて述べられ た。低温度共焼成パッケージのモノリシック構造はそのようなパッケージの複雑 性およびコストを減少させる。この場合、受動素子はモノリシックパッケージの 構造内で結合される。さらに、熱および電気的金属化貫通孔の分野は複雑なヒー トシンクベース構造を除去する有効な熱伝送および電気接続を与えるために集積 回路の下に設けられ処理される。その熱および電気的金属化貫通孔の分野はパッ ケージを電気的にシールドするためにパッケージを形成する金属または金属クラ ッド構造の電気接続を設けるように側壁に結合される。

上述の実施例は本発明の原理の適応を示す多くの特定の実施例を示したものであ ることを理解すべきである。明らかに、多数のその他の部品は本発明の技術的範 囲から逸脱することなく当業者によって容易に考えられる。

Ｆｉｇ、２゜ 国Ｗ５調査報告 Ｉ能判Ｉ＋−書＾０−ＩＩ―・＊１１６　ＰＣＴ／υＳ　８９１０５０２６　　 ２国際調査報告　　　ＵＳ　８９０５０２６ＳＡ　　　　３３４２０

Claims (16)

【特許請求の範囲】
1. １．モノリシックマイクロ波およびミリメータ波ハイブリッドマイクロ回路パッ ケージにおいて、 基体と、 パッケージの基体の縁部から空洞の縁部に延在する複数の接続可能な電気リード と、 基体の上面に配置され、空洞の周囲に延在し、基体の共焼成セラミック層と共に 焼成される複数の低温度共焼成セラミック層を具備する側壁と、 側壁の金属化された上面に取付け可能な金属被覆とを具備し、 前記基体は、 金属接地面と、 接地面に配置された低温度共焼成された複数のセラミック層であって、それらセ ラミック層の各々はそこに配置された予め決められたパターンの相互接続金属化 層を有し、複数の金属化された貫通孔がそこを通って延在し、隣接の共焼成層の 相互接続金属化被覆に相互接続されている複数のセラミック層と、 接地面に対する熱および電気的相互接続を設けるために接地面から複数のセラミ ック層を通って基体の上面層に延在する相互接続金属化被覆および貫通孔パター ンと、相互接続金属化被覆に接続可能なマイクロ波およびミリメータ波集積回路 チップを制限するのに適切な上面に配置された空洞とを具備し、前記側壁は金属 化された上面を有し、電気相互接続を選択された相互接続金属化被覆に設けるた めに相互接続された金属被覆および金属化された上面から複数のセラミック層を 通っで基体の上面層に延在する貫通孔を有していることを特徴とするパッケージ 。
2. ２．前記基体は、 基体内に配置された選択された受動素子と、相互接続を設けるために上面から基 体内に配置され選択された受動素子まで延在する相互接続金属化被覆および貫通 孔のパターンとを具備する請求項１記載のパッケージ。
3. ３．基体の縁部から空洞の縁部に延在する前記複数の接続可能な電気リードは、 基体の上面に配置され、パッケージの縁部から空洞の縁部に延在する複数の接続 可能な電気リードと、基体の上面に配置され、基体の縁部から空洞の縁部に延在 する複数の接続可能な無線周波数入出力リードとを具備する請求項１記載のパッ ケージ。
4. ４．前記基体の縁部から空洞の縁部に延在する複数の接続可能な電気リードは、 基体の選択された共焼成層間に配置され、基体の縁部から空洞の縁部に延在する 複数の接続可能な電気リードと、基体の上面に配置され、基体の縁部から空洞の 縁部に延在する複数の接続可能な無線周波数入出力リードとを具備する請求項１ 記載のパッケージ。
5. ５．基体の縁部から空洞の縁部に延在する前記複数の接続可能な電気リードは、 基体の選択された共焼成層間に配置され、基体の縁部から空洞の縁部に延在する 複数の接続可能な電気リードと、基体の選択された共焼成層間に配置され、基体 の縁部から空洞の縁部に延在する複数の接続可能な無線周波数入出力リードとを 具備する請求項１記載のパッケージ。
6. ６．前記相互接続金属化被覆のパターンは相互接続金属化被覆によって相互接続 された互い違い状で積み重ねられた貫通孔のパターンを具備する請求項１記載の パッケージ。
7. ７．導電金属化被覆は基体および側壁の外面に付着されることを具備する請求項 １記載のパッケージ。
8. ８．導電金属化被覆は予め決められた被覆処理によって付着される請求項７記載 のパッケージ。
9. ９．前記カバー処理はスパッタリング処理を含む請求項７記載のパッケージ。
10. １０．被覆処理は真空蒸着処理を含む請求項８記載のパッケージ。
11. １１．モノリシックマイクロ波およびミリメータ波ハイブリッドマイクロ回路パ ッケージにおいて、 基体と、 基体の縁部から空洞の縁部に延在する複数の接続可能な電気リードと、 パッケージ基体の上面に配置され、空洞の周囲に延在し、基体の共焼成セラミッ ク層で共焼成される複数の低温度共焼成セラミック層を具備する側壁と、前記側 壁の金属化された上面に取付け可能なカバーとを具備し、前記基体は、 接地面と、 前記接地面に配置された低温度共焼成された複数のセラミック層であって、前記 セラミック層の各々はそこに配置された予め決められたパターン相互接続金属化 層を有し、複数の金属化された貫通孔はそこを通って延在し、隣接の共焼成層の 相互接続金属化被覆に相互接続され、前記複数のセラミック層の選択された１つ はそこに配置され選択された相互接続金属化被覆に相互接続された選択された受 動素子を有している複数のセラミック層と、 接地面に対する熱および電気的相互接続を設けるために接地面から複数のセラミ ック層を通って基体の上面層に延在する前記相互接続金属化被覆および前記貫通 孔パターンと、相互接続を設けるために上面からセラミック層間に配置された受 動素子に延在する相互接続金属化被覆および貫通孔のパターンと、 相互接続金属化被覆に接続可能なマイクロ波およびミリメータ波集積回路チップ を制限するのに適切な上面に配置された少なくとも１個の空洞と、 前記側壁は金属化された上面を有し、電気相互接続を選択された相互接続金属化 被覆に設けるために相互接続された金属被覆および金属化された上面から複数の セラミック層を通って基体の上面層に延在する貫通孔を有していることを特徴と するパッケージ。
12. １２．モノリシックマイクロ波およびミリメータ波ハイブリッドマイクロ回路パ ッケージにおいて、 金属接地面および選択された基体の層間に含まれた予め決められた数の受動素子 を有し、熱および電気相互接続を設けるために基体の上面から接地面に延在する 複数の相互接続された貫通孔であって基体の上面から相互接続のための受動素子 のそれぞれに延在する貫通孔を有する低温度共焼成基体と、基体の上面に形成さ れた少なくとも１個の空洞と、基体の上面に配置され、基体の外縁部から空洞の 縁部に延在するバイアス接続金属化被覆と、 基体の上面に配置され、基体の外縁部から空洞の縁部に延在する複数の無線周波 数入出力導体金属化被覆と、空洞を囲む基体の上面に配置され、金属化された上 面および金属層を相互接続する複数の相互接続された貫通孔を有する低温度共焼 成側壁と、 パッケージの内部を密封するための側壁の金属化された上面に接着された導電カ バー手段とを具備するパッケージ。
13. １３．ハイブリッドマイクロ回路パッケージにおいて、選択された基体の層間に 配置された受動素子を有し、電気相互接続を埋没された各受動素子に設けるため に基体を通って延在する複数の相互接続された貫通孔を有する低温度共焼成基体 と、 基体の上面に形成された少なくとも１個の空洞と、選択された基体の上面に配置 され、基体の外縁部から空洞の縁部に延在する複数の導体金属化被覆通路と、空 洞を囲む基体の上面に配置された低温度共焼成側壁と、パッケージを密封するた めの側壁の上面に取付け可能なカバーとを具備するパッケージ。
14. １４．前記基体は、 パッケージ基体内に配置された選択された受動素子と、相互接続を設けるために 上面からパッケージ基体内に配置された選択された受動素子に延在して相互接続 金属化被覆および貫通孔のパターンとを具備している請求項１３記載のパッケー ジ。
15. １５．前記側壁は電気相互接続を設けるために上面から基体まで延在する相互接 続金属化被覆および貫通孔のパターンを具備する請求項１３記載のパッケージ。
16. １６．前記複数の接続可能な電気リードは、基体内に配置され、空洞内の基体の 上面に延在し、空洞の外縁部から基体の縁部に延在するバイアス相互接続金属化 被覆と、 パッケージ基体の縁部から空洞の縁部に延在する複数の接続可能な無線周波数入 出力とを具備する請求項１３記載のパッケージ。