CN114902401A - 热管理封装件和方法 - Google Patents

热管理封装件和方法 Download PDF

Info

Publication number
CN114902401A
CN114902401A CN202080091127.2A CN202080091127A CN114902401A CN 114902401 A CN114902401 A CN 114902401A CN 202080091127 A CN202080091127 A CN 202080091127A CN 114902401 A CN114902401 A CN 114902401A
Authority
CN
China
Prior art keywords
dielectric constant
substrate
semiconductor device
constant material
low dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080091127.2A
Other languages
English (en)
Other versions
CN114902401B (zh
Inventor
D·麦卡恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN114902401A publication Critical patent/CN114902401A/zh
Application granted granted Critical
Publication of CN114902401B publication Critical patent/CN114902401B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供了一种用于半导体器件的热管理封装件，该热管理封装件包括高介电常数材料衬底、设置在该高介电常数材料衬底中的第一窗口中并且由第一粘结材料保持在其中的高热导率块、由具有低介电常数的材料形成并且具有形成在其中的第二窗口的外部衬底，该高介电常数材料衬底设置在该低介电常数外部衬底中的该第二窗口中并且由第二粘结材料保持在其中。

Description

热管理封装件和方法
相关申请的交叉引用
本申请要求2020年1月8日提交的美国临时专利申请序列号62/958,639和2020年3月12日提交的美国非临时专利申请序列号16/816,874的优先权，这些专利申请中的每个专利申请的内容的全文以引用方式并入本文。
背景技术
本发明涉及半导体安装结构。更具体地，本发明涉及一种保持在高介电常数材料衬底内的嵌入式高热导率块，该高介电常数材料衬底放置在低介电常数外部衬底中的窗口内。
高功率射频(RF)半导体技术，尤其是GaN半导体技术的最终目标是在所有频率下替换基于真空管的功率解决方案。需要解决的一个问题是，固态功率器件目前在采用重量轻、尺寸小、成本较低的封装来产生千瓦功率的能力方面受到限制。因此需要与更小且更有能力的托盘/模块解决方案耦合的更小且更有能力的功率器件，以改善热管理、减小尺寸、减轻重量，并且降低解决方案的成本。
图1A至图1D是示出用作热管理封装件的半导体安装结构的剖视图的图，示出了用于包括RF功率器件的功率半导体的热管理技术的一些发展。图1A是示出用于功率半导体器件10的半导体安装结构的剖视图，该功率半导体器件采用热固性塑料包覆成型层12，该热固性塑料包覆成型层带有穿过电路板16设置在半导体器件10下方的环氧树脂填充的镀覆通孔(其中一个通孔由附图标号14标识)。环氧树脂填充的镀覆通孔提供了从半导体器件到电路板16的底面的用于散热的热通路。电路板16是本领域中已知的常规层压件。此类封装技术的典型成本为大约$0.01/mm2。
图1B是示出用于功率半导体器件的半导体安装结构的剖视图，该功率半导体器件采用设置在半导体器件10下方的Cu填充的通孔的阵列(其中一个通孔由附图标号18标识)。Cu填充的通孔18还用于在电路板16的上侧和下侧上的迹线之间形成接触。铜填充的镀覆通孔提供了从半导体器件到电路板16的底面的用于散热的热通路。电路板16是本领域中已知的常规层压件。盖(未示出)可用于覆盖和密封本领域中已知的结构。此类封装技术的典型成本为大约$0.03/mm2。
图1C是示出用于功率半导体器件的半导体安装结构的剖视图，该功率半导体器件采用设置在半导体器件10下方并且与该半导体器件热接触的铜“块”插入件22。Cu填充的通孔18还用于在板的上侧和下侧上的迹线之间形成接触。电路板16是本领域中已知的常规层压件。铜块插入件22提供用于热管理的通路。与图1B所示的现有封装件一样，可以使用盖(未示出)来覆盖和密封本领域中已知的结构。此类封装技术的典型成本为大约$0.06/mm2。
图1D是示出用于功率半导体器件的半导体安装结构的剖视图，该功率半导体器件采用设置在半导体器件10下方并且与该半导体器件热接触的镀铜基座插入件24形式的块。Cu填充的通孔18还用于在电路板16的上侧和下侧上的迹线之间形成接触。电路板16是本领域中已知的常规层压件。与图1B和图1C所示的现有封装件一样，可以使用盖(未示出)来覆盖和密封本领域中已知的结构。此类封装技术的典型成本为大约$0.07/mm2。
虽然通过图1A至图1D所示的技术例示的热管理技术的发展已经得到了改进，即，图1D的半导体安装结构相比于图1C的半导体安装结构提供了改进的热管理，图1C的半导体安装结构相比于图1B的半导体安装结构提供了改进的热管理，并且图1B的半导体安装结构相比于图1A的半导体安装结构提供了改进的热管理，但同时也增加了制造成本。
关于封装RF功率半导体器件必须处理的另一个问题是RF功率半导体器件和它们所耦合到的电路系统之间的RF阻抗匹配。RF匹配电路系统的物理尺寸通过使用用于安装有功率半导体器件的电路板的材料来减小，该材料具有在RF功率半导体器件的工作频率上限定的高于约4的介电常数。在RF功率半导体器件的工作频率上限定的介电常数高于约4的材料在本文中将被称为高介电常数材料。在RF功率半导体器件的工作频率上限定的介电常数为4或更低的材料在本文中将被称为低介电常数材料。
除了图1A至图1D所示的半导体安装结构之外，RF功率半导体器件的现有热管理方法还包括嵌入式板内金属(EMIB)技术，诸如采用嵌入在高介电常数层压电路板材料中的块的技术。该嵌入过程增加了成本。这种技术具有相对较大的占有面积，并且显著增加了重量。为了该文献的目的，块被定义为其长度和宽度(或直径)大于其厚度的高热导率材料的圆形或多边形块。
在此类相对较大占有面积的高介电常数层压电路板材料中使用金属块由于高介电常数层压材料的柔软性而易于在块周围裂开，并且因此需要在板设计中包括加强件，这将增加板的复杂性和成本。
现有EMIB技术将Cu或AlN块插入FR4或类似的商业层压材料中。期望将此类块插入高介电常数层压材料中，其εr大于约4，而FR4的εr为3.14。高介电常数材料的使用将减小匹配电路的尺寸，并且已经典型地用于RF功率托盘中；在这些情况下，高介电常数材料然后被层压到金属载体以增加强度。使用高介电常数层压材料的一个问题是它们是柔软的，并且当被嵌入块时难以对其进行加工。由于金属线的阻抗尤其源自形成有金属线的衬底的介电常数，因此使用高介电常数的层压材料还使包括偏压线和50欧姆传输线在内的所有线变得更窄，从而限制电流和功率处理能力。
发明内容
本发明涉及一种热管理封装件，该热管理封装件采用嵌入式高热导率材料诸如块状金属，通过将其设置在高介电常数材料衬底的第一窗口内来增强，该高介电常数材料衬底设置在低介电常数外部衬底的第二窗口内，与现有技术相比，该低介电常数外部衬底为印刷阻抗匹配部件提供了更小且因此更紧凑的几何结构，并且在低介电常数材料上提供了更宽的线以馈送偏置和高功率信号传输。本发明是机械稳健的，消除了裂纹、降低了成本并且减小了尺寸，提高了可制造性，并且减轻了大功率模块和托盘解决方案的重量。
根据本发明，将具有高热导率(大于约250W/米-开尔文)的块粘结在高介电常数材料的窗口中以形成子组件，然后将该子组件插入低介电材料中，从而改善电性能并且提高可制造性。本发明允许选择εr大于约4的高介电常数材料。此类材料包括介电常数为30及以上的钛酸盐陶瓷。这允许大大减小RF匹配解决方案的尺寸。
在高功率GaN功率放大器的情况下，本发明采用高热导率材料，该高热导率材料保持在εr大于约4的材料中，并且粘结在由结构稳健的材料(εr小于约4的材料)形成的低介电常数外部衬底中的窗口内。
与使用较高介电常数材料时的线宽相比，低介电常数外部衬底允许使用更宽的线宽来产生相同的特性阻抗，同时允许处理较高的RF功率和较高的电流处理DC线路馈电。低介电常数外部衬底在结构上更稳健，相比于高介电常数材料衬底更硬并且成本明显更低，从而大大减小了尺寸、提高了制造成品率，并且降低了成本。
当阻抗匹配微波单片集成电路(MMIC)的输出被组合时，相比于使用直接印刷在GaN器件上的耦合器，本发明是成本更低的解决方案，因为本发明实施方案的耦合器可以直接印刷在高介电常数材料衬底上。分路器和组合器的中心频率可以通过从高介电常数材料的环设计中选择而改变。横向限制的低介电常数材料则允许较低损耗的宽带毫米波过渡。
根据本发明的一个方面，一种用于半导体器件的热管理封装件包括高介电常数材料衬底、设置在高介电常数材料衬底中的第一窗口中并且由第一粘结材料保持在其中的高热导率块、由具有低介电常数的材料形成并且具有形成在其中的第二窗口的外部衬底，该高介电常数材料衬底设置在低介电常数外部衬底中的第二窗口中并且由第二粘结材料保持在其中。
根据本发明的一个方面，高热导率块由Cu、AlN和金刚石中的一种形成。
根据本发明的一个方面，高介电常数材料衬底为陶瓷-聚四氟乙烯复合材料。
根据本发明的一个方面，低介电常数外部衬底为印刷电路板层压材料。
根据本发明的一个方面，热管理封装件还包括安装在高热导率块上的半导体器件，以及设置在高介电常数材料衬底上并且电耦合到半导体器件的电路系统。高介电常数材料衬底包括至少一条传导迹线，该至少一条传导迹线具有几何结构，该几何结构被选择为在半导体器件的输出端和设置在低介电常数外部衬底上的电路系统之间提供阻抗过渡。
根据本发明的一个方面，半导体器件为GaN和SiC半导体器件中的一者。
根据本发明的一个方面，一种用于封装半导体器件的方法包括：在高介电常数材料衬底中形成第一窗口；在高介电常数材料衬底的第一主面上形成传导迹线的图案；通过第一粘结材料将高热导率块固定在第一窗口中；在由具有低介电常数的材料形成的外部衬底中形成第二窗口；在低介电常数外部衬底的第一主面上形成传导迹线的图案；以及通过第二粘结材料将高介电常数材料衬底固定到低介电常数外部衬底中的第二窗口中。
根据本发明的一个方面，该方法还包括：将半导体器件安装在高热导率块上，并且将半导体器件的引线或I/O焊盘连接到高介电常数材料衬底的主面上的传导迹线中的一些传导迹线；将低介电常数外部衬底和高介电常数材料衬底上的选择的传导迹线连接在一起；以及在低介电常数外部衬底上安装电路系统，并且将该电路系统电耦合到低介电常数外部衬底的主面上的传导迹线。
根据本发明的一个方面，高介电常数材料衬底包括陶瓷或陶瓷-聚四氟乙烯复合材料。
根据本发明的一个方面，该方法中的高热导率块包括Cu、AlN和金刚石中的一种。
根据本发明的一个方面，该方法中的低介电常数外部衬底包括印刷电路板层压材料。
根据本发明的一个方面，将低介电常数外部衬底和高介电常数材料衬底上的所选择的传导迹线连接在一起包括：使用镀覆工艺将低介电常数外部衬底和高介电常数材料衬底上的选择的传导迹线连接在一起。
根据本发明的一个方面，使用镀覆工艺将低介电常数外部衬底和高介电常数材料衬底上的选择的传导迹线连接在一起包括：使用Ni/Au和Ni/Pd/Au镀覆工艺中的一种。
根据本发明的一个方面，将低介电常数外部衬底和高介电常数材料衬底上的选择的传导迹线连接在一起包括：使用打线结合将低介电常数外部衬底和高介电常数材料衬底上的选择的传导迹线连接在一起。
根据本发明的一个方面，将低介电常数外部衬底和高介电常数材料衬底上的选择的传导迹线连接在一起包括：使用电子部件将低介电常数外部衬底和高介电常数材料衬底上的选择的传导迹线连接在一起。
根据本发明的一个方面，该方法中的高介电常数材料衬底包括至少一条传导迹线，该至少一条传导迹线展现几何结构，该几何结构被选择为在所安装的半导体器件的输出端和设置在低介电常数外部衬底上的电路系统之间提供阻抗过渡。
根据本发明的一个方面，在该方法中安装半导体器件包括安装GaN和SiC半导体器件中的一者。
附图说明
下面将参考实施方案和附图更详细地解释本发明，附图中示出：
图1A至图1D是示出半导体安装结构的剖视图的图，示出了热管理技术的发展；
图2是示出根据本发明的一个方面的用于功率半导体的热管理封装件的顶视图的图；
图3是示出组装状态下的热管理封装件的顶视图的图；
图4A是示出图3的热管理封装件的顶视图的图，示出了安装在低介电常数材料上的集成电路和其他部件；
图4B是示出图4A所示的热管理封装件的剖视图的图；
图5A和图5B是示出根据本发明的一个方面的热管理封装件的另一实施方案的顶视图的图，该热管理封装件应用于5G/卫星/毫米波功率封装以及其他应用；并且
图6是示出根据本发明的一个方面的用于封装半导体器件的方法的流程图。
具体实施方式
本领域普通技术人员将认识到，以下描述仅是例示性的而非以任何方式进行限制。本领域技术人员将易于想到其他实施方案。
最先参考图2和图3，这些图示出了根据本发明的一个方面的热管理封装件30的顶视图。热管理封装件30具有由包括第一窗口36的高介电常数材料衬底34形成的半导体安装子组件32，使用在附图标号40处示出的粘结材料将高热导率块38粘结到该第一窗口中。介电常数与相对介电常数同义，表示为εr，并且随着频率的变化而变化。为了该文献的目的，感兴趣的频率是高介电常数材料衬底34在半导体器件的工作频率上表现出最低介电常数的频率。为了该文献的目的，形成高介电常数材料衬底34的高介电常数材料被定义为在感兴趣的频率下表现出大于约4的εr的材料。为了该文献的目的，高热导率被定义为大于约250W/米-开尔文的热导率。在本发明的一个实施方案中，高介电常数材料衬底34可以为陶瓷-聚四氟乙烯(PTFE)复合材料。
高热导率块38用作热管理封装件30的散热器，以从热耦合到高热导率块38的半导体器件吸取热量，该高热导率块38可以由材料诸如Cu、AlN、金刚石或其他高热导率材料形成。为了该文献的目的，块被定义为其长度和宽度(或直径)大于其厚度的高热导率材料的圆形或多边形块。虽然图2示出了矩形形状的高热导率块38，但本领域的普通技术人员将理解，高热导率块38不限于矩形形状，而是可以成形为适合于任何给定设计的需要。粘结材料40优选的是适用于以反复的热和机械循环为特征的环境中的粘合剂。
外部衬底42由低介电常数材料形成并且包括第二窗口44，使用图3中在附图标号46处示出的粘结剂将半导体安装子组件32粘结到该第二窗口中。为了该文献的目的，低介电常数材料被定义为在感兴趣的频率下表现出低于约4的εr的材料。用于外部衬底42的低介电常数材料可用于安装执行非敏感DC或RF功能的部件，并且可以由商业级层压件形成，诸如可以从亚利桑那州钱德勒市的罗杰斯公司(Rogers Corporation)购得的RO4350印刷电路板层压材料。
现在参考图3，顶视图示出了组装的热管理封装件30的代表性说明性实施方案。所示出的高热导率块38被插入高介电常数材料衬底34的第一窗口36中的适当位置，并且通过粘结材料40的层保持在第一窗口36中的适当位置。半导体安装子组件32被示出为使用附图标号46处示出的粘结材料粘结到低介电常数材料外部衬底42中的第二窗口44中。不要求粘结材料46与粘结材料40相同，并且根据待粘结的材料的特性和待经历的预期的热和机械循环来选择粘结材料46和粘结材料40中的每一者。
现在参考图4A和图4B，顶视图和剖视图分别示出了图2和图3的组装的热管理封装件30，并且还示出了安装在组装的热管理封装件30的半导体安装子组件32的第一主表面上的封装的半导体器件52，以及安装在低介电常数材料外部衬底42的第一主表面上的其他部件(由附图标号54共同标识)。图4B的横截面是沿虚线4B-4B截取的。
用作接地的半导体器件52的金属背侧表面56通过焊料层60粘结到并且热耦合到传导迹线58。传导迹线58热耦合到高热导率块38。因此，提供了从半导体器件52的金属背侧表面56到高热导率块38的用于从半导体器件52散热的直接热通路。半导体器件52可以是功率晶体管、集成电路、单片微波集成电路(MMIC)或其他半导体器件。半导体器件52的I/O焊盘(其数量将根据半导体器件52的性质而变化，并且在附图标号62处示出了其中一个I/O焊盘)通过例如焊球(在附图标号66处示出了其中一个焊球)粘结到组装的热管理封装件30的高介电常数材料34的第一主面上的相应的传导迹线(例如由铜形成，并且由附图标号64标识)。其他部件54安装在低介电常数材料外部衬底42的第一主面上并且具有I/O焊盘(在附图标号68处示出了其中一些I/O焊盘)，这些I/O焊盘通过例如焊球(在附图标号72处示出了其中一个焊球)粘结到低介电常数材料外部衬底42的第一主面上的传导迹线(在附图标号70处示出了其中一些传导迹线)。如果需要用于信号路由或其他目的诸如I/O，可以使用本领域中已知的穿板技术在低介电常数材料外部衬底42的第二主面上形成传导迹线74。
接地层76被镀覆在高介电常数材料衬底34的第二主表面上，并且延伸到低介电常数材料外部衬底42的第二主表面。低介电常数材料外部衬底42的第二主表面通常与高介电常数材料衬底34的第二主表面共面，并且在已经执行接地层76的镀覆之后，接地层跨两个表面延伸。在将高介电常数材料衬底34和低介电常数材料外部衬底42组装到热管理封装件30中之前，在该高介电常数材料衬底和该低介电常数材料外部衬底上分别形成传导迹线64和传导迹线70。
通过使用例如镀覆的Ni/Au或Ni/Pd/Au迹线(在附图标号78a处示出了其中一条迹线)在高介电常数材料衬底34的主表面上的传导迹线64和低介电常数材料外部衬底42上的传导迹线70之间进行连接，以连接形成在高介电常数材料衬底34和低介电常数材料外部衬底42中的每一者上的导电迹线(例如，在图4B中在半导体器件52的左侧看到的64和70)。如果需要，可采用裸铜上的焊接掩模(SMOBC)以防止在现有传导迹线上完全镀覆。还可以通过使用结合线(在图4B中在半导体器件52的右侧在附图标号78b处示出)，以及/或者通过使用可以用于进行连接并且也可以用作电路元件的表面贴装部件(SMC)，诸如电容器、电阻器和其他SMC电路元件(在图4B的局部视图中在附图标号78c处示出)，在高介电常数材料衬底34的主表面上的导电迹线64和低介电常数材料外部衬底42上的导电迹线70之间进行连接。
现在参考图5A和图5B，这两个图分别示出了根据本发明的一个方面的热管理封装件80的另一实施方案的顶视图和底视图，其中该热管理封装件包括设置在高介电常数材料衬底84中的高热导率块82，以形成如先前所公开的半导体安装子组件。图5A和图5B所示的实施方案在例如5G/卫星/毫米波功率封装以及其他应用中采用时有用。
在图5A中，示出了热管理封装件80的顶视图，其包括嵌入在陶瓷环形式的高介电常数材料衬底84中的高热导率块82。高介电常数材料衬底陶瓷环84被保持在低介电常数材料外部衬底86内，诸如本文所讨论的层压材料。
在该实施方案中示出了I/O焊盘88，这些I/O焊盘形成在热管理封装件80的低介电常数材料外部衬底86的顶面上，并且可以通过如前所述的镀覆或打线结合连接到安装在高介电常数材料衬底84上的与高热铜块82接触的一个或多个器件。
图5B示出了在低介电常数材料外部衬底86的底面上的I/O焊盘90，这些I/O焊盘通过低介电常数材料外部衬底86中的穿板通孔92连接。薄膜耦合器(例如，在附图标号94处示出为导电图案)，以及滤波器、平衡-不平衡转换器和其他电路元件可以被印刷在高介电常数材料衬底84上，以组合多个功率放大器、单片微波集成电路(MMIC)和可以一起设置在高介电常数材料衬底84上的与高热导率块82接触的其他电路。在具有高热导率的示例性实施方案中，块82由铜形成。这使得宽带MMIC能够使用例如在单个封装件内部的高介电常数材料衬底84上印刷的组合器变为窄带组合片外，从而减小芯片管芯面积。
通过在铜块82、高介电常数材料衬底陶瓷环84和低介电常数材料外部衬底86的底面上方形成连续金属层，从而在组件80的底面和顶面之间留下用于迹线和连接的空隙，热管理封装件80允许嵌入式金属接地(如图5B中的附图标号96处示出的连续金属层接地层96)。图5B所示的连续金属层接地层96形成在高热导率块82、高介电常数材料衬底陶瓷环84和低介电常数材料外部衬底86上方。一旦半导体器件被粘结到高热导率块82，如图所示，虚线98所示的盖就可以被装配在热管理封装件80上方。
因为图5A和图5B中所示的本发明的实施方案允许但不限于在高介电常数材料衬底上印刷耦合器、滤波器、平衡-不平衡转换器以组合多个功率放大器MMIC，因此相比于使用耦合器与GaN器件的组合，本发明是成本更低的解决方案。中心频率可以通过使用在高介电常数材料衬底84上形成的印刷组合器、平衡-不平衡变换器和其他部件的不同设计而改变，从而允许在相同的占有面积上形成不同的组件。在低介电常数材料外部衬底86上示出的导电图案94用作宽带毫米波阻抗过渡，并且其几何结构可以根据频率需要而改变，这在本领域中是公知的。导电图案94在低介电常数材料外部衬底86上形成，因为其电感将低于在高介电常数材料衬底陶瓷环84上形成时的电感，并且可以在低介电常数材料外部衬底86上使用的较宽线宽允许形成较大的较低损耗穿板通孔。
现在参考图6，流程图示出了根据本发明的一个方面的用于封装半导体器件的方法110。该方法开始于附图标号112。如图所示，在不超出本发明的范围的情况下，一些步骤可以按顺序或者不按顺序执行。
在附图标号114处，在高介电常数材料衬底中形成第一窗口。在一个实施方案中，高介电常数材料衬底包括陶瓷-PTFE复合材料。在附图标号116处，在高介电常数材料衬底的第一主面上形成传导迹线的图案。在附图标号114处形成第一窗口和在附图标号116处形成传导迹线图案的顺序并不重要。
在附图标号118处，使用第一粘结材料将高热导率块固定在高介电常数材料衬底中的第一窗口中，优选地形成半导体安装子组件，诸如半导体安装子组件32。在一个实施方案中，高热导率块由Cu、AlN或金刚石形成。在附图标号120处，在由具有低介电常数的材料形成的外部衬底中形成第二窗口。在本发明的一个实施方案中，低介电常数材料包括印刷电路(PC)板层压板，诸如FR-4玻璃环氧树脂。在附图标号122处，在低介电常数外部衬底的第一主面上形成传导迹线的图案。在附图标号120处形成第二窗口和在附图标号122处形成传导迹线的图案的顺序并不重要。
在附图标号124处，通过第二粘结材料将高介电常数材料衬底固定到低介电常数外部衬底中的第二窗口中。在附图标号126处，通过工艺诸如焊接来将半导体器件安装在高热导率块上。半导体器件可以是GaN器件、SiC器件或其他高功率半导体。此时，半导体器件的引线或I/O焊盘可以连接到高介电常数材料衬底的主面上的传导迹线中的一些传导迹线。在本发明的一些实施方案中，在将高介电常数材料衬底固定到低介电常数材料外部衬底中的第一窗口中之前，可以将半导体器件固定到高热导率块上。不要求第一粘结材料与第二粘结材料相同，并且根据待粘结的材料的特性和待经历的预期的热和机械循环来选择每种粘结材料。
在附图标号128处，低介电常数材料外部衬底和高介电常数材料衬底上的所选择的传导迹线连接在一起。可以使用镀覆工艺(例如，Ni/Au、Ni/Pd/Au)、结合线或部件诸如SMC来进行连接。在附图标号130处，通过例如焊接将电路系统安装在低介电常数材料外部衬底上，并且如前所述，通过镀覆、打线结合或桥接SMC将所设置的电路系统电耦合到低介电常数材料外部衬底的第一主面上的传导迹线中的一些传导迹线。本领域的技术人员将理解，将电路系统安装在低介电常数材料外部衬底上，以及在附图标号126处将半导体器件安装在高热导率块上的步骤，以及将半导体器件的引线或I/O焊盘连接到低介电常数材料外部衬底的第一主面上的导电迹线中的一些导电迹线可以在单个操作诸如焊接中执行。该方法在附图标号132处结束。
根据本发明的一个方面，高介电常数材料衬底包括至少一条传导迹线，该至少一条传导迹线具有一种几何形状，该几何形状被选择为在半导体器件的输出端和设置在低介电常数材料外部衬底42上的电路系统之间提供阻抗过渡。图3再次示出了本发明的该方面。在高热导率块38的左侧，传导迹线140具有从半导体器件将在高热导率块38上安装的位置朝向高介电常数材料衬底38的左边缘渐缩的几何结构。低介电常数材料外部衬底42上的传导迹线142通过(作为非限制性示例)对连接144进行镀覆、使用结合线或使用SMC作为如本文所述的桥接元件而连接到传导迹线140的端部。在高热导率块38的右侧，类似的传导迹线146具有从半导体器件将在高热导率块38上安装的位置朝向高介电常数材料衬底34的右边缘渐缩的几何结构。低介电常数材料外部衬底42上的传导迹线148通过本文所述的若干方式中的一种方式进行连接150而连接到传导迹线146的端部。如本领域的普通技术人员将理解的，传导迹线140和传导迹线146的锥形几何结构用于将阻抗从半导体器件(未示出)处的值过渡到安装在低介电常数材料外部衬底42上的电路系统(未示出)处的不同值。使用传导迹线几何结构来进行阻抗过渡是公知的，并且所采用的特定几何结构取决于要进行过渡的两个阻抗值。
本发明的高热导率块可以由Cu或AlN构成，但也可以由化学气相沉积(CVD)金刚石或类似的材料构成。本发明不限于使用GaN的RF功率放大器应用，并且同样可应用于其他功率模块，包括但不限于碳化硅，并且具有特定应用，其中大功率器件用于应用诸如射频/电源开关、限幅器，但不限于此。本发明也不限于RF频率应用，并且提供了用于未来毫米波5G和军用模块应用的基本封装解决方案。
本发明允许匹配电路系统的尺寸显著减小。例如，如果高频层压件诸如RO4350材料用于低介电常数材料外部衬底42，则2欧姆线的宽度为2,500密耳(2.5英寸)。如果RO6010材料用于低介电常数材料，那么相同的2欧姆线具有1,400密耳(1.4英寸)的宽度。如果高介电常数陶瓷(例如，介电常数为30的钛酸盐)用于高介电常数材料衬底34，则2欧姆线具有800密耳(0.8英寸)的宽度。这是尺寸上的显著减小。通过提供包括固定在高介电常数材料衬底(通常是刚性陶瓷材料)中的高热导率块的子组件32，与在整个托盘中广泛使用高介电常数材料衬底相比，消除了裂纹、提高了成品率，并且降低了成本。然后，通过将该子组件插入商业级交叉层叠的层压板中，与使用具有用于热管理的嵌入式块的、高介电常数的更柔软且更柔韧的层压电路板的热管理结构相比，提高了总成品率，并且消除了对与此类电路板一起使用加强件或金属背衬的最终需求。这还允许采用平台方法进行模块设计，其中单个低介电常数材料外部衬底设计可以支持安装在高介电常数材料衬底上的许多不同的半导体，所有这些半导体共享相同的形状因数，但具有不同的布线配置(包括特征，诸如阻抗过渡)以支持不同的半导体。具有这种提供支持不同半导体的单层低介电常数外部基板设计的能力减少了新的设计问题，并且互换不同的高介电常数材料衬底的能力在DC和RF接口中产生较高水平的均匀性。
介电材料和半导体器件的选择不限于本文所呈现的示例中所使用的那些。高介电常数材料衬底的形状不限于图中所示的形状。本发明不限于RF功率放大器，而是可应用于在任何频率范围内工作的功率半导体的任何热管理应用。
虽然已经示出和描述了本发明的实施方案和应用，但是对于本领域技术人员来说显而易见的是，在不脱离本文的发明构思的情况下，可以进行比上述更多的修改。因此，除了所附权利要求的实质之外，本发明不受限制。

Claims (17)

1.一种用于半导体器件的热管理封装件，包括：
高介电常数材料衬底；
高热导率块，所述高热导率块设置在所述高介电常数材料衬底中的第一窗口中，并且由第一粘结材料保持在其中；
外部衬底，所述外部衬底由具有低介电常数的材料形成并且具有形成在其中的第二窗口；
所述高介电常数材料衬底设置在所述低介电常数外部衬底中的所述第二窗口中，并且由第二粘结材料保持在其中。
2.根据权利要求1所述的热管理封装件，其中所述高热导率块由Cu、AlN和金刚石中的一种形成。
3.根据权利要求1所述的热管理封装件，其中所述高介电常数材料衬底为陶瓷-聚四氟乙烯复合材料。
4.根据权利要求1所述的热管理封装件，其中所述低介电常数外部衬底为印刷电路板层压材料。
5.根据权利要求1所述的热管理封装件，还包括：
半导体器件，所述半导体器件安装在所述高热导率块上；
电路系统，所述电路系统设置在所述高介电常数材料衬底上，并且电耦合到所述半导体器件；
其中所述高介电常数材料衬底包括至少一条传导迹线，所述至少一条传导迹线具有几何结构，所述几何结构被选择为在所述半导体器件的输出端和设置在所述低介电常数外部衬底上的所述电路系统之间提供阻抗过渡。
6.根据权利要求5所述的热管理封装件，其中所述半导体器件为GaN和SiC半导体器件中的一者。
7.一种用于封装半导体器件的方法，包括：
在高介电常数材料衬底中形成第一窗口；
在所述高介电常数材料衬底的第一主面上形成传导迹线的图案；
通过第一粘结材料将高热导率块固定在所述第一窗口中；
在由具有低介电常数的材料形成的外部衬底中形成第二窗口；
在所述低介电常数外部衬底的第一主面上形成传导迹线的图案；以及
通过第二粘结材料将所述高介电常数材料衬底固定到所述低介电常数外部衬底中的所述第二窗口中。
8.根据权利要求7所述的方法，还包括：
将半导体器件安装在所述高热导率块上，并且将所述半导体器件的引线或I/O焊盘连接到所述高介电常数材料衬底的所述主面上的传导迹线中的一些传导迹线；
将所述低介电常数外部衬底和所述高介电常数材料衬底上的选择的传导迹线连接在一起；以及
在所述低介电常数外部衬底上安装电路系统，并且将所述电路系统电耦合到所述低介电常数外部衬底的所述主面上的所述传导迹线。
9.根据权利要求7所述的方法，其中所述高介电常数材料衬底包括陶瓷或陶瓷-聚四氟乙烯复合材料。
10.根据权利要求7所述的方法，其中所述高热导率块包括Cu、AlN和金刚石中的一种。
11.根据权利要求7所述的方法，其中所述低介电常数外部衬底包括印刷电路板层压材料。
12.根据权利要求8所述的方法，其中将所述低介电常数外部衬底和所述高介电常数材料衬底上的选择的传导迹线连接在一起包括：使用镀覆工艺将所述低介电常数外部衬底和所述高介电常数材料衬底上的选择的传导迹线连接在一起。
13.根据权利要求12所述的方法，其中使用所述镀覆工艺将所述低介电常数外部衬底和所述高介电常数材料衬底上的选择的传导迹线连接在一起包括：使用Ni/Au和Ni/Pd/Au镀覆工艺中的一种。
14.根据权利要求8所述的方法，其中将所述低介电常数外部衬底和所述高介电常数材料衬底上的选择的传导迹线连接在一起包括：使用打线结合将所述低介电常数外部衬底和所述高介电常数材料衬底上的选择的传导迹线连接在一起。
15.根据权利要求8所述的方法，其中将所述低介电常数外部衬底和所述高介电常数材料衬底上的选择的传导迹线连接在一起包括：使用电子部件将所述低介电常数外部衬底和所述高介电常数材料衬底上的选择的传导迹线连接在一起。
16.根据权利要求7所述的方法，其中所述高介电常数材料衬底包括至少一条传导迹线，所述至少一条传导迹线展现几何结构，所述几何结构被选择为在所安装的半导体器件的输出端和设置在所述低介电常数外部衬底上的电路系统之间提供阻抗过渡。
17.根据权利要求7所述的方法，其中安装所述半导体器件包括安装GaN和SiC半导体器件中的一者。
CN202080091127.2A 2020-01-08 2020-07-08 热管理封装件和方法 Active CN114902401B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202062958639P 2020-01-08 2020-01-08
US62/958,639 2020-01-08
US16/816,874 US11257734B2 (en) 2020-01-08 2020-03-12 Thermal management package and method
US16/816,874 2020-03-12
PCT/US2020/041216 WO2021141631A1 (en) 2020-01-08 2020-07-08 Thermal management package and method

Publications (2)

Publication Number Publication Date
CN114902401A true CN114902401A (zh) 2022-08-12
CN114902401B CN114902401B (zh) 2023-11-14

Family

ID=76655450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080091127.2A Active CN114902401B (zh) 2020-01-08 2020-07-08 热管理封装件和方法

Country Status (4)

Country Link
US (1) US11257734B2 (zh)
CN (1) CN114902401B (zh)
DE (1) DE112020006440T5 (zh)
WO (1) WO2021141631A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3777220A (en) * 1972-06-30 1973-12-04 Ibm Circuit panel and method of construction
EP0588651A1 (en) * 1992-09-17 1994-03-23 Oxley Developments Company Limited Ceramic microwave packages
US20150237729A1 (en) * 2014-02-14 2015-08-20 International Business Machines Corporation Substrate device and electric circuit arrangement
US20190006297A1 (en) * 2016-05-18 2019-01-03 Macom Technology Solutions Holdings, Inc. High-power amplifier package

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2555394B1 (fr) 1983-11-22 1986-03-28 Eurofarad Support pour composant rapide, notamment composant hyperfrequence, a elements de decouplage incorpores
US6570247B1 (en) 1997-12-30 2003-05-27 Intel Corporation Integrated circuit device having an embedded heat slug
US7859098B2 (en) 2006-04-19 2010-12-28 Stats Chippac Ltd. Embedded integrated circuit package system
US8546929B2 (en) 2006-04-19 2013-10-01 Stats Chippac Ltd. Embedded integrated circuit package-on-package system
TWI408837B (zh) * 2011-02-08 2013-09-11 Subtron Technology Co Ltd 封裝載板及其製作方法
JP5836898B2 (ja) 2012-08-01 2015-12-24 ルネサスエレクトロニクス株式会社 通信装置およびその動作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3777220A (en) * 1972-06-30 1973-12-04 Ibm Circuit panel and method of construction
EP0588651A1 (en) * 1992-09-17 1994-03-23 Oxley Developments Company Limited Ceramic microwave packages
US20150237729A1 (en) * 2014-02-14 2015-08-20 International Business Machines Corporation Substrate device and electric circuit arrangement
US20190006297A1 (en) * 2016-05-18 2019-01-03 Macom Technology Solutions Holdings, Inc. High-power amplifier package

Also Published As

Publication number Publication date
WO2021141631A1 (en) 2021-07-15
US20210210402A1 (en) 2021-07-08
DE112020006440T5 (de) 2022-10-20
CN114902401B (zh) 2023-11-14
US11257734B2 (en) 2022-02-22

Similar Documents

Publication Publication Date Title
US6462950B1 (en) Stacked power amplifier module
US9153863B2 (en) Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
US6635958B2 (en) Surface mount ceramic package
US7061100B2 (en) Semiconductor built-in millimeter-wave band module
US6324755B1 (en) Solid interface module
US7087988B2 (en) Semiconductor packaging apparatus
US20030151133A1 (en) RF transition for an area array package
US20040080917A1 (en) Integrated microwave package and the process for making the same
US20030150641A1 (en) Multilayer package for a semiconductor device
KR20010110421A (ko) 집적 고주파 능력을 갖는 다중 칩 모듈
JP2004235650A (ja) ラミネート・キャリアを有する積層チップ電子パッケージとその製造方法
EP3053187B1 (en) High power rf circuit
US6414847B1 (en) Integral dielectric heatspreader
US11688673B2 (en) Integrated passive device (IPD) components and a package and processes implementing the same
US6888218B2 (en) Embedded capacitor multi-chip modules
CN1479407A (zh) 结合有天线的半导体组件结构
CN114902401B (zh) 热管理封装件和方法
JP4018575B2 (ja) 半導体内蔵ミリ波帯モジュール
EP4312470A1 (en) Component carrier with signal conductive element and shielding conductive structure
US20230197698A1 (en) Multi-typed integrated passive device (ipd) components and devices and processes implementing the same
JP2005340713A (ja) マルチチップモジュール
US20240038619A1 (en) Thermally enhanced embedded die package
WO2024022699A1 (en) Component carrier with signal conductive element and shielding conductive structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant