JPH03501917A - 高効率変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は電力変換装置に関し、特に２個以上の切換装置が順次切り換えられて 、その結果例えばブツシュ・プル、完全ブリッジおよび半ブリッジ・トポロジー のようなよく釣り合った切換を生じる２個以上の切換装置を有するＤＣ−ＤＣ変 換器およびＤＣ−ＡＣ反転器に関するものである。

背景技術 与えられた容量でより多くの電力を移送する産業需要の密度増大は、コンデンサ と磁心のサイズを最小にする一段と高速な周波数切換装置の使用につながる。こ れらの一段と高い周波数は切換による損失に関して最大限の注意が要求され、電 力変換装置の全損失の重要な割合となってくる。

装置にセルフ・ヒートシンクが要求されるとき、すべての損失の合計が一段と重 要になる。実際の応用では、「電力密度」とは下記の通り最も良く表現される： すなわち電力密度とは、「総電力量が電圧により分離された変換装置により与え られ、単一の立体形状のように表現された極端な寸法により規定され、そして一 定の気流、ＭＴＢＦ　（平均寿命時間）および周囲温度のための適当なヒートシ ンクを含んでいる電力の総量」をいう。

高電力密度では、磁気橘成部品およびコンデンサの容量を最小にするように変換 器の操作周波数を増加する必要がある。これらの容積はこうして全くづ−ぐに減 少させることができるが、ヒートシンクのそれは電力損により決定される。こう して得られた電力密度は主として変換効率によってｌ１１１！ｌされる。周波数 が増加されるにつれてスイッチングおよび整流デバイスのスイッチング損は重要 になるので、スイッチングの時点でスイッチング・デバイスを通るゼロ電圧また はゼロ電流でスイッチングを得る方法が望ましい。

ゼロ電流スイッチングを利用するｖｉＮでは、スイッチング・デバイスの両端の 電圧とそれを通るＴｉ流との積に起因し、スイッチ転換の期間にわたり積分され る電力消費が除去されるが、スイッチング・デバイスの寄生キャパシタンスの電 圧放電に起因する消費は残る。

ゼロ電圧スイッチング（ＺＶＳ）では、電圧・電流の積の積分および寄生キャパ シタンスの放電エネルギーがいずれも除去される。より高いスイッチング周波数 では奇生キャパシタンス・エネルギーは重要であり、したがってゼロ電圧スイッ チングは損失を最小にするのにふされしい。

ＺｖＳを得るいくつかの方法が下記の通り提案されている。

１、　分離を提供する帰線単共振変換器は、スイッチング・デバイスおよび整流 器出力の両方に高い電圧ストレスを呈するので不利である。さらに、ｚＶＳは負 荷電流に左右される。小さな負荷１ｆ流では、ｚＶＳは生じない。

２、　変圧器の磁化電流を用いてｚＶＳを達成する単共振順変換器が提案された 。その不利な点は、入力スイッチング・デバイスおよび整流器に高い電圧ストレ スが加わる点である。

３、　むだ時間（むだ時間とはスイッチング・デバイスがターン・オフされてい る期間をいう）の際に磁化電流および負荷電流を有するスイッチング・デバイス の寄生キャパシタンスの充電が、完全ブリッジ変換器に有効に使用され、パルス 幅変調を提供する。不利な点は、変４、　磁化電流および変圧器の１次−２次漏 れインダクタンスに蓄積されたエネルギーを使用する完全ブリッジが提案された が、これは４個の全スイッチによるｚＶＳを提供しない。

５、　同様な形状が変圧器の１次側と直列にインダクタを持つ半ブリッジ・トポ ロジーに使用される。この場合もまた、ｚｖＳが一定の最小負荷に左右されると いう不利がある。規定を達するには、むだ時間を一定に保たなければならないの で、■ＨＦでの作動が必要である。

６、　もう１つの例は米国特許第４．５５３．１９９号に開示されている高周波 電力供給装置である。その第１図、第３図、第４図、第５図、第６図および第７ 図に示されたこの開示のすべての実施例は直列誘導素子の使用を示すが変化器の 磁化インダクタンスを示さず、かつ出力を調整するいろいろな方法が提案されて いる。

これら６つの例は、変換器内部でＺＶＳおよび調整の両方を達成するには、変圧 器の磁化インダクタンス以外のインダクタンスは変圧器に負荷がかけられている むだ時間における奇生キャパシタンスの電圧にランプを与えるように供給されな ければならない、という基本的な結論を説明する。この結論は負荷電流による所 要の依存が増加する。

発明の概要 本発明の１つの目的は、比較的低い出力電力で効率の良い、高周波で作動し得る ゼロ電圧スイッチング変換器を供給することである。

変換器内部の線講整は分散され、所要の反応素子を供給する磁化インダクタンス の使用を可能にするとともに、スイッチング装置の付属キャパシタンスおよびす べての負荷条件下でのゼロ電圧スイッチング用の他の寄生キャパシタンスの使用 を可能にする。このような形状でｚＶＳを達成するために、変圧器はむだ時間の 際に付加されてはならない。

この原理を用いかつインダクタのような不活性成分を出力に持つＤＣ出力変換器 では、閉ループ調整はむだ時間の際に出力不活性成分から変圧器の２次側を切り 離す同期整流が使用される場合に限り可能である。別法として、調整が事前調整 器または事後調整器において与えられなければならず、その場合、帰還ループは 組み合わされる変換器のまわりに閉じられる。

本発明により、 与えられた１次インダクタンスを持つ変圧器装置と、２つのスイッチング通路を 形成するように結合された２個以上のスイッチング装置と、 前記変圧器の前記１次インダクタンスと共に共振回路を形成するキャパシタンス 装置と、 前記スイッチング通路のほぼ対称的なスイッチングを生じさせる前記スイッチン グ装置を制御するための回路または信号発生器からの駆動信号と、そして前記対 称的なスイッチング通路のどちらも導通していない時間中に前記変圧器が負荷さ れないことを保証する装置とを含み、前記駆動信号はスイッチング通路の１つを 他の通路がスイッチ・オフされる時期の後でスイッチするように制御され、前記 共振回路によって前記変圧器の両端の電圧の位相を反転させるに足る、ことを特 徴とするゼロ電圧スイッチングＤＣ−ＡＣ反転器が提供される。

図面の簡単な説明 第１図は本発明の原理を具体化するブツシュ・プルＤＣ−ＤＣ変換器の電力ドレ インの概略図を示し、第２図は本発明のブツシュ・プル変換器の実施例に関する 波形を示し、 第３図は出力電力の関数としての変換効率を示し、第４Ａ図および第４Ｂ図は変 換器の変圧器鉄心の平面図ならびに立面図を示す。

明の好適な実施例 下記は負荷電流にかかわらずスイッチングを生じるｚｖｓ　ｏｃ−ｏｃ変換器の 好適な実施例の図面に関する説明である。

ｔ　より先に、スイッチＳＡはオンである。磁化電流および負荷電流がスイッチ ＳＡに流れている。時間ｔ０で、ＳＡはターン・オフにされる。変圧器Ｔ１は漏 れインダクタンスを有するが、この濡れインダクタンスにはエネルギーが組み合 わされている。スイッチＳＡがターン・オフされると、このエネルギーは出力コ ンデンサＣ０に流れ続け、同時にＣＡすなわちＳＡのスイッチ・キャパシタンス を微小量だけ充電し、ざらにＣ６すなわちスイッチＳＢのキャパシタンスを微小 量だけ放電する。

同時に磁化電流が同じ方向に流れ続けてＳＡのキャパシタンスを充電する。

キャパシタンスＣＡが充電されているので、変圧器の１次巻線Ａの両端の電圧は 減少する。１次巻線ＡおよびＢは同一の鉄心に巻かれているので、Ｂの電圧は同 じ量だけ減少する。これは、コンデンサＣＢが放電を開始することを意味する。

そのとき磁化電流はコンデンサＣｃとＳ　またはＳ、との間ではなく、２個のス イッチ間に流れ始める。磁化電流はＳＡに正方向にかつＳＢから負方向に流れる 。変圧器の両端の電圧は極性を変え始め、したがって同じことが２次巻線に生じ る。

変圧器の２次巻線Ｂの両端の電圧は正方向に増加し始める。この時点で整流ダイ オードに′Ｒ流が流れないのは、２次電圧が■。の電圧の和よりも小だからであ り、これはＣが出力電流によって定められる割合で放電し始めることを意味する 。ｔｌで、２次巻ＮＩＢの両端の電圧はｃｏの両端の電圧に整流器による電圧降 下を加えたものに等しい。それから電流が整流器Ｂおよび１次巻線Ｂを通ってコ ンデンサＣに流れ始めるのは、スイッチＳＢが依然として開だからである。電流 はすぐには上昇せず、変圧器の漏れインダクタンスにより徐々に上昇する。

時間ｔ　で、ＣＢの両端の電圧はゼロになり、またＣＡの両端の電圧は入力電圧 の２倍になる。この時点までは、１次巻線Ｂの負荷電流は磁化電流よりも大きさ が小でなければならず、さもないと、ＣＢに流れ込む！２１ｉＥの総量は正とな り、かつＣＢはゼロにはならない。時間ｔ２で、スイッチＳＢが閉じられ、時間 ｔ３まで閉じたままである。この時間中、Ｉｉ流はＳ、から変圧器を経て負荷に 流れる。

第１図の好適な実施例では、ＳＡおよびＳ、は一体形付属キャパシタンスＣと０ ８、ならびに一体形付属ボデー・ダイオードＤ　とり、を有する表面取付式ＭＯ ３ＦＥＴスイッチである。はぼ４０ＶＤＣの入力電圧用に選ばれるスイッチはｉ 　ｏｏｖ形であり、ドレイン電圧のピーク振幅は入力電圧の２倍を数ボルト上回 るに過ぎない。

ＣＣは入力フィルタ・コンデンサである。

極めて大きなチップのＭＯＳＦＥＴを使用することができるのは、出力キャパシ タンスが有利に使用されるからである。

しかしゲート・ソース・キャパシタンスは駆動回路によって駆動されなければな らない。Ｎ０ＳＦＥＴの導通抵抗損に加えられる駆動回路の消費電力の合計を最 小にすることによって、より小形のものが選ばれる。電圧ストレスがより小さい ので、与えられたゲート・ソース・キャパシタンスについて抵抗が一段と低いＦ ＥＴを選択することができる。ミラー効果キャパシタンスが無視されるのは、ド レイン・ゲート・キャパシタンスのようなゼロ電圧スイッチングのためである。

変圧器Ｔ１は多層プリント回路基板組立法を用いてらせん状に巻かれており、多 層基板は構成部品に対するあらゆる配線ならびに相互接続を含むとともに８層を 有する単片である。多層法は漏れインダクタンスおよび巻線抵抗を確実に制御す る一方、８層７ミクロンの使用は大きな断面積の銅を提供し、表皮効果が最小に 押えられる。

フェライト鉄心は基板の両側に組み立てられるが、鉄心の中実軸は基板の中央孔 を通過し、さらに鉄心の最適な形状に合うようにされた基板の外縁を通過する。

第４Ａ図および第４Ｂ図に示される変圧器鉄心は、巻線損ならびに鉄心損の両方 を最小にするように設計されている。中央磁極１は極めて短かいので、その全容 積は極めて微小である。断面積はコアの残部の断面積の約半分まで減少される。

したがって鉄心の中央電極１の磁束密度は比較的高く、平均密度の実に２倍にも なる。この中央磁極における単位容積当たりの鉄心損は全く高いが、中央磁極の 長さが短かいのでその容ａは小さく、したがって電力損は少ない。中央磁極の直 径が小さいことは、ボビン巻製造用に最適化された磁極トポロジーに比べて巻線 抵抗を大幅に減少できることを意味するが、その理由は巻線の各ひと春用の平均 通路長さが短かく、かつ内部磁極と胴周外部脚との間の平均通路が一段と小さい からである。

各２次側の整流器り。Ａおよびり。Ｂは２０Ｖ逆電圧用に設計された極めて低い 順方向降下デバイスである。

これらの最適な形が使用されるのは、この変換器の作動原理によって供給される 電圧ストレスが低いからである。

コンデンサＣ８は低い等価の直列抵抗を有しかつむだ時間中に出力インダクタの 不活性電流用の電流通路を供給する働きをする。Ｃ０のサイズの選択は、コンデ ンサが上記を保証する値より低くなるまで放電しないことを保証する必要性によ って決定される。

基板の単巻複層の上に磁心を取り付けることによって組み立てられるインダクタ しＦ、およびコンデンサＣＦは、極めて低い出力リップル電圧を保証する簡単な 出力リップル・フィルタを構成する。

ｔ　で、スイッチＳＡはオンとなる。ｔｏの直前に、負荷電流および磁化電流は スイッチＳＡに流れ込んでいる。このＭＯＳＦＥＴによる損失はいまや単に導通 損である。

このときに変圧器の銅損、整流器の導通損および相互接続による若干の漂遊抵抗 損も存在する。

時間ｔ　で、スイッチＳＡは駆動回路によってターン・オフするようにされる。

ゲート・ソースのキャパシタンスを放電する駆動器に小さな損失が伴う。変圧器 Ｔ１は１数対２次漏れインダクタンスを有し、このインダクタンスは負荷ｌｉ流 によりそれと組み合わされるエネルギーを有している。スイッチＳＡがターン・ オフされるとき、このエネルギーは出力コンデンサＣ８に流れ続け、また同時に ＣＡすなわちＳＡのスイッチ・キャパシタンスを小量だけ充電し、またＣ５すな わちスイッチＳＢのキャパシタンスを小量だけ放電する。同時に磁化′上流は同 じ方向に流れ続けて、ＣすなわちＳＡのキャパシタンスを充電する。

時ｍｔ　とｔ２との間で、変圧器Ｔ１の１次インダクタンスはキャパシタンスＣ およびＣＢと共振するが、ｔ　とｔ２との間の曲線はＩＨＡと１８８の波形で示 されている。

キャパシタンスＣＡは充電されているので１次巻線Ａの両端の電圧を減少し、ま た１次巻線ＡおよびＢは同じ磁心に巻かれているので１次巻線Ｂの電圧は同じａ だけ減少する。１次側の２個の巻線間の漏れインダクタンスにより極めて小さい 遅延および程よく減衰された小さいリンギングが存在する。

これは、コンデンサＣ８が放電し始めることを意味する。次に磁化％ｔｉｔは入 力コンデンサＣｃとスイッチＳＡまたはＳＢとの間ではなく２個のスイッチ間に 流れ始めることを意味する。磁化電流は正方向にＳＡに流れ込むとともにＳ、か ら負方向に流れる。変圧器の両端の電圧は極性を変化し始めるので、同じことが ２次側に生じる。

２次巻線Ｂの両端の電圧は正方向に増加し始める。この時点で、整流ダイオード に電流が流れていないのは、Ｃ０の電圧と整流器の順方向電圧降下との和よりも ２次電圧のほうが小だからであり、このことはＣ０が出力電流およびＣ０のサイ ズによって定められる速度で放電し始めることを意味する。

電圧と整流器の電圧降下との和に等しくなる。そのとき電流が整流器８と１次巻 ＩＩＢを通って流れ始めるのは、スイッチＳＢが依然として開いているからであ る。出力電流はすぐには生じないが、変圧器の溜れインダクタンスによって徐々 に生じる。

時間ｔ　で、Ｃ６の両端の電圧はゼロになり、またＣＡの両端の電圧は入力電圧 の２倍になる。時間ｔ１〜ｔ２では、１次巻１１１Ｂの負荷電流は磁化電流より 大きさが小でなければならず、さもなければＣＢに流れ込む電流の量が正となり 、Ｃ５の電圧はゼロにならない。こうしてＣの電圧は減少し、時間ｔ　で、電圧 Ｖ。Ｂがゼロを通過して負になる前に、すなわち一体構造形ボデーのダイオード が導通し始める前に、スイッチＳ、が閉じられて、時間ｔ３まで閉じられたまま となる。

この発明の原理はスイッチの一体構造形ポデーのダイオードの使用を妨げないが 、これは下記の理由で使用されない：■ｃＢが既にゼロを通過したのでむだ時間 は必要以上に長くなり、さらにｚｖＳを達成し続けるには、磁化′Ｒ流は十分な 磁化電流がｔｌとｔ２との間の負荷電流の開始に対向してボデー・ダイオードに 流れることを保証するように増加されなければならない。むだ時間が長くなるの で、ｃｏのリップル電圧が大きくなったり、支えられた出力リップルについてＣ ８のサイズがより大きくなったりする。換言すれば、ｔｌとｔ２との間の期間が 不必要に長くされる。

時間ｔ２から時間ｔ３までは、磁化電流はＣ８からＣ３に流れる。１次巻線Ａと １次巻Ｉ！Ｂとの間の濡れインダクタンスにより、エネルギーは磁化電流により この漏れインダクタンス内に蓄積される。この電流はコンデンサＣＡに流入し続 け、それを入力電圧の２倍以上に充電するので、１次−１次漏れインダクタンス とコンデンサＣＡとの間に小さなリンギングが生じる。このリンギングは若干の 消費電力を生じる。損失がごくわずかであるのは、磁化電流のみを伴いかつ漏れ インダクタンスが極めて低いからである。Ｍ間ｔ２からｔ３までは、電流はＳ、 から変圧器を経て負荷に流入する。

波形図１６よびＩＬＢに示されているリンギングは、Ａ 変圧器の漏れインダクタンスと共振しているＣ８によるものである。Ｃ０が増加 されたり、変圧器の漏れインダクタンスが例えば余分のインダクタを追加するこ とによって増加される場合、出力回路はＩ　、およびｌＬＢ’Ａ に示されるような２次電流波形として半正弦波のみが存在するように「共振」さ れる。このオプションがとられるならば、出力デバイスのゼロ電圧スイッチング が得られ、変換器の電磁干渉はさらに減速される。

■　および’ＬＢに示されるリンギングが非消費性であＡ るのは、それが２個の無効構成部品、変圧器の漏れインダクタンスおよびコンデ ンサＣ８の間に生じるからである。リンギングの減衰は変圧器および整流器の抵 抗に起因し、またピーク抵抗損は時間ｔ２〜ｔ３にわたって、最適の方形波より 大きいものから方形波より小さいものまで変化するが、その期間中の平均は事実 上同一である。

実験の結果、Ｉ　ｌ　およびし４６．に示されるような２次Ａ 電流を共振させても損失差は無視できることが立証されいという理由で皮相電力 損が存在する。しかしこれは、この時点でＳＢが開でありかつ電流が単にＣＢ、 すなわちＳＢの寄生キャパシタンスを充電しているに過ぎないので、電力消費に はつながらない。

ｔ３で、プロセスはｔ。の場合のように釣り合って繰返されるが、ただしＳ　の 代わりにＳ、を、ＣＡの代わりにＣＢを、以下同様に使用する。

第３図から、出力電流に対してプロットされた本発明の全効率が示されている。

２つの変形が示されており、１つは３９ＶＤＣ出力に、もう１つは５ＶＤＣ出力 に最適である。当業者によって認められると思うが、効率は定格負荷の実に１０ ％はどの小さい負荷でさえ、いずれの場合にも極めて高い。この結果、ゼロ電圧 スイッチングの負荷電流に事実上無関係となる。

１０　（ＡＰ’１Ｐ５） 賀暗挿査報告 ｕｓ　４４４３８４０　ＤＥ　３１４２３０４　ＦＦ　７７９５Ｂδ　３５９６ １６５　ＣＡ　９１８２３７　ＤＥ　２０３６Ｅ１６６　正２０５３１３１ＧＢ 　１３２５０３１　ＭＬ　７０１０５０６）：Ｐ　２３１７５６　正２５９２７ ４７　ＪＰ　６２１６６７７３ＫＰ　２０４３７５　罪６１２８４０８８　３４ ６２８２Ｂ４ＣＢ　２１８４９０１　Σ３６４２６３４　ＧＢ　８［１２３７０ Ｂ　口２１８４９０１Ｗ　８０３３２　ＪＰ　６２１７８１６９　ＵＳ　４７０ ９３１６

Claims (7)

【特許請求の範囲】
1. １．ゼロ電圧スイッチングＤＣ−ＡＣ反転器であって： 与えられた１次インダクタンスを持つ変圧器装置と、２つのスイッチング通路を 形成するように結合された２個以上のスイッチング装置と、 前記変圧器の前記１次インダクタンスと共に共振回路を形成するキャパシタンス 装置と、 前記スイッチング通路のほぼ対称的なスイッチングを生じさせる前記スイッチン グ装置を制御するための回路または信号発生器からの駆動信号と、そして前記対 照的なスイッチング通路のどれも導通していない時間中に前記変圧器が負荷され ないことを保証する装置とを含み、 前記駆動信号はスイッチング通路の１つを他の通路がスイッチ・オフされる時期 の後でスイッチ・オンするように制御され、前記共振回路によって前記変圧器の 両端の電圧の位相を反転させるに足る、ことを特徴とするＤＣ−ＡＣ反転器。
2. ２．前記変圧器の１個以上の巻線と並列に接続される１個以上のインダクタンス を有することを特徴とする請求項１記載によるＤＣ−ＡＣ反転器。
3. ３．ＤＣ出力を得る整流用の装置を含み、変圧器がむだ時間中に負荷されないこ とを保証する装置がキャパシタンスによって供給される、ことを特徴とする請求 項１または２記載によるＤＣ−ＡＣ反転器。
4. ４．変圧器がむだ時間中に負荷されないことを保証するキャパシタンス装置は変 圧器、または別のインダクタの漏れインダクタンスと共振するようにされるので 、２次電流の共振のほぼ半サイクルは前記スイッチング通路の１つの導通中に生 じる、ことを特徴とする請求項３記載によるＤＣ−ＡＣ反転器。
5. ５．ＤＣ出力を得る整流用の装置を含み、変圧器がむだ時間中に負荷されないこ とを保証する装置はむだ時間中に導通しないように制御される整流デバイスによ って供給される、ことを特徴とする請求項１または請求項２記載によるＤＣ−Ａ Ｃ反転器。
6. ６．前記変圧器の中央鉄心は変圧器鉄心の残部の平均碓束密度より３５％以上多 い前記鉄心の磁束密度を生じるように直径が減少される、ことを特徴とする請求 項１ないし５のどれでも１つの項記載による変換器あるいは反転器。
7. ７．付図に関してこれまでに説明されたような変換器。